JPH0715487A - 断故障検出方式 - Google Patents
断故障検出方式Info
- Publication number
- JPH0715487A JPH0715487A JP5148748A JP14874893A JPH0715487A JP H0715487 A JPH0715487 A JP H0715487A JP 5148748 A JP5148748 A JP 5148748A JP 14874893 A JP14874893 A JP 14874893A JP H0715487 A JPH0715487 A JP H0715487A
- Authority
- JP
- Japan
- Prior art keywords
- disconnection
- unit
- output
- section
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 ユニット間の信号断を全てロジカル回路で構
成する断故障検出方式であって、回路動作の安定化と動
作検証の容易化をさせ、高密度実装のためのＬＳＩ化に
適した回路方式を提供する。 【構成】 断判定情報多重部１１と、断判定情報抜取部
１４と、断区間カウント部１５と、故障情報保持部１６
とを設ける。断判定情報多重部１１と、断判定情報抜取
部１４により断判定のための確実な信号伝達確認を行
い、断区間カウント部１５によりロジカル的にデータ断
の区間をカウントし、カウンタのオーバーフロー信号を
利用して故障情報保持部１６により“０”または“１”
の２値の結果として断故障警報を出力する。
成する断故障検出方式であって、回路動作の安定化と動
作検証の容易化をさせ、高密度実装のためのＬＳＩ化に
適した回路方式を提供する。 【構成】 断判定情報多重部１１と、断判定情報抜取部
１４と、断区間カウント部１５と、故障情報保持部１６
とを設ける。断判定情報多重部１１と、断判定情報抜取
部１４により断判定のための確実な信号伝達確認を行
い、断区間カウント部１５によりロジカル的にデータ断
の区間をカウントし、カウンタのオーバーフロー信号を
利用して故障情報保持部１６により“０”または“１”
の２値の結果として断故障警報を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータ伝送
装置に関し、特に、ユニットやパッケージから構成され
るユニット間の信号断を検出することで故障警報を発生
する装置に関する。
装置に関し、特に、ユニットやパッケージから構成され
るユニット間の信号断を検出することで故障警報を発生
する装置に関する。
【０００２】
【従来の技術】従来の断故障検出方式は、入力信号の有
無を二値化信号で検出する目的から図３に示すように、
出力端子４１から次段ユニットの入力端子４２までの断
を検出する断検出回路部４３を設け、断故障警報を発出
している。
無を二値化信号で検出する目的から図３に示すように、
出力端子４１から次段ユニットの入力端子４２までの断
を検出する断検出回路部４３を設け、断故障警報を発出
している。
【０００３】図４は、断検出回路部４３の具体的な回路
構成を示した図である。断検出回路部は、リトリガブル
なワンショット４４を利用し、データの立上りまたは立
下り変化からＲ（抵抗），Ｃ（容量）により決まる時定
数分出力が引き延ばされ、時定数時間内に再度立上りま
たは立下りの変化点がくれば再トリガとなり、さらに出
力が引き延ばされる。これが繰り返されることで、信号
入力があればＲ，Ｃによる時定数時間内に再トリガがか
かり出力は一定となり、入力が断となりトリガ源がなく
なるとワンショット４４の出力は出なくなる。これによ
り容易に入力信号の有無を二値化信号で検出する入力信
号検出回路が構成できる。
構成を示した図である。断検出回路部は、リトリガブル
なワンショット４４を利用し、データの立上りまたは立
下り変化からＲ（抵抗），Ｃ（容量）により決まる時定
数分出力が引き延ばされ、時定数時間内に再度立上りま
たは立下りの変化点がくれば再トリガとなり、さらに出
力が引き延ばされる。これが繰り返されることで、信号
入力があればＲ，Ｃによる時定数時間内に再トリガがか
かり出力は一定となり、入力が断となりトリガ源がなく
なるとワンショット４４の出力は出なくなる。これによ
り容易に入力信号の有無を二値化信号で検出する入力信
号検出回路が構成できる。
【０００４】その他、例えば入力信号を検波して得た直
流レベル信号と所定の閾値に設定された基準直流レベル
とを比較して、閾値以上の信号を「１」、以下の信号を
「０」として出力する方式もある（たとえば、特開平２
−７６３２７号公報）。
流レベル信号と所定の閾値に設定された基準直流レベル
とを比較して、閾値以上の信号を「１」、以下の信号を
「０」として出力する方式もある（たとえば、特開平２
−７６３２７号公報）。
【０００５】また、物理的断を検出することはできない
が、信号断の検出としての公知技術としては、送出側
（前段ユニット）より特定パターンまたは疑似ランダム
パターンを送り、受け側で比較検出することにより、デ
ータ全断（固定）や、中継路の障害評定をする方式もあ
る（特開昭６０−９６０４９号公報）。
が、信号断の検出としての公知技術としては、送出側
（前段ユニット）より特定パターンまたは疑似ランダム
パターンを送り、受け側で比較検出することにより、デ
ータ全断（固定）や、中継路の障害評定をする方式もあ
る（特開昭６０−９６０４９号公報）。
【０００６】
【発明が解決しようとする課題】図３および図４に示し
たようなワンショットを利用した断検出や、特開平２−
７６３２７号公報に示されるような、レベル検出による
断検出では、Ｒ，Ｃの時定数によるため、回路にばらつ
きがあり、断区間の時間幅も、ＲとＣのばらつき精度や
温度変化で変動する。特に、断検出を必要とする入力が
複数に及ぶ場合、アナログ的回路を多数必要とするた
め、ＳＳＩ等のディスクリートで実現しており、高密度
実装化には不適であり、ＬＳＩ化にも不向きである。ま
た、アナログ部分が多いため、ロジカル的に回路動作を
検証することはむずかしく、断検出時間幅の検証も、Ｒ
とＣの定数値確認に代表されることも少なくない。
たようなワンショットを利用した断検出や、特開平２−
７６３２７号公報に示されるような、レベル検出による
断検出では、Ｒ，Ｃの時定数によるため、回路にばらつ
きがあり、断区間の時間幅も、ＲとＣのばらつき精度や
温度変化で変動する。特に、断検出を必要とする入力が
複数に及ぶ場合、アナログ的回路を多数必要とするた
め、ＳＳＩ等のディスクリートで実現しており、高密度
実装化には不適であり、ＬＳＩ化にも不向きである。ま
た、アナログ部分が多いため、ロジカル的に回路動作を
検証することはむずかしく、断検出時間幅の検証も、Ｒ
とＣの定数値確認に代表されることも少なくない。
【０００７】本発明の目的は、ユニット間の信号断を全
てロジカル回路で構成する断故障検出方式であって、回
路動作の安定化と動作検証の容易化をさせ、高密度実装
のためのＬＳＩ化に適した回路方式を提供することにあ
る。
てロジカル回路で構成する断故障検出方式であって、回
路動作の安定化と動作検証の容易化をさせ、高密度実装
のためのＬＳＩ化に適した回路方式を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の断故障検出方式
は、複数のユニット間の信号線の断故障を故障警報とし
て出力する必要のあるデータ伝送機器において、前段と
なるユニットに、出力端子と、断を判定するための断判
定情報を主信号データ列に多重する断判定多重部とを有
し、次段となるユニットに、入力端子と、前記断判定情
報を利用して信号の有無を判断する断判定情報抜取部
と、信号断と判断するために信号のない区間をカウント
する断区間カウント部と、断と判定した前記断区間カウ
ント部からの情報をもとに、故障警報として保持するた
めの故障情報保持部とを有する、ことを特徴とする。
は、複数のユニット間の信号線の断故障を故障警報とし
て出力する必要のあるデータ伝送機器において、前段と
なるユニットに、出力端子と、断を判定するための断判
定情報を主信号データ列に多重する断判定多重部とを有
し、次段となるユニットに、入力端子と、前記断判定情
報を利用して信号の有無を判断する断判定情報抜取部
と、信号断と判断するために信号のない区間をカウント
する断区間カウント部と、断と判定した前記断区間カウ
ント部からの情報をもとに、故障警報として保持するた
めの故障情報保持部とを有する、ことを特徴とする。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の一実施例の構成ブロック図
である。この断故障検出方式は、複数のユニットから構
成される装置において、前段となるユニットに、出力端
子１２と、断を判定するための断判定情報を主信号デー
タ列に多重する断判定情報多重部１１を有し、次段とな
るユニットに、入力端子１３と、断判定情報を利用して
信号の有無を判断する断判定情報抜取部１４と、信号断
と判断するために信号のない区間をカウントする断区間
カウント部１５と、断と判定した断区間カウント部１５
からの情報をもとに、故障警報として保持するための故
障情報保持部１６とを有している。図中、ａ部がユニッ
ト間のインタフェース部にあたる。
である。この断故障検出方式は、複数のユニットから構
成される装置において、前段となるユニットに、出力端
子１２と、断を判定するための断判定情報を主信号デー
タ列に多重する断判定情報多重部１１を有し、次段とな
るユニットに、入力端子１３と、断判定情報を利用して
信号の有無を判断する断判定情報抜取部１４と、信号断
と判断するために信号のない区間をカウントする断区間
カウント部１５と、断と判定した断区間カウント部１５
からの情報をもとに、故障警報として保持するための故
障情報保持部１６とを有している。図中、ａ部がユニッ
ト間のインタフェース部にあたる。
【００１１】次に、本実施例の動作を説明する。
【００１２】前段ユニットの主信号は、断判定情報多重
部１１で“１”と“０”の両論理を持った数ビットのパ
ターン列を多重され、前段ユニット出力端子１２と次段
ユニット入力端子１３を経て次段ユニットの処理部へ送
られる。
部１１で“１”と“０”の両論理を持った数ビットのパ
ターン列を多重され、前段ユニット出力端子１２と次段
ユニット入力端子１３を経て次段ユニットの処理部へ送
られる。
【００１３】上記の主信号列は、断判定情報抜取部１４
へ入力され、信号列の“０”，“１”の変化点を検出す
る。もし、主信号がすべて“１”またはすべて“０”で
あっても、断判定情報多重部１１で“０”，“１”の変
化点を持つパターン列を多重しているため、インタフェ
ース部で断とならない限り、変化点は必ず検出できる。
断判定情報抜取部１４から断区間カウント部１５および
故障情報保持部１６へは、変化点を示すパルスを出力す
る。
へ入力され、信号列の“０”，“１”の変化点を検出す
る。もし、主信号がすべて“１”またはすべて“０”で
あっても、断判定情報多重部１１で“０”，“１”の変
化点を持つパターン列を多重しているため、インタフェ
ース部で断とならない限り、変化点は必ず検出できる。
断判定情報抜取部１４から断区間カウント部１５および
故障情報保持部１６へは、変化点を示すパルスを出力す
る。
【００１４】断区間カウント部１５では、断判定情報抜
取部１４からの変化点パルスにより、カウンタ等を初期
化し、カウント値がオーバーフローしないようにする。
もし、インタフェース部ａで断線等が発生し断判定情報
抜取部１４からの変化点パルスがなくなると、断区間カ
ウント部１５では初期化が行われないため、カウント値
が所定値を越え、キャリイ信号（桁上げ信号）を発生
し、このキャリイ信号を警報セット信号として故障情報
保持部１６へ出力する。
取部１４からの変化点パルスにより、カウンタ等を初期
化し、カウント値がオーバーフローしないようにする。
もし、インタフェース部ａで断線等が発生し断判定情報
抜取部１４からの変化点パルスがなくなると、断区間カ
ウント部１５では初期化が行われないため、カウント値
が所定値を越え、キャリイ信号（桁上げ信号）を発生
し、このキャリイ信号を警報セット信号として故障情報
保持部１６へ出力する。
【００１５】故障情報保持部１６では、警報セット信号
で断故障警報をセットし、断故障警報を発出する。イン
タフェース部ａの断線等の故障が回復した場合には、断
判定情報抜取部１４からの変化点パルスを受けて警報解
除信号として故障情報保持部１６の出力をリセットす
る。これにより、警報が解除される。
で断故障警報をセットし、断故障警報を発出する。イン
タフェース部ａの断線等の故障が回復した場合には、断
判定情報抜取部１４からの変化点パルスを受けて警報解
除信号として故障情報保持部１６の出力をリセットす
る。これにより、警報が解除される。
【００１６】以上のようにして、インタフェース部ａで
発生した断線等の故障を検出し、断故障警報として出力
することができる。
発生した断線等の故障を検出し、断故障警報として出力
することができる。
【００１７】図２は、上記一実施例を具体的なロジック
回路で構成し、３入力の信号インタフェースの断検出を
行う例を示している。
回路で構成し、３入力の信号インタフェースの断検出を
行う例を示している。
【００１８】断判定パルス発生部２１とセレクタ２２と
が、図１の断判定情報多重部１１に相当する。
が、図１の断判定情報多重部１１に相当する。
【００１９】出力バッファ２３が、図１の出力端子１２
に相当する。
に相当する。
【００２０】入力バッファ２４が、図１の入力端子１３
に相当する。
に相当する。
【００２１】Ｄフリップフロップ２５と、論理積ゲート
２６と、リタイミングクロック発生部２７とが、図１の
断判定情報抜取部１４に相当する。
２６と、リタイミングクロック発生部２７とが、図１の
断判定情報抜取部１４に相当する。
【００２２】分周回路２８と、カウンタ２９とが、図１
の断区間カウント部１５に相当する。
の断区間カウント部１５に相当する。
【００２３】セットリセット型フリップフロップ３０
と、論理和ゲート３１とが、図１の故障情報保持部１６
に相当する。
と、論理和ゲート３１とが、図１の故障情報保持部１６
に相当する。
【００２４】図２のロジック回路において、断判定パル
ス発生部２１で“０”，“１”の変化点を持つ断判定パ
ターン列を生成し、セレクタ２２で主信号列の空きスロ
ットに多重する。多重化された信号は、出力バッファ２
３および入力バッファ２４を経て、Ｄフリップフロップ
２５，論理積ゲート２６へ入力される。Ｄフリップフロ
ップ２５では、リタイミングクロック発生部２７からの
同期系リタイミングクロックで１ビットシフトを行い、
論理積ゲート２６で論理積をとることで、データ列の中
から“０”から“１”への変化点を検出する。論理積ゲ
ート２６の出力からは変化点を示す１ビットパルスが出
力され、カウンタ２９の初期値ロード信号となる。リタ
イミングクロック発生部２７からの同期系クロックと分
周回路２８の出力により、カウンタ２９はある周期でカ
ウントアップされ、カウンタ２９がオーバーフローする
までの間、論理積ゲート２６の出力からパルスが現れな
ければ、カウンタ２９のキャリイ出力（ＣＲ）からパル
スが出力される。
ス発生部２１で“０”，“１”の変化点を持つ断判定パ
ターン列を生成し、セレクタ２２で主信号列の空きスロ
ットに多重する。多重化された信号は、出力バッファ２
３および入力バッファ２４を経て、Ｄフリップフロップ
２５，論理積ゲート２６へ入力される。Ｄフリップフロ
ップ２５では、リタイミングクロック発生部２７からの
同期系リタイミングクロックで１ビットシフトを行い、
論理積ゲート２６で論理積をとることで、データ列の中
から“０”から“１”への変化点を検出する。論理積ゲ
ート２６の出力からは変化点を示す１ビットパルスが出
力され、カウンタ２９の初期値ロード信号となる。リタ
イミングクロック発生部２７からの同期系クロックと分
周回路２８の出力により、カウンタ２９はある周期でカ
ウントアップされ、カウンタ２９がオーバーフローする
までの間、論理積ゲート２６の出力からパルスが現れな
ければ、カウンタ２９のキャリイ出力（ＣＲ）からパル
スが出力される。
【００２５】セットリセット型のフリップフロップ３０
は、カウンタ２９からのキャリイが出れば断と判断して
セットし、論理和ゲート３１へ警報が出力される。論理
和ゲート３１は３入力分の断警報の論理和をとり、断故
障警報として出力する。
は、カウンタ２９からのキャリイが出れば断と判断して
セットし、論理和ゲート３１へ警報が出力される。論理
和ゲート３１は３入力分の断警報の論理和をとり、断故
障警報として出力する。
【００２６】インタフェース部ａでの断線等の故障が回
復すれば、論理積ゲート２６からの変化点パルスが現
れ、信号ありとしてフリップフロップ３０をリセットす
ることで、警報が解除される。
復すれば、論理積ゲート２６からの変化点パルスが現
れ、信号ありとしてフリップフロップ３０をリセットす
ることで、警報が解除される。
【００２７】
【発明の効果】以上説明したように本発明によれば、断
判定情報多重部を送り側に、受け側には断判定情報抜取
部および断区間カウント部を設けることにより、従来の
ワンショットやレベル検出で構成する断検出と異なり、
すべてロジカル的に回路を実現するため、回路動作にば
らつきはなく、部品のばらつき，温度変動に左右され
ず、安定動作が保証され、回路動作検証も比較的容易に
行える。特に、複数入力の場合、安定したＲ，Ｃ回路の
ＬＳＩ化が難しく、ＳＳＩ等のディスクリートで実現し
ていたため、高密度安定化の難しかった入力検出部もす
べて論理動作で実現されるため、ＬＳＩ化が容易でシミ
ュレーションも可能となる効果を有する。
判定情報多重部を送り側に、受け側には断判定情報抜取
部および断区間カウント部を設けることにより、従来の
ワンショットやレベル検出で構成する断検出と異なり、
すべてロジカル的に回路を実現するため、回路動作にば
らつきはなく、部品のばらつき，温度変動に左右され
ず、安定動作が保証され、回路動作検証も比較的容易に
行える。特に、複数入力の場合、安定したＲ，Ｃ回路の
ＬＳＩ化が難しく、ＳＳＩ等のディスクリートで実現し
ていたため、高密度安定化の難しかった入力検出部もす
べて論理動作で実現されるため、ＬＳＩ化が容易でシミ
ュレーションも可能となる効果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の実施例の具体的ロジック回路構成図であ
る。
る。
【図３】従来の断故障検出方式の構成を示すブロック図
である。
である。
【図４】図３の断検出回路部の具体的構成を示す回路図
である。
である。
１１ 断判定情報多重部 １２ 出力端子（前段ユニット） １３ 入力端子（次段ユニット） １４ 断判定情報抜取部 １５ 断区間カウント部 １６ 故障情報保持部 ２１ 断判定パルス発生部 ２２ セレクタ ２３ 出力バッファ ２４ 入力バッファ ２５ Ｄフリップフロップ ２６ 論理積ゲート ２７ リタイミングクロック発生部 ２８ 分周回路 ２９ カウンタ ３０ セットリセット型フリップフロップ ３１ 論理和ゲート ４１ 出力端子 ４２ 入力端子 ４３ 断検出回路部 ４４ ワンショット
Claims (2)
- 【請求項１】複数のユニット間の信号線の断故障を故障
警報として出力する必要のあるデータ伝送機器におい
て、 前段となるユニットに、出力端子と、断を判定するため
の断判定情報を主信号データ列に多重する断判定多重部
とを有し、 次段となるユニットに、入力端子と、前記断判定情報を
利用して信号の有無を判断する断判定情報抜取部と、信
号断と判断するために信号のない区間をカウントする断
区間カウント部と、断と判定した前記断区間カウント部
からの情報をもとに、故障警報として保持するための故
障情報保持部とを有する、 ことを特徴とする断故障検出方式。 - 【請求項２】前記断判定情報多重部は、断判定情報であ
る断判定パルスを発生する断判定パルス発生部と、断判
定パルスを主信号データ列に多重するセレクタとを有
し、 前記断判定情報抜取部は、リタイミングクロックを発生
するリタイミングクロック発生部と、前記主信号データ
列をデータ入力とし、前記リタイミングクロックをクロ
ック入力とするＤフリップフロップと、このＤフリップ
フロップの出力と前記主信号データ列とを入力とする論
理積ゲートとを有し、 前記断区間カウント部は、前記リタイミングクロックを
分周する分周回路と、前記リタイミングクロック，前記
分周されたリタイミングクロック，前記論理積ゲートの
出力を入力とするカウンタとを有し、 前記故障情報保持部は、前記論理積ゲートの出力をリセ
ット入力、前記カウンタの出力をセット入力とするセッ
トリセット型フリップフロップと、このセットリセット
型フリップフロップの出力を入力とする論理和ゲートと
を有する、 ことを特徴とする請求項１記載の断障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148748A JPH0715487A (ja) | 1993-06-21 | 1993-06-21 | 断故障検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148748A JPH0715487A (ja) | 1993-06-21 | 1993-06-21 | 断故障検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715487A true JPH0715487A (ja) | 1995-01-17 |
Family
ID=15459749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148748A Pending JPH0715487A (ja) | 1993-06-21 | 1993-06-21 | 断故障検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114545801A (zh) * | 2020-11-18 | 2022-05-27 | 芯巧科技股份有限公司 | 可由外部信号直接启动输出的处理器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219829A (ja) * | 1986-03-20 | 1987-09-28 | Mitsubishi Electric Corp | 光信号送受信装置 |
| JPS63292821A (ja) * | 1987-05-26 | 1988-11-30 | Nec Corp | パルス断検出回路 |
-
1993
- 1993-06-21 JP JP5148748A patent/JPH0715487A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219829A (ja) * | 1986-03-20 | 1987-09-28 | Mitsubishi Electric Corp | 光信号送受信装置 |
| JPS63292821A (ja) * | 1987-05-26 | 1988-11-30 | Nec Corp | パルス断検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114545801A (zh) * | 2020-11-18 | 2022-05-27 | 芯巧科技股份有限公司 | 可由外部信号直接启动输出的处理器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0537505A (ja) | デイジタルデータリンクの評価方法、データタイミングジツタの評価回路及びリタイミング信号の選択とデイジタルデータリンクの評価とを同時に行なう組合せ方法 | |
| EP0613602B1 (en) | Method and apparatus for decoding manchester encoded data | |
| EP0499397B1 (en) | Digital communications systems | |
| US4385383A (en) | Error rate detector | |
| CA1310712C (en) | Sychronization failure detection | |
| JPH0715487A (ja) | 断故障検出方式 | |
| EP1206092B1 (en) | Automatic bit-rate detection scheme for a SONET transceiver | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| US4975594A (en) | Frequency detector circuit | |
| KR100248426B1 (ko) | 동기식 디지탈 계위 기반의 비동기 전달 방식 통신에서 자동 초기화기능을 가진 동기식 전송모듈 타이머의 오류검출 및 자동복구를 위한 리셋신호 생성장치 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| KR100499387B1 (ko) | 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 | |
| KR100332205B1 (ko) | 클럭신호모니터회로 | |
| JP2730407B2 (ja) | 断検出回路 | |
| JPS6178239A (ja) | フレ−ム同期回路 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| KR100212051B1 (ko) | 데이타 수신 장치 및 방법 | |
| JP3095407B2 (ja) | 多重分離装置 | |
| JP2849952B2 (ja) | フレーム同期回路 | |
| JP3469710B2 (ja) | クロック監視装置 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| KR920007477B1 (ko) | Ais신호 검출회로 | |
| KR100226025B1 (ko) | 비동기 선입선출메모리의 플래그발생회로 | |
| KR100207652B1 (ko) | 광 전송장치의 타임슬롯신호 에러검출기 |