JPH07154810A - Television signal discrimination circuit - Google Patents

Abstract

PURPOSE:To easily incorporate a circuit into an integrated circuit and to make the malfunction due to noise and crosstalk hardly caused. CONSTITUTION:For a burst period, the color signal via a 90 deg. phase shifter 28 and the color signal subjected to a frequency-phase conversion by an APF 14 are imparted to a phase comparator 40, two color signals are compared in the phase comparator 40 and the signals are made into voltage signals in an LPF 42. In an SECAM system, two kinds of voltage signals are alternately outputted every 1H. In other systems, one kind of voltage signal is outputted. In sample-and-hold circuits 55 and 56, rectangular wave signals are generated from the voltage signals. In a phase comparator 50, the rectangular wave signals from each of the sample-and-hold circuits 55 and 56 are compared. In the phase comparator 50, the signal according to the comparison of two rectangular signals is outputted. This signal is different in the SECAM system and in other systems and a television system can be discriminated. The control signal from the phase comparator 40 is fed back and an APF 14 is made to stably operate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明はテレビ信号判別回路に
関する。より特定的には、この発明は、ＳＥＣＡＭ方
式、ＰＡＬ方式およびＮＴＳＣ方式などのように放送方
式が異なるカラーテレビジョン信号を選択的に受信でき
るテレビジョン受像機またはテレビジョン信号記録再生
装置においてカラーテレビジョン信号方式を判別する、
テレビ信号判別回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal discriminating circuit. More specifically, the present invention relates to a color television in a television receiver or a television signal recording / reproducing apparatus capable of selectively receiving color television signals having different broadcasting systems such as SECAM system, PAL system and NTSC system. Jon signaling system,
The present invention relates to a television signal discrimination circuit.

【０００２】[0002]

【従来の技術】この種の従来技術の一例が、昭和５７年
１２月２０日付で出願公開された特開昭５７−２０７４
９４号公報において開示されている。この従来技術で
は、入力カラー信号を高いＱのバンドパスフィルタを通
すことによってサブキャリア周波数に応じた電圧信号が
得られ、この電圧信号を水平周波数（ｆH）の１／２の
周波数を同調点とする共振アンプに与える。共振アンプ
の出力が正弦波なら、１水平走査期間（以下、１Ｈと略
す）毎にサブキャリア周波数が変化するＳＥＣＡＭ方式
であることが判別できる。2. Description of the Related Art An example of this type of prior art is disclosed in Japanese Patent Application Laid-Open No. 57-2074, published on Dec. 20, 1982.
No. 94 publication. In this conventional technique, a voltage signal corresponding to a subcarrier frequency is obtained by passing an input color signal through a high Q bandpass filter, and this voltage signal is used as a tuning point at a frequency half the horizontal frequency (fH). Apply to the resonance amplifier. If the output of the resonance amplifier is a sine wave, it can be determined that it is the SECAM method in which the subcarrier frequency changes every horizontal scanning period (hereinafter, abbreviated as 1H).

【０００３】[0003]

【発明が解決しようとする課題】この従来技術では、セ
ラミックフィルタや１／２ｆH 共振アンプを用いる必要
があり、信号判別回路を集積回路で構成するのが困難で
あるという問題点があった。However, this prior art has a problem that it is difficult to construct a signal discriminating circuit with an integrated circuit because it is necessary to use a ceramic filter or a 1/2 fH resonance amplifier.

【０００４】そこで、本出願人は、上述の欠点を解決す
べく、既に図１１に示すテレビ信号判別回路を提案して
いる。Therefore, the present applicant has already proposed the television signal discrimination circuit shown in FIG. 11 in order to solve the above-mentioned drawbacks.

【０００５】しかしながら、図１１に示すテレビ信号判
別回路は、ノイズやクロストークに起図する誤判別の頻
度が大きいという欠点を有している。However, the television signal discriminating circuit shown in FIG. 11 has a drawback that the frequency of erroneous discrimination caused by noise or crosstalk is high.

【０００６】以下、これについて詳述する。This will be described in detail below.

【０００７】まず、図１１に示す技術では、サンプルホ
ールド回路４６の充放電時定数は、バーストゲートパル
ス期間内で完全に充放電してしまうような短い時定数に
する必要がある。First, in the technique shown in FIG. 11, the charge / discharge time constant of the sample and hold circuit 46 needs to be a short time constant such that the charge / discharge is completely completed within the burst gate pulse period.

【０００８】なぜならば、ＳＥＣＡＭ時には、１Ｈ毎に
ホールドレベルが大きく変化するために、時定数を長く
するとバーストゲートパルス期間に所定のレベルまで充
電・放電が完了せず、ＳＥＣＡＭ信号時の判別感度が悪
くなってしまう。This is because the hold level changes greatly every 1H during SECAM, so if the time constant is lengthened, charging / discharging will not be completed up to a predetermined level during the burst gate pulse period, and the discrimination sensitivity during SECAM signal will increase. It gets worse.

【０００９】そのために、サンプルホールド回路４６の
特性としては、時定数を短く設計する必要がある。しか
し、サンプルホールド回路４６の時定数を短くするとい
うことは、ノイズやクロストーク成分による影響を受け
易く、本来バースト周波数以外にノイズ等の周波数をも
ホールドしてしまう。Therefore, as a characteristic of the sample hold circuit 46, it is necessary to design the time constant to be short. However, shortening the time constant of the sample hold circuit 46 is easily affected by noise and crosstalk components, and in addition to the burst frequency, frequencies such as noise are also held.

【００１０】特に、ＰＡＬ信号の場合には、バースト信
号の後部は無信号（キャリアがない）なので、この部分
に存在するノイズ、及びクロストーク成分に大きく左右
されてしまい、ＰＡＬ信号であるのにＳＥＣＡＭ信号と
判別するような場合が増えることになる。In particular, in the case of a PAL signal, since there is no signal (no carrier) in the rear part of the burst signal, the PAL signal is greatly affected by noise and crosstalk components present in this part, and it is a PAL signal. This will increase the number of cases where it is determined that the signal is a SECAM signal.

【００１１】それゆえに、この発明の主たる目的は、容
易に集積回路に組み込めるとともに、ノイズやクロスト
ークによる誤動作を発生しにくいテレビ信号判別回路を
提供することである。Therefore, a main object of the present invention is to provide a television signal discriminating circuit which can be easily incorporated in an integrated circuit and which is less likely to malfunction due to noise or crosstalk.

【００１２】[0012]

【課題を解決するための手段】本発明は、入力カラー信
号のサブキャリア周波数に応じたレベルの電圧信号を出
力する電圧信号出力手段と、前記電圧信号を入力信号と
する第１、第２のサンプルホールド手段と、前記第１、
第２のサンプルホールド手段の出力信号を１ライン毎に
交互に取り出す第１、第２の切換手段と、前記第１、第
２の切換手段からの信号に基づいて判別信号を出力する
判別信号出力手段とを備えるテレビ信号判別回路であ
る。According to the present invention, there are provided voltage signal output means for outputting a voltage signal having a level corresponding to a subcarrier frequency of an input color signal, and first and second voltage signal output means. Sample hold means, the first,
Discrimination signal output for outputting the discrimination signal based on the signals from the first and second switching means and the first and second switching means for alternately taking out the output signal of the second sample and hold means for each line. And a television signal discrimination circuit including means.

【００１３】また、本発明の電圧信号手段は、サブキャ
リア周波数を位相を表す信号として出力する第１手段、
および前記位相を表す信号を電圧信号に変換する第２手
段を含む。The voltage signal means of the present invention is the first means for outputting the subcarrier frequency as a signal representing the phase,
And second means for converting the signal representing the phase into a voltage signal.

【００１４】また、本発明の第１、第２のサンプルホー
ルド手段は、前記電圧信号のピーク値の平均レベルを出
力する同一特性のサンプルホールド手段であって、前記
第１、第２のサンプルホールド手段に供給されるコント
ロールパルスは互いに１水平走査期間（１Ｈ）ずれた２
水平走査期間（２Ｈ）間隔のパルス信号であることを含
む。Further, the first and second sample and hold means of the present invention are sample and hold means of the same characteristic for outputting the average level of the peak value of the voltage signal, and the first and second sample and hold means. The control pulses supplied to the means are shifted by 1 horizontal scanning period (1H) from each other, and 2
It includes pulse signals at intervals of the horizontal scanning period (2H).

【００１５】また、本発明の第１、第２の切換手段は、
前記第１、第２のサンプルホールド手段からの出力信号
を１水平走査期間（１Ｈ）毎に交互に取り出す切換手段
であり、かつ前記第１、第２の切換手段の出力信号は、
互いに異なったサンプルホールド手段からの信号である
ことを含む。Further, the first and second switching means of the present invention,
The output signal from the first and second sample-hold means is a switching means that alternately takes out every horizontal scanning period (1H), and the output signals from the first and second switching means are:
Including signals from different sample and hold means.

【００１６】[0016]

【作用】電圧信号出力手段は、例えばオールパスフィル
タや位相比較器を含む。第１手段では、入力カラー信号
のサブキャリア周波数を位相を表す信号として第２手段
に与える。例えばローパスフィルタを含む第２手段では
その信号を電圧信号に変換する。この電圧信号を第１と
第２のサンプルホールド回路で２Ｈ間ホールドされる。
第１のサンプルホールド回路は、例えば奇数ラインのバ
ーストゲートパルスでサンプルホールドされ、第２のサ
ンプルホールド回路は、偶数ラインのバーストゲートパ
ルスでサンプルホールドされる。The voltage signal output means includes, for example, an all-pass filter and a phase comparator. In the first means, the subcarrier frequency of the input color signal is given to the second means as a signal representing the phase. For example, the second means including a low pass filter converts the signal into a voltage signal. This voltage signal is held for 2H by the first and second sample hold circuits.
The first sample-and-hold circuit samples and holds, for example, an odd-line burst gate pulse, and the second sample-and-hold circuit samples and holds an even-line burst gate pulse.

【００１７】前記第１、及び第２のサンプルホールド回
路の出力信号は、第２、及び第３の切換回路に入力され
て、１Ｈ毎に交互に取り出される。この切換回路では、
第２の切換回路に第１のサンプルホールド回路からの信
号が出力されるとき、第３の切換回路からは第２のサン
プルホールド回路からの信号が出力されるように制御さ
れる。逆に、第２の切換回路から第２のサンプルホール
ド回路からの信号が出力されているとき、第３の切換回
路からは第１のサンプルホールド回路からの信号が出力
されるように制御される。判別信号出力手段では、第
２、及び第３の切換回路から出力される信号を比較し
て、比較結果に応じて判別信号を得る。The output signals of the first and second sample and hold circuits are input to the second and third switching circuits and alternately taken out every 1H. In this switching circuit,
When the signal from the first sample-hold circuit is output to the second switching circuit, the signal is controlled so that the signal from the second sample-hold circuit is output from the third switching circuit. On the contrary, when the second switching circuit outputs the signal from the second sample hold circuit, the third switching circuit is controlled to output the signal from the first sample hold circuit. . The discrimination signal output means compares the signals output from the second and third switching circuits and obtains the discrimination signal according to the comparison result.

【００１８】ＳＥＣＡＭ方式では、サブキャリア周波数
が、１ライン毎に交互に４.２５ＭＨZまたは、４.４１
ＭＨZに変化されるので、全てのラインが同じサブキャ
リア周波数であるＰＡＬ方式やＮＴＳＣ方式とは異なる
判別信号が得られる。In the SECAM system, the subcarrier frequency is alternately set to 4.25 MHz or 4.41 for each line.
Since it is changed to MHZ, a discrimination signal different from that of the PAL system or the NTSC system in which all lines have the same subcarrier frequency can be obtained.

【００１９】[0019]

【実施例】図１を参照して、この実施例のテレビ信号判
別回路１０はマルチプレクサ１２を含む。マルチプレク
サ１２には、カラー信号および周波数信号ｆSCが入力さ
れる。周波数信号ｆscは、例えばＰＡＬ方式のサブキャ
リア周波数（４.４３ＭＨZ）またはＳＥＣＡＭ方式のサ
ブキャリア周波数（４.４１ＭＨZまたは４.２５ＭＨZ）
いずれかに等しいか、またはその近傍の所定値に設定さ
れる。この実施例では、周波数信号ｆSCの周波数は、Ｐ
ＡＬ方式のサブキャリア周波数と等しい４．４３ＭＨZ
に設定される。従って、この実施例によれば、ＰＡＬ方
式の周波数信号をそのまま用いることができるので、特
別な信号発生器を別途設ける必要がないという利点があ
る。但し、その周波数は４.４３ＭＨZに限定されないこ
とはいうまでもない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a television signal discriminating circuit 10 of this embodiment includes a multiplexer 12. The color signal and the frequency signal fSC are input to the multiplexer 12. The frequency signal fsc is, for example, a PAL subcarrier frequency (4.43 MHz) or a SECAM subcarrier frequency (4.41 MHz or 4.25 MHz).
It is set to a predetermined value which is equal to or close to either of them. In this embodiment, the frequency of the frequency signal fSC is P
4.43 MHz, which is equal to the AL system subcarrier frequency
Is set to. Therefore, according to this embodiment, since the PAL frequency signal can be used as it is, there is an advantage that it is not necessary to separately provide a special signal generator. However, it goes without saying that the frequency is not limited to 4.43 MHz.

【００２０】そして、マルチプレクサ１２には、バース
トゲートパルス（ＢＧＰ）が与えられ、バーストゲート
パルスが与えられているバースト期間中にはマルチプレ
クサ１２からはカラー信号が出力され、バースト期間以
外の期間には周波数信号ｆSCが出力される。マルチプレ
クサ１２の出力は比較的低いＱ（例えばＱ＝１２）のオ
ールパスフィルタ（以下、「ＡＰＦ」と略す）１４に与
えられる。A burst gate pulse (BGP) is applied to the multiplexer 12, a color signal is output from the multiplexer 12 during the burst period in which the burst gate pulse is applied, and a period other than the burst period. The frequency signal fSC is output. The output of the multiplexer 12 is given to an all-pass filter (hereinafter abbreviated as “APF”) 14 having a relatively low Q (eg, Q = 12).

【００２１】ＡＰＦ１４は図２に示すように差動増幅器
１６を含む。差動増幅器１６の（＋）入力には抵抗Ｒ１
を介してマルチプレクサ１２からの出力が与えられる。
差動増幅器１６の（＋）入力と抵抗Ｒ１との間には抵抗
Ｒ２の一方端が接続され、抵抗Ｒ２の他方端は接地され
る。また、差動増幅器１６の（−）入力には、抵抗Ｒ
３、バッファ１８および抵抗Ｒ４の直列回路を介して、
マルチプレクサ１２の出力が与えられる。また、バッフ
ァ１８と抵抗Ｒ４との間には、可変インダクタであるジ
ャイレータＬとコンデンサＣ１との並列回路が接続さ
れ、並列回路の一方端は接地される。すなわち、抵抗Ｒ
４、ジャイレータＬおよびコンデンサＣ１によってバン
ドパスフィルタが構成され、差動増幅器１６の（−）入
力には、バンドパスフィルタを経た出力が与えられる。
また、差動増幅器１６の（−）入力には、差動増幅器１
６の出力が抵抗Ｒ５を介してフィールドバックされる。
したがって、図２に示す回路は全体としてＡＰＦ１４を
構成する。The APF 14 includes a differential amplifier 16 as shown in FIG. A resistor R1 is connected to the (+) input of the differential amplifier 16.
The output from the multiplexer 12 is provided via the.
One end of the resistor R2 is connected between the (+) input of the differential amplifier 16 and the resistor R1, and the other end of the resistor R2 is grounded. Further, the (-) input of the differential amplifier 16 has a resistor R
3, through the series circuit of the buffer 18 and the resistor R4,
The output of multiplexer 12 is provided. Further, a parallel circuit of a gyrator L that is a variable inductor and a capacitor C1 is connected between the buffer 18 and the resistor R4, and one end of the parallel circuit is grounded. That is, the resistance R
4, the gyrator L and the capacitor C1 constitute a bandpass filter, and the (-) input of the differential amplifier 16 is provided with the output that has passed through the bandpass filter.
In addition, the differential amplifier 1 is connected to the (-) input of the differential amplifier 16.
The output of 6 is fielded back via resistor R5.
Therefore, the circuit shown in FIG. 2 constitutes the APF 14 as a whole.

【００２２】個々で、ＡＰＦ１４の入力電圧をＶｉｎ、
バッファ１８の入力電圧をＶａおよびＡＰＦ１４の出力
電圧をＶｏｕｔとすると、入力電圧Ｖａは数１によって
表される。The input voltage of APF 14 is Vin,
When the input voltage of the buffer 18 is Va and the output voltage of the APF 14 is Vout, the input voltage Va is represented by Formula 1.

【００２３】[0023]

【数１】 [Equation 1]

【００２４】また、出力電圧Ｖｏｕｔは数２によって表
される。The output voltage Vout is expressed by the equation 2.

【００２５】[0025]

【数２】 [Equation 2]

【００２６】ここで、Ｒ１＝２・Ｒ２、Ｒ５＝２・Ｒ３
とすると、出力信号Ｖｏｕｔは数３によって表される。Here, R1 = 2 · R2, R5 = 2 · R3
Then, the output signal Vout is expressed by Equation 3.

【００２７】[0027]

【数３】 [Equation 3]

【００２８】数３は、ＡＰＦ１４の伝達特性を示す。Equation 3 shows the transfer characteristic of the APF 14.

【００２９】また、図２に示すＡＰＦ１４に用いられる
ジャイレータＬとしては、たとえば図３に示すものが用
いられる。As the gyrator L used in the APF 14 shown in FIG. 2, the one shown in FIG. 3 is used, for example.

【００３０】図３に示すジャイレータＬは、差動増幅回
路２０を含む。差動増幅回路２０の（＋）入力には、抵
抗Ｒ６およびバッファ２２の直列回路が接続される。ま
た、差動増幅器２０の（＋）入力と抵抗Ｒ６との間には
抵抗Ｒ７の一方端が接続され、抵抗Ｒ７の他方端は接地
される。差動増幅器２０の（−）入力には、他方端が接
地された抵抗Ｒ８の一方端が接続され、また差動増幅器
２０の出力がコンデンサＣ２を介して（−）入力にフィ
ードバックされる。また、差動増幅器２０の出力は抵抗
Ｒ９を介して増幅器２６の一方入力に与えられ、また、
差動増幅器２０の（＋）入力と抵抗Ｒ７との接続点はバ
ッファ２４および抵抗Ｒ１０の直列回路を介して増幅器
２６の他方入力に接続される。また、増幅器２６の一方
入力と他方入力との間には抵抗Ｒ１１が接続される。増
幅器２６の出力はバッファ２２の入力に接続され、電流
帰還される。ここで、バッファ２２に与えられる入力信
号をＶ１、差動増幅器２０の出力信号をＶ２、増幅器２
６の両入力間の電圧を示す信号をＶ３、増幅器２６から
の電流帰還経路に流れる電流をｉ、および増幅器２６の
増幅率をｇｍとすると、数４および数５が得られる。The gyrator L shown in FIG. 3 includes a differential amplifier circuit 20. A series circuit of the resistor R6 and the buffer 22 is connected to the (+) input of the differential amplifier circuit 20. Further, one end of the resistor R7 is connected between the (+) input of the differential amplifier 20 and the resistor R6, and the other end of the resistor R7 is grounded. The (−) input of the differential amplifier 20 is connected to one end of the resistor R8 whose other end is grounded, and the output of the differential amplifier 20 is fed back to the (−) input via the capacitor C2. The output of the differential amplifier 20 is given to one input of the amplifier 26 via the resistor R9, and
The connection point between the (+) input of the differential amplifier 20 and the resistor R7 is connected to the other input of the amplifier 26 via the series circuit of the buffer 24 and the resistor R10. A resistor R11 is connected between one input and the other input of the amplifier 26. The output of the amplifier 26 is connected to the input of the buffer 22 and fed back as a current. Here, the input signal supplied to the buffer 22 is V1, the output signal of the differential amplifier 20 is V2, and the amplifier 2 is
6 is V3, the current flowing in the current feedback path from the amplifier 26 is i, and the amplification factor of the amplifier 26 is gm, the following equations 4 and 5 are obtained.

【００３１】[0031]

【数４】 [Equation 4]

【００３２】[0032]

【数５】 [Equation 5]

【００３３】したがって、信号Ｖ３は入力信号Ｖ１に比
べて、位相が９０°遅れた信号となり、これをバッファ
２２の入力に電流帰還させることにより、数６に示すよ
うに、電流ｉは入力信号Ｖ１に比べて９０°遅れ位相と
なって、数７に示すように、ジャイレータＬは等価的イ
ンダクタンスを形成する。Therefore, the signal V3 becomes a signal whose phase is delayed by 90 ° with respect to the input signal V1. By feeding this back to the input of the buffer 22, the current i is converted into the input signal V1 as shown in equation (6). The gyrator L forms an equivalent inductance as shown in Expression 7 with a phase lagging by 90 °.

【００３４】[0034]

【数６】 [Equation 6]

【００３５】[0035]

【数７】 [Equation 7]

【００３６】このＡＰＦ１４は、いわゆる周波数−位相
変換を行う。この実施例では、図４に示すように、４．
４３ＭＨZのサブキャリア周波数を基準とし、４．４３
ＭＨZのサブキャリア周波数を有するカラー信号が与え
られると、そのカラー信号を１８０°移相する。したが
って、ＡＰＦ１４に与えられるカラー信号のサブキャリ
ア周波数が４．４３ＭＨZでなければ、その周波数と
４．４３ＭＨZとの差に応じて移相量が１８０°からず
れる。The APF 14 performs so-called frequency-phase conversion. In this embodiment, as shown in FIG.
Based on the subcarrier frequency of 43 MHz, 4.43
When a color signal having a subcarrier frequency of MHZ is given, the color signal is phase-shifted by 180 °. Therefore, if the subcarrier frequency of the color signal given to the APF 14 is not 4.43 MHz, the phase shift amount deviates from 180 ° depending on the difference between the frequency and 4.43 MHz.

【００３７】図１に戻って、マルチプレクサ１２からの
出力は、９０°移相器２８にも与えられる。９０°移相
器２８は、たとえば図５に示すように構成される。Returning to FIG. 1, the output from the multiplexer 12 is also provided to the 90 ° phase shifter 28. The 90 ° phase shifter 28 is configured as shown in FIG. 5, for example.

【００３８】図５に示す９０°移相器２８では、入力端
３０ａは抵抗Ｒ１２を介して、差動接続されたトランジ
スタＱ１およびＱ２のトランジスタＱ２のベースに接続
される。入力端３０ｂは負極を接地している定電圧源３
２の正極と接続され、また抵抗Ｒ１３を介して、差動接
続されたトランジスタＱ３およびＱ４のトランジスタＱ
４のベースに接続され、さらに抵抗Ｒ１４を介してトラ
ンジスタＱ１のベースに接続される。トランジスタＱ１
およびＱ２のエミッタは共通的に、トランジスタＱ８お
よび抵抗Ｒ１５の直列回路を介して、接地される。トラ
ンジスタＱ１のコレクタは直接に電源Ｖｃｃに接続さ
れ、トランジスタＱ２のコレクタはトランジスタＱ６と
抵抗Ｒ１６との直列回路を介して電源Ｖｃｃに接続され
る。トランジスタＱ２のコレクタとトランジスタＱ６の
コレクタとの接続点はトランジスタＱ５のベースおよび
トランジスタＱ３のコレクタに接続される。In the 90 ° phase shifter 28 shown in FIG. 5, the input terminal 30a is connected to the bases of the transistors Q1 and Q2 of the differentially connected transistors Q1 and Q2 via the resistor R12. The input terminal 30b is a constant voltage source 3 whose negative electrode is grounded.
The transistor Q of the transistors Q3 and Q4 which are connected to the positive electrode of 2 and are differentially connected via the resistor R13.
4 and is further connected to the base of the transistor Q1 via the resistor R14. Transistor Q1
The emitters of Q2 and Q2 are commonly grounded via a series circuit of a transistor Q8 and a resistor R15. The collector of the transistor Q1 is directly connected to the power supply Vcc, and the collector of the transistor Q2 is connected to the power supply Vcc via the series circuit of the transistor Q6 and the resistor R16. The connection point between the collector of the transistor Q2 and the collector of the transistor Q6 is connected to the base of the transistor Q5 and the collector of the transistor Q3.

【００３９】トランジスタＱ６のベースはトランジスタ
Ｑ７のベースおよびコレクタに接続され、トランジスタ
Ｑ７のエミッタは抵抗Ｒ１７を介して電源Ｖｃｃに接続
される。これらのトランジスタＱ６およびＱ７が電流ミ
ラー回路を構成する。トランジスタＱ７のコレクタはト
ランジスタＱ１０および抵抗Ｒ１８の直列回路を介して
接地される。トランジスタＱ５のコレクタは直接に電源
Ｖｃｃに接続され、そのエミッタはトランジスタＱ９お
よび抵抗Ｒ１９の直列回路を介して接地される。The base of transistor Q6 is connected to the base and collector of transistor Q7, and the emitter of transistor Q7 is connected to power supply Vcc via resistor R17. These transistors Q6 and Q7 form a current mirror circuit. The collector of the transistor Q7 is grounded via the series circuit of the transistor Q10 and the resistor R18. The collector of the transistor Q5 is directly connected to the power supply Vcc, and the emitter thereof is grounded via the series circuit of the transistor Q9 and the resistor R19.

【００４０】トランジスタＱ２のベースはコンデンサＣ
３および抵抗Ｒ２０の直列回路を介してトランジスタＱ
３のベースに接地される。コンデンサＣ３と抵抗Ｒ２０
との接続点は出力端３０ｃに接続され、出力端３０ｂは
接地される。トランジスタＱ３のベースとトランジスタ
Ｑ４のベースとの間にはコンデンサＣ４が介挿され、そ
れらのエミッタは共通に、トランジスタＱ１１および抵
抗Ｒ２１の直列回路を介して、接地される。トランジス
タＱ８、Ｑ９、Ｑ１０およびＱ１１のベースは共通に、
負極を接地している定電圧源３４の正極に接続される。The base of the transistor Q2 is the capacitor C.
3 through a series circuit of a resistor R20 and a transistor Q
3 is grounded to the base. Capacitor C3 and resistor R20
The connection point with is connected to the output end 30c, and the output end 30b is grounded. A capacitor C4 is inserted between the base of the transistor Q3 and the base of the transistor Q4, and their emitters are commonly grounded via the series circuit of the transistor Q11 and the resistor R21. The bases of the transistors Q8, Q9, Q10 and Q11 are common,
It is connected to the positive electrode of a constant voltage source 34 whose negative electrode is grounded.

【００４１】すなわち、この９０°移相器２８は、トラ
ンジスタＱ１、Ｑ２、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９お
よびＱ１０と、ハイパスフィルタを構成する抵抗Ｒ１
２、コンデンサＣ３等からなり、かつ図５において１点
鎖線で取り囲んでいる交流的な負帰還増幅回路３６を備
え、さらにローパスフィルタを構成する抵抗Ｒ２０およ
びＲ１３ならびにコンデンサＣ４と、トランジスタＱ３
およびＱ４等からなり、かつ図５において２点鎖線で囲
んだ、直流電圧を負帰還増幅回路３６へ帰還させる、直
流的な負帰還回路３８を備える構成となっている。That is, the 90 ° phase shifter 28 includes transistors Q1, Q2, Q5, Q6, Q7, Q8, Q9 and Q10 and a resistor R1 forming a high pass filter.
2. A negative feedback amplifier circuit 36 composed of a capacitor C3 and the like and surrounded by a one-dot chain line in FIG. 5, and further includes resistors R20 and R13 and a capacitor C4 which form a low pass filter, and a transistor Q3.
And Q4 and the like, and is surrounded by a chain double-dashed line in FIG. 5, and includes a DC negative feedback circuit 38 for feeding back a DC voltage to the negative feedback amplifier circuit 36.

【００４２】なお、トランジスタＱ８、Ｑ９、Ｑ１０お
よびＱ１１は定電流源を構成し、抵抗Ｒ１５、Ｒ１８、
およびＲ２１は同抵抗値に設定される。そのため、トラ
ンジスタＱ８、Ｑ１０およびＱ１１のコレクタ電流が等
しく、それぞれの電流値を２Ｉ0とすると、トランジス
タＱ６およびＱ７が電流ミラー回路を構成しているた
め、抵抗Ｒ１６およびＲ１７の抵抗値が同抵抗値であれ
ば、トランジスタＱ６のコレクタ電流は２Ｉ0となる。The transistors Q8, Q9, Q10 and Q11 constitute a constant current source, and resistors R15, R18,
And R21 are set to the same resistance value. Therefore, when the collector currents of the transistors Q8, Q10, and Q11 are equal, and the respective current values are 2I0, the transistors Q6 and Q7 form a current mirror circuit, so that the resistors R16 and R17 have the same resistance value. If so, the collector current of the transistor Q6 becomes 2I0.

【００４３】次に、９０°移相器２８の交流的動作を説
明する。Next, the AC operation of the 90 ° phase shifter 28 will be described.

【００４４】トランジスタＱ１のベースは交流的に接地
されている。トランジスタＱ６が、差動接続のトランジ
スタＱ１およびＱ２からの出力を電流で取り出すための
負荷となっており、交流負荷が非常に大きな値となるた
め、開ループゲインＡは十分大きい。トランジスタＱ２
のコレクタ電流が変化するとトランジスタＱ５のベース
電流が変化し、トランジスタＱ５のエミッタフォロワで
出力を電圧として導出する。トランジスタＱ５のエミッ
タフォロワから出力された出力電圧ｅ0は、コンデンサ
Ｃ３および抵抗Ｒ１２のハイパスフィルタに供給され
る。The base of the transistor Q1 is AC-grounded. The transistor Q6 serves as a load for extracting the output from the differentially connected transistors Q1 and Q2 as a current, and the AC load has a very large value. Therefore, the open loop gain A is sufficiently large. Transistor Q2
When the collector current of the transistor Q5 changes, the base current of the transistor Q5 changes, and the output is derived as a voltage by the emitter follower of the transistor Q5. The output voltage e0 output from the emitter follower of the transistor Q5 is supplied to the high pass filter of the capacitor C3 and the resistor R12.

【００４５】したがって、トランジスタＱ２のベース電
位は数８で与えられる。Therefore, the base potential of the transistor Q2 is given by equation 8.

【００４６】[0046]

【数８】 [Equation 8]

【００４７】そして、トランジスタＱ１のベース電位
は、交流的に接地されるため、入力電圧ｅiと出力電圧
ｅ0との関係は、数９で与えられる。Since the base potential of the transistor Q1 is grounded AC-wise, the relationship between the input voltage ei and the output voltage e0 is given by the equation 9.

【００４８】[0048]

【数９】 [Equation 9]

【００４９】ここで、開ループゲインＡが十分大きいこ
とを考慮すると、数９は、次式の数１０に変形され、移
相量が９０°になることが理解されよう。Here, considering that the open loop gain A is sufficiently large, it will be understood that the equation 9 is transformed into the following equation 10 and the phase shift amount becomes 90 °.

【００５０】[0050]

【数１０】 [Equation 10]

【００５１】次に直流的な動作を説明する。Next, a DC operation will be described.

【００５２】負帰還増幅回路３６では交流的に負帰還さ
れるが、コンデンサＣ３により直流的には負帰還されて
いない。そのため、トランジスタＱ５のエミッタ電圧
は、不定となり、このままでは負帰還増幅回路３６は動
作しない。しかし、トランジスタＱ５のエミッタフォロ
ワから出力される電圧の直流成分のみが、抵抗Ｒ２０お
よびＲ１３ならびにコンデンサＣ４のローパスフィルタ
へ供給され、差動接続されたトランジスタＱ３およびＱ
４のトランジスタＱ３のベースに供給される。In the negative feedback amplifier circuit 36, the AC feedback is negative, but the DC feedback is not performed by the capacitor C3. Therefore, the emitter voltage of the transistor Q5 becomes indefinite, and the negative feedback amplifier circuit 36 does not operate as it is. However, only the DC component of the voltage output from the emitter follower of the transistor Q5 is supplied to the resistors R20 and R13 and the low-pass filter of the capacitor C4, and the differentially connected transistors Q3 and Q are connected.
4 to the base of a transistor Q3.

【００５３】また、トランジスタＱ４のベースには定電
圧源３２から一定電圧が要求されており、トランジスタ
Ｑ３およびＱ４のベース電流と抵抗Ｒ２０およびＲ１３
による電圧降下とを無視すると、両ベース電圧の差によ
って、トランジスタＱ１１のコレクタ炎流２Ｉ0の分流
比が変わり、トランジスタＱ３のコレクタ電流が変化す
る。A constant voltage source 32 requires a constant voltage at the base of the transistor Q4, and the base currents of the transistors Q3 and Q4 and the resistors R20 and R13 are required.
Ignoring the voltage drop due to V.sub.1, the shunt ratio of the collector flame flow 2I0 of the transistor Q11 changes due to the difference between the two base voltages, and the collector current of the transistor Q3 changes.

【００５４】トランジスタＱ１およびＱ２のベースの直
流電圧は定電圧源３２の電圧に保持されるため、トラン
ジスタＱ１およびＱ２のベース電流と抵抗Ｒ１２および
Ｒ１４による電圧降下とを無視すると、トランジスタＱ
１およびＱ２にそれぞれ流れるコレクタ電流はトランジ
スタＱ８のコレクタ電流２Ｉ0を等分したＩ0となる。Since the DC voltage at the bases of the transistors Q1 and Q2 is held at the voltage of the constant voltage source 32, ignoring the base currents of the transistors Q1 and Q2 and the voltage drop due to the resistors R12 and R14, the transistor Q1 will be ignored.
The collector currents flowing through 1 and Q2 respectively become I0, which is equal to the collector current 2I0 of the transistor Q8.

【００５５】また、トランジスタＱ６のコレクタ電流は
２Ｉ0となっているため、トランジスタＱ５のベース電
流が小さく無視できるとすれば、トランジスタＱ３のコ
レクタ電流はトランジスタＱ６のコレクタ電流からトラ
ンジスタＱ２のコレクタ電流を差し引いたＩ0となる。Since the collector current of the transistor Q6 is 2I0, if the base current of the transistor Q5 is small and can be ignored, the collector current of the transistor Q3 is the collector current of the transistor Q6 minus the collector current of the transistor Q2. It becomes I0.

【００５６】そして、差動接続されたトランジスタＱ３
およびＱ４のトランジスタＱ３のコレクタ電流がＩ0に
なるためには、トランジスタＱ１１のコレクタ電流が２
Ｉ0であるから、トランジスタＱ３およびＱ４のベース
電圧が等しくならなければならず、トランジスタＱ５の
エミッタの直流電圧は定電圧源３２の電圧に固定される
ので、この電圧を動作点として負帰還増幅回路３６が正
常に動作する。The differentially connected transistor Q3
And the collector current of the transistor Q3 of Q4 becomes I0, the collector current of the transistor Q11 becomes 2
Since it is I0, the base voltages of the transistors Q3 and Q4 must be equal, and the DC voltage of the emitter of the transistor Q5 is fixed to the voltage of the constant voltage source 32. 36 works normally.

【００５７】図１に戻って、ＡＰＦ１４によって位相を
遅らせた信号と、９０°位相器２８によって９０°位相
を遅らせた信号とが、位相比較器４０に与えられる。位
相比較器４０はたとえば図６に示すように構成され、図
７に示すように動作する。Returning to FIG. 1, the signal whose phase is delayed by the APF 14 and the signal whose phase is delayed by 90 ° by the 90 ° phase shifter 28 are given to the phase comparator 40. The phase comparator 40 is configured, for example, as shown in FIG. 6 and operates as shown in FIG.

【００５８】すなわち、図６に示す入力端４２および４
４には、図７（Ａ）に示すような信号が入力され、入力
端４６および４８には、図７（Ｂ）に示すような信号が
入力される。That is, the input terminals 42 and 4 shown in FIG.
A signal as shown in FIG. 7 (A) is input to 4 and a signal as shown in FIG. 7 (B) is input to input terminals 46 and 48.

【００５９】両信号が同相の場合、正の周期ではトラン
ジスタＱ２１およびＱ２５がオンし、かつ負の周期では
トランジスタＱ２３およびＱ２６がオンする。したがっ
て、出力端Ａにおける電圧は図７（Ｃ）に示すように負
方向に半周期毎に脈動し、出力端Ｂにおける電圧は図７
（Ｄ）に示すように定電圧となる。そのため、出力端Ａ
およびＢから取り出されるこの位相比較器４０の出力
は、図７（Ｃ）と図７（Ｄ）との差となり、図７（Ｅ）
に示すようになる。したがって、この位相比較器４０の
出力を受けるローパスフィルタ（以下、「ＬＰＦ」と略
す）４２からは、図７（Ｆ）に示すように、両信号が同
相のときには負の電圧信号を出力する。When both signals are in phase, the transistors Q21 and Q25 are turned on in the positive cycle, and the transistors Q23 and Q26 are turned on in the negative cycle. Therefore, the voltage at the output end A pulsates in the negative direction every half cycle as shown in FIG. 7C, and the voltage at the output end B becomes as shown in FIG.
As shown in (D), the voltage is constant. Therefore, the output end A
The output of the phase comparator 40 taken out from B and B becomes the difference between FIG. 7C and FIG.
As shown in. Therefore, as shown in FIG. 7 (F), a low-pass filter (hereinafter abbreviated as “LPF”) 42 that receives the output of the phase comparator 40 outputs a negative voltage signal when both signals are in phase.

【００６０】両信号が逆相の場合、入力端４２および４
４からの信号が正の周期ではトランジスタＱ２４および
Ｑ２６がオンし、かつその信号が負の周期ではトランジ
スタＱ２２およびＱ２５がオンする。If both signals are in opposite phase, the inputs 42 and 4
When the signal from 4 is a positive cycle, the transistors Q24 and Q26 are turned on, and when the signal is a negative cycle, the transistors Q22 and Q25 are turned on.

【００６１】したがって、出力端Ａにおける電圧は図７
（Ｃ）に示すように一定となり、出力端Ｂにおける電圧
は図７（Ｄ）に示すように負方向に半周期毎に脈動す
る。そのため、出力端ＡおよびＢから取り出されるこの
位相比較器４０の出力は、図７（Ｃ）と図７（Ｄ）との
差となり、図７（Ｅ）に示すようになる。Therefore, the voltage at the output terminal A is as shown in FIG.
It becomes constant as shown in FIG. 7C, and the voltage at the output end B pulsates in the negative direction every half cycle as shown in FIG. 7D. Therefore, the output of the phase comparator 40 extracted from the output terminals A and B is the difference between FIG. 7C and FIG. 7D, and is as shown in FIG. 7E.

【００６２】この結果、ＬＰＦ４２は、図７（Ｆ）に示
すように、両信号が逆相のときには正の電圧信号を出力
する。As a result, the LPF 42 outputs a positive voltage signal when both signals have opposite phases, as shown in FIG. 7 (F).

【００６３】両信号が９０°の位相差を有する場合に
は、図７（Ａ）に示す入力端４２および４４からの信号
の前半周期の前半ではトランジスタＱ２１およびＱ２５
がオンし、後半ではトランジスタＱ２４およびＱ２６が
オンする。また、入力端４２および４４からの信号の後
半周期の前半ではトランジスタＱ２３およびＱ２６がオ
ンし、後半ではトランジスタＱ２２およびＱ２５がオン
する。When both signals have a phase difference of 90 °, transistors Q21 and Q25 are provided in the first half of the first half cycle of the signals from the input terminals 42 and 44 shown in FIG. 7A.
Turns on, and in the latter half, the transistors Q24 and Q26 turn on. Further, the transistors Q23 and Q26 are turned on in the first half of the second half cycle of the signals from the input terminals 42 and 44, and the transistors Q22 and Q25 are turned on in the second half.

【００６４】したがって、出力端Ａにおける電圧は図７
（Ｃ）に示すように各半周期の前半にのみ負方向電圧と
なり、出力端Ｂにおける電圧は図７（Ｄ）に示すように
各半周器の後半にのみ負方向電圧として出現する。Therefore, the voltage at the output terminal A is as shown in FIG.
As shown in FIG. 7C, the voltage becomes negative only in the first half of each half cycle, and the voltage at the output terminal B appears as negative voltage only in the latter half of each half divider as shown in FIG. 7D.

【００６５】この結果、出力端ＡおよびＢから取り出さ
れるこの位相比較器４０の出力は、図７（Ｅ）に示すよ
うになり、ＬＰＦ４２は、図７（Ｆ）に示すように、両
信号が９０°位相差を有するときにはほぼゼロの電圧信
号を出力する。As a result, the output of the phase comparator 40 extracted from the output terminals A and B becomes as shown in FIG. 7 (E), and the LPF 42 outputs both signals as shown in FIG. 7 (F). When it has a 90 ° phase difference, it outputs a voltage signal of almost zero.

【００６６】このようにして、位相比較器４０に入力さ
れる２つの信号の位相差が９０°のときは、ＬＰＦ４２
からはほぼゼロの電圧信号が出力される。２つの信号の
位相差が９０°からずれている場合には、そのずれ量に
応じた正または負の電圧信号がＬＰＦ４２から出力され
る。In this way, when the phase difference between the two signals input to the phase comparator 40 is 90 °, the LPF 42
Outputs a voltage signal of almost zero. When the phase difference between the two signals deviates from 90 °, the LPF 42 outputs a positive or negative voltage signal corresponding to the amount of deviation.

【００６７】すなわち、位相比較器４０およびＬＰＦ４
２では、ＡＰＦ１４の入出力を位相比較して、位相−電
圧（Phase-Volt.）変換する。That is, the phase comparator 40 and the LPF 4
In 2, the input and output of the APF 14 are phase-compared and phase-voltage (Phase-Volt.) Conversion is performed.

【００６８】また、位相比較器４０からの図７（Ｆ）に
示すような制御信号は、キャリブレーション用に設けら
れたＬＰＦ４４を介してＡＰＦ１４にフィードバックさ
れる。ただし、ＬＰＦ４４は、バースト期間中には電圧
信号を出力することなく保持する。The control signal from the phase comparator 40 as shown in FIG. 7 (F) is fed back to the APF 14 via the LPF 44 provided for calibration. However, the LPF 44 holds the voltage signal without outputting it during the burst period.

【００６９】このように、位相比較器４０からの出力を
ＬＰＦ４４を介してＡＰＦ１４にフィードバックするこ
とによって、ＡＰＦ１４の位相遅延動作を安定化でき
る。つまり、バースト期間以外の期間に４．４３ＭＨZ
の周波数信号をＡＰＦ１４に与えることによって、ＡＰ
Ｆ１４の中心周波数が４．４３ＭＨZと一致するように
自動調整され、ＡＰＦ１４に４．４３ＭＨZのサブキャ
リア周波数を有するカラー信号が与えられたとき、入出
力位相差が常に−１８０°となるように位相管理して、
中心周波数調整が行われる。By thus feeding back the output from the phase comparator 40 to the APF 14 via the LPF 44, the phase delay operation of the APF 14 can be stabilized. In other words, 4.43 MHz in the period other than the burst period
Of the frequency signal of
The center frequency of F14 is automatically adjusted to match 4.43MHZ, and when the color signal having the subcarrier frequency of 4.43MHZ is given to APF14, the input / output phase difference is always -180 °. Manage
Center frequency adjustment is performed.

【００７０】この結果、位相比較器４０は、バースト期
間ではテレビ信号判別用として動作し、バースト期間以
外の期間ではＡＰＦ１４の中心周波数の自動調整用とし
て動作する。As a result, the phase comparator 40 operates for television signal discrimination during the burst period and operates for automatic adjustment of the center frequency of the APF 14 during periods other than the burst period.

【００７１】そして、ＬＰＦ４２からの電圧信号は、同
一特性のサンプルホールド回路５５と５６に与えられ
る。サンプルホールド回路５５と５６は、互いに１Ｈず
れた２Ｈ周期のバーストゲートパルスを用いて、バース
ト期間のＬＰＦ４４からの電圧信号を２Ｈ期間ホールド
する。Then, the voltage signal from the LPF 42 is given to the sample hold circuits 55 and 56 having the same characteristics. The sample and hold circuits 55 and 56 hold the voltage signal from the LPF 44 in the burst period for 2H period by using the burst gate pulse of 2H period which is shifted by 1H from each other.

【００７２】ここで、サンプルホールド回路はたとえば
図１０に示すように構成される。Here, the sample hold circuit is constructed as shown in FIG. 10, for example.

【００７３】今、ｅin＞ｅoutのとき、ホールド用コン
デンサＣ５には、Ｑ３７エミッタからＲ２４、Ｃ５の電
流ｉｃが流れ込み、Ｃ５は充電されてｅoutは上昇す
る。この場合の充電定数τCはＲ２４・ Ｃ５（ｓｅ
ｃ）となる。When ein> eout, the current ic of R24 and C5 flows from the Q37 emitter into the hold capacitor C5, C5 is charged, and eout rises. The charging constant τ C in this case is R24 · C5 (se
c).

【００７４】次に、ｅin＜ｅoutのとき、Ｃ５からＲ２
５、Ｑ３８へと電流が流れ、Ｃ５は放電されて、ｅout
は下がる。この場合の放電時定数はＲ２５・Ｃ５（ｓｅ
ｃ）となる。ここで、放電時定数を充電時定数より長く
設定しておけば、所望のピークホールド回路が実現でき
る。Next, when ein <eout, C5 to R2
5, current flows to Q38, C5 is discharged, and eout
Goes down. The discharge time constant in this case is R25.C5 (se
c). Here, if the discharge time constant is set longer than the charge time constant, a desired peak hold circuit can be realized.

【００７５】図１に戻って、サンプルホールド回路５５
および５６で出力された信号は、マルチプレクサ５７お
よび５８で、１Ｈ毎に交差に出力される。マルチプレク
サ５７と５８の出力は常に、相反するサンプルホールド
出力信号をセレクトするように、制御信号ＣＮＴ４でコ
ントロールされる。マルチプレクサ５７および５８から
の信号は、位相比較器５０に与えられ、この位相比較器
５０は位相比較期４０と同様に構成される。そして、位
相比較器５０では、２つの信号の位相差が１８０°であ
れば、ハイレベルの信号を出力し、同相であれば、ロー
レベルの信号を出力する。Returning to FIG. 1, the sample hold circuit 55.
The signals output at and 56 are output at the intersections every 1H at multiplexers 57 and 58. The outputs of the multiplexers 57 and 58 are always controlled by the control signal CNT4 so as to select the opposite sample-hold output signals. The signals from the multiplexers 57 and 58 are applied to the phase comparator 50, which is constructed similarly to the phase comparison period 40. Then, the phase comparator 50 outputs a high-level signal when the phase difference between the two signals is 180 °, and outputs a low-level signal when they are in phase.

【００７６】位相比較器５０には、たとえば、ＳＥＣＡ
Ｍ方式では、１８０°の位相差の信号が入力され、ＰＡ
Ｌ方式およびＮＴＳＣ方式では、基本的には、直流のみ
（交流成分は０）が入力される。白黒ノイズでは、ラン
ダムな位相差で２信号が入力されるので、位相比較器５
０は、それぞれ異なったレベルの信号を出力する。そし
て、この信号はＬＰＦ５２によってその信号のレベルに
応じたレベルを有する電圧信号に変換される。この電圧
信号はヒステリシス特性を有するコンパレータ５４に与
えられ、基準電圧Ｖrefと比較される。ＬＰＦ５２から
の電圧信号が基準電圧Ｖrefより大きければ「ハイレベ
ル」、小さければ「ローレベル」の２値のいずれかの判
別信号がコンパレータ５４からＴＴＬレベルで出力され
る。この判別信号によって、テレビジョン方式がＳＥＣ
ＡＭ方式であるか否かを判別できる。The phase comparator 50 includes, for example, SECA.
In the M method, a signal with a phase difference of 180 ° is input and PA
In the L system and the NTSC system, basically only direct current (AC component is 0) is input. For black and white noise, two signals are input with a random phase difference, so the phase comparator 5
0 outputs signals of different levels. Then, this signal is converted by the LPF 52 into a voltage signal having a level according to the level of the signal. This voltage signal is given to the comparator 54 having a hysteresis characteristic and compared with the reference voltage Vref. When the voltage signal from the LPF 52 is larger than the reference voltage Vref, the comparator 54 outputs a binary determination signal of either "high level" or "low level" at the TTL level. According to this discrimination signal, the television system is SEC
It is possible to determine whether or not it is the AM method.

【００７７】ここで、このようなテレビ信号判別回路１
０のＳＥＣＡＭ方式とＰＡＬ方式との判別動作を、図８
および図９を参照して説明する。Here, such a television signal discrimination circuit 1
8 shows the discrimination operation between the SECAM method and the PAL method.
And it demonstrates with reference to FIG.

【００７８】まず、ＳＥＣＡＭ方式の場合には、各部の
動作波形は図８のようになる。First, in the case of the SECAM system, the operation waveform of each part is as shown in FIG.

【００７９】マルチプレクサ１２からは、図８（Ａ）に
示すような信号が出力される。マルチプレクサ１２は、
バースト期間にはカラー信号のサブキャリア周波数を抽
出するためのカラーバースト信号を出力する。このカラ
ーバースト信号を出力することによって、１ライン毎に
４.２５ＭＨZと４.４１ＭＨZとのサブキャリア周波数が
交互に抽出される。そして、マルチプレクサ１２は、バ
ースト期間以外の期間には周波数信号ｆscを出力する。
この実施例では、ｆscは、４.４３ＭＨZに設定されてい
る。A signal as shown in FIG. 8A is output from the multiplexer 12. The multiplexer 12 is
During the burst period, a color burst signal for extracting the subcarrier frequency of the color signal is output. By outputting this color burst signal, the subcarrier frequencies of 4.25 MHz and 4.41 MHz are alternately extracted for each line. Then, the multiplexer 12 outputs the frequency signal fsc during the period other than the burst period.
In this example, fsc is set to 4.43 MHz.

【００８０】なお、バーストゲートパルス（ＢＧＰ）は
図８（Ｈ）に示される。そして、ＬＰＦ４２からは、図
８（Ｂ）に示すような電圧信号が出力される。この電圧
信号は、基準となる４.４３ＭＨZの周波数を、サブキャ
リア周波数との差が大きくなるほど、大振幅として表さ
れ、カラー信号のサブキャリア周波数が４.２５ＭＨZの
場合には大きく、４.４１ＭＨZの場合には小さくなり、
１ライン毎に２種類のレベルの電圧信号が繰り返し出力
される。The burst gate pulse (BGP) is shown in FIG. Then, a voltage signal as shown in FIG. 8B is output from the LPF 42. This voltage signal is expressed as a larger amplitude at a reference frequency of 4.43 MHz as the difference with the subcarrier frequency becomes larger, and becomes larger when the subcarrier frequency of the color signal is 4.25 MHz and 4.41 MHz. In case of
Voltage signals of two types of levels are repeatedly output for each line.

【００８１】この電圧信号が入力されるサンプルホール
ド回路５５、５６からは、各々図８（Ｃ）、（Ｄ）に示
すような波形が出力される。ここで、サンプルホールド
回路５５は、図８（Ｉ）に示すＣＮＴ２パルスで制御さ
れる。また、サンプルホールド回路５５の時定数は数１
０Ｈ程度と長く設定しているため、本回路５５から出力
される信号は、現ラインの電圧信号〔図８（Ｂ）〕を含
めて、過去の数１０Ｈの平均的なピークレベルとなる。
即ち、仮にノイズ等の影響により図８（Ｂ）のｖ3が０
となっても、図８（Ｃ）は影響されることはない。The waveforms as shown in FIGS. 8C and 8D are output from the sample hold circuits 55 and 56 to which this voltage signal is input. Here, the sample hold circuit 55 is controlled by the CNT2 pulse shown in FIG. Further, the time constant of the sample hold circuit 55 is the equation 1
Since it is set as long as about 0H, the signal output from the circuit 55 has an average peak level of several tens of hours in the past, including the voltage signal of the current line [FIG. 8 (B)].
That is, if v3 in FIG.
However, FIG. 8C is not affected.

【００８２】一方、サンプルホールド回路５６は、図８
（Ｊ）に示すＣＮＴ３パルスで制御される。それ以外の
動作はサンプルホールド回路５５と同じである。On the other hand, the sample and hold circuit 56 is shown in FIG.
It is controlled by the CNT3 pulse shown in (J). The other operations are the same as those of the sample hold circuit 55.

【００８３】そして、図８（Ｃ）、（Ｄ）で示される信
号がマルチプレクサ５７および５８に入力される。Then, the signals shown in FIGS. 8C and 8D are input to the multiplexers 57 and 58.

【００８４】マルチプレクサ５７は、制御信号ＣＮＴ４
〔図８（Ｋ）〕がＬow時に（Ｃ）信号をセレクトし、Ｃ
ＮＴ４がＨigh時には（Ｄ）信号をセレクトするように
動作する。一方、マルチプレクサ５８は、マルチプレク
サ５７とは逆に、ＣＮＴ４がＬow時には（Ｄ）信号を、
Ｈigh時には（Ｃ）信号を出力するように動作する。The multiplexer 57 controls the control signal CNT4.
When [Fig. 8 (K)] is Low, the (C) signal is selected, and C
When NT4 is High, it operates to select the (D) signal. On the other hand, the multiplexer 58, contrary to the multiplexer 57, outputs the (D) signal when the CNT4 is Low.
At the time of High, it operates so as to output the (C) signal.

【００８５】このマルチプレクサ５７および５８の出力
波形を図８（Ｅ）および（Ｆ）に示す。Output waveforms of the multiplexers 57 and 58 are shown in FIGS. 8 (E) and 8 (F).

【００８６】ここで、図８（Ｅ）、（Ｆ）は１ライン毎
に「ハイレベル」と「ローレベル」とを交互に繰り返
し、かつ位相差が１８０°である。これはＳＥＣＡＭ方
式にかぎり、２種類のサブキャリア周波数が１ライン毎
に交互に出力されることに起因するものである。Here, in FIGS. 8E and 8F, "high level" and "low level" are alternately repeated for each line, and the phase difference is 180 °. This is because only in the SECAM system, two types of subcarrier frequencies are alternately output for each line.

【００８７】一方、ＰＡＬ方式の場合には、各部の動作
波形は図９に示す波形図となる。On the other hand, in the case of the PAL system, the operation waveform of each part is as shown in FIG.

【００８８】ＰＡＬ方式の場合には、ＳＥＣＡＭと違っ
て、カラーサブキャリア周波数は全ライン同じなので、
図９（Ｂ）に示す如く、ＬＰＦ４２の出力信号にレベル
差は生じない。In the case of the PAL system, unlike SECAM, the color subcarrier frequency is the same for all lines.
As shown in FIG. 9B, there is no level difference in the output signal of the LPF 42.

【００８９】したがって、図８（Ｃ）、（Ｄ）に示す如
く、サンプルホールド回路５５、および５６の出力信号
も等しくなり、これをマルチプレクサ５７および５８に
て１Ｈ毎に交互にセレクトしても、マルチプレクサ５
７、５８からの出力は、ＳＥＣＡＭの場合のように１Ｈ
毎のレベル差は生じず、図９（Ｅ）、（Ｆ）に示す如
く、一定レベルの直流信号が出力されるのみとなる。Therefore, as shown in FIGS. 8C and 8D, the output signals of the sample and hold circuits 55 and 56 become equal, and even if they are alternately selected by the multiplexers 57 and 58 every 1H. Multiplexer 5
The output from 7,58 is 1H as in SECAM.
There is no level difference for each, and only a constant level DC signal is output as shown in FIGS.

【００９０】この結果、上述の位相比較器５０の２つの
入力信号〔図９（Ｅ）、（Ｆ）〕は、図９（Ｇ）に示す
如く、一定レベルの信号のため、位相比較器５０からの
出力信号は０となる。As a result, since the two input signals [FIGS. 9 (E) and (F)] of the above-mentioned phase comparator 50 are constant level signals as shown in FIG. 9 (G), the phase comparator 50 The output signal from is 0.

【００９１】また、図８（Ｇ）および図９（Ｇ）に示す
電圧信号から分かるように、ＳＥＣＡＭ方式およびＰＡ
Ｌ方式の各々の電圧信号は異なるため、コンパレータ５
４からの判別信号は、ＳＥＣＡＭ方式ではハイレベル、
ＰＡＬ方式ではローレベルとそれぞれ異なった信号とし
て出力され、両方式を判別できる。As can be seen from the voltage signals shown in FIGS. 8G and 9G, the SECAM system and PA
Since each voltage signal of the L system is different, the comparator 5
The discrimination signal from 4 is a high level in the SECAM system,
In the PAL system, signals different from the low level are output, and both types can be discriminated.

【００９２】なお、図１に示す実施例において、９０°
位相器２８はＡＰＦ１４とマルチプレクサ１２との間に
介挿されてもよく、またＡＰＦ１４と位相比較器４０と
の間に介挿されてもよい。また、位相比較器４０の２つ
の入力は、ＡＰＦ１４のｆ0調整時には図１のように入
力し、信号判別時（ＢＧＰ期間）には、位相比較器４０
の２入力をＡＰＦ１４の入出力部から供給してもよい。In the embodiment shown in FIG. 1, 90 °
The phase shifter 28 may be interposed between the APF 14 and the multiplexer 12, and may be interposed between the APF 14 and the phase comparator 40. Further, the two inputs of the phase comparator 40 are input as shown in FIG. 1 when the f0 of the APF 14 is adjusted, and the phase comparator 40 is input during the signal discrimination (BGP period).
2 inputs may be supplied from the input / output unit of the APF 14.

【００９３】次に、ノイズ、クロストークの多いＰＡＬ
信号が入力されたときの動作について、図１２を用い
て、従来技術である図１１と本発明の実施例である図１
を比較しながら説明する。Next, PAL with a lot of noise and crosstalk
Regarding the operation when a signal is input, FIG. 11 showing a conventional technique and FIG. 1 showing an embodiment of the present invention will be described with reference to FIG.
Will be explained while comparing.

【００９４】ここで、図１２（Ａ）はノイズのない場合
のＰＡＬ信号が入力されたときのＬＰＦ４２の出力波形
である。この場合、ライン毎のレベルさはほとんどない
ので、従来技術、開発技術ともに正常に判別する。Here, FIG. 12A shows the output waveform of the LPF 42 when the PAL signal in the case of no noise is input. In this case, since there is almost no level for each line, both the conventional technology and the developed technology are normally discriminated.

【００９５】また、図１２（Ｂ）はノイズが多い場合の
ＰＡＬ信号が入力されたときのＬＰＦ４２の出力波形で
ある。FIG. 12B shows the output waveform of the LPF 42 when the PAL signal is input when there is a lot of noise.

【００９６】信号中にノイズが多く含まれている場合、
図１２（Ａ）と違ってライン毎にバースト周波数検出出
力にレベル差が生じる。図１２（Ｂ）のような信号にお
いて、従来技術の各部波形は（Ｃ）〜（Ｆ）となる。When the signal contains a lot of noise,
Unlike FIG. 12A, a level difference occurs in the burst frequency detection output for each line. In the signal as shown in FIG. 12 (B), the waveforms at each part of the prior art are (C) to (F).

【００９７】これから判るように、図１１の位相比較器
５０の２つの入力信号に該当する（Ｃ）および（Ｄ）信
号の位相差は、タイミングによって１８０°となってし
まう場合があり、そのため、図１２（Ｅ）に示す如く、
ＬＰＦ５２の出力レベルが上昇して、コンバータのスレ
ッショルドレベルＶrefを越えると、判別出力はＳＥＣ
ＡＭに切換わってしまう。As can be seen from the above, the phase difference between the (C) and (D) signals corresponding to the two input signals of the phase comparator 50 of FIG. 11 may be 180 ° depending on the timing, so that As shown in FIG. 12 (E),
When the output level of the LPF 52 rises and exceeds the converter threshold level Vref, the determination output is SEC.
Switch to AM.

【００９８】一方、開発技術の場合には、各部波形は図
１２（Ｇ）〜（Ｊ）のようになる。On the other hand, in the case of the developed technology, the waveforms at each part are as shown in FIGS.

【００９９】図１２（Ｇ）は図１のＳ＆Ｈ５５の出力波
形を示しており、図１２（Ｂ）において、奇数ラインの
信号のピークを平均化したものである。FIG. 12 (G) shows the output waveform of the S & H 55 of FIG. 1, and is an average of the peaks of the signals of the odd lines in FIG. 12 (B).

【０１００】図１２（Ｈ）は図１のＳ＆Ｈ５６の出力波
形を示しており、図１２（Ｂ）において偶数ラインの信
号のピークを平均化したものである。FIG. 12 (H) shows the output waveform of the S & H 56 of FIG. 1, which is obtained by averaging the signal peaks of the even lines in FIG. 12 (B).

【０１０１】図１２（Ｇ）、（Ｈ）波形を見て判るよう
に、図１のサンプルホールド回路５５、５６は数１０Ｈ
分のＬＰＦ４２の出力信号のピークを平均化したレベル
を出力するように、時定数を長くしているので、数Ｈ程
度のＬＰＦ４２の出力レベルの揺れに対する影響は非常
に小さい。したがって、ＬＰＦ５２の出力レベルはＶre
fを越えないので、コンパレータ５４の出力は安定して
「ローレベル」となり、正常な判別信号が得られない。As can be seen from the waveforms shown in FIGS. 12G and 12H, the sample hold circuits 55 and 56 shown in FIG.
Since the time constant is lengthened so as to output a level obtained by averaging the peaks of the output signal of the LPF 42 for a minute, the influence on the fluctuation of the output level of the LPF 42 of about several H is very small. Therefore, the output level of the LPF 52 is Vre
Since it does not exceed f, the output of the comparator 54 becomes stable at "low level", and a normal discrimination signal cannot be obtained.

【０１０２】[0102]

【発明の効果】本発明はサブキャリア周波数に応じた電
圧信号に対して、比較的長い時定数を有し、かつ充電時
定数に比べて放電時定数を大きくして前記電圧信号のピ
ーク値をホールドするようなサンプルホールド手段を設
けた。これによりノイズ、クロストークの影響を小さく
できる。また、同一特性のサンプルホールド手段を２つ
有することにより、ＳＥＣＡＭのように１Ｈ毎に電圧信
号レベルの大きく違う場合にも、時定数を短くしなくて
も判別感度が劣下することはない。The present invention has a relatively long time constant for a voltage signal corresponding to a subcarrier frequency, and makes the discharge time constant larger than the charging time constant to increase the peak value of the voltage signal. A sample hold means for holding is provided. This can reduce the influence of noise and crosstalk. Further, by having two sample and hold means having the same characteristics, even if the voltage signal level greatly differs for each 1H as in SECAM, the discrimination sensitivity does not deteriorate even if the time constant is not shortened.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の１実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図２】本実施例に用いられるＡＰＦの一例を示す回路
図である。FIG. 2 is a circuit diagram showing an example of an APF used in this embodiment.

【図３】図２に示すＡＰＦに用いられるジャイレータの
一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a gyrator used in the APF shown in FIG.

【図４】図２に示すＡＰＦの周波数一移相量特性を示す
回路図である。FIG. 4 is a circuit diagram showing a frequency-phase shift amount characteristic of the APF shown in FIG.

【図５】本実施例に用いられる９０°移相器の一例を示
す回路図である。FIG. 5 is a circuit diagram showing an example of a 90 ° phase shifter used in this embodiment.

【図６】本実施例に用いられる位相比較器の一例を示す
回路図である。FIG. 6 is a circuit diagram showing an example of a phase comparator used in this embodiment.

【図７】図６に示す位相比較器の動作波形図である。7 is an operation waveform diagram of the phase comparator shown in FIG.

【図８】本実施例におけるＳＥＣＡＭ方式での各部の動
作波形図である。FIG. 8 is an operation waveform diagram of each unit in the SECAM method in the present embodiment.

【図９】本実施例におけるＰＡＬ方式での各部の動作波
形図である。FIG. 9 is an operation waveform diagram of each part in the PAL system in the present embodiment.

【図１０】本実施例に用いられるサンプルホールド回路
の一例を示す回路図である。FIG. 10 is a circuit diagram showing an example of a sample hold circuit used in this embodiment.

【図１１】従来技術を示すブロック図である。FIG. 11 is a block diagram showing a conventional technique.

【図１２】従来技術と本発明とのノイズ大のＰＡＬ信号
入力時の動作比較図である。FIG. 12 is an operation comparison diagram when a PAL signal with a large amount of noise is input between the related art and the present invention.

【符号の説明】[Explanation of symbols]

１０ テレビ信号判別回路 １２ マルチプレクサ １４ ＡＰＦ ２８ ９０°移相器 ４０ 位相比較器 ４２ ＬＰＦ ４４ ＬＰＦ ４６ サンプルホールド回路 ４８ １Ｈ遅延回路 ５０ 位相比較器 ５２ ＬＰＦ ５５ サンプルホールド回路 ５６ サンプルホールド回路 ５７ マルチプレクサ ５８ マルチプレクサ 10 TV signal discrimination circuit 12 multiplexer 14 APF 28 90 ° phase shifter 40 phase comparator 42 LPF 44 LPF 46 sample hold circuit 48 1H delay circuit 50 phase comparator 52 LPF 55 sample hold circuit 56 sample hold circuit 57 multiplexer 58 multiplexer

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 入力カラー信号のサブキャリア周波数に
応じたレベルの電圧信号を出力する電圧信号出力手段、 前記電圧信号を入力信号とする第１、第２のサンプルホ
ールド手段、 前記第１、第２のサンプルホールド手段の出力信号を１
ライン毎に交互に取り出す第１、第２の切換手段、およ
び、 前記第１、第２の切換手段からの信号に基づいて判別信
号を出力する判別信号出力手段を備える、テレビ信号判
別回路。1. A voltage signal output means for outputting a voltage signal of a level according to a subcarrier frequency of an input color signal, first and second sample and hold means for using the voltage signal as an input signal, the first, second The output signal of the sample and hold means of 2 is 1
A television signal discriminating circuit comprising: first and second switching means for alternately taking out line by line; and discrimination signal output means for outputting a discrimination signal based on signals from the first and second switching means. 【請求項２】 前記電圧信号手段は、サブキャリア周波
数を位相を表す信号として出力する第１手段、および前
記位相を表す信号を電圧信号に変換する第２手段を含
む、請求項１記載のテレビ信号判別回路。2. The television according to claim 1, wherein the voltage signal means includes first means for outputting a subcarrier frequency as a signal representing a phase, and second means for converting the signal representing the phase into a voltage signal. Signal discrimination circuit. 【請求項３】 前記第１、第２のサンプルホールド手段
は、前記電圧信号のピーク値の平均レベルを出力する同
一特性のサンプルホールド手段であって、前記第１、第
２のサンプルホールド手段に供給されるコントロールパ
ルスは互いに１水平走査期間（１Ｈ）ずれた２水平走査
期間（２Ｈ）間隔のパルス信号であることを含む、請求
項１記載のテレビ信号判別回路。3. The first and second sample and hold means are the sample and hold means of the same characteristic which outputs the average level of the peak value of the voltage signal, and the first and second sample and hold means are the same. 2. The television signal discriminating circuit according to claim 1, wherein the supplied control pulse is a pulse signal at intervals of two horizontal scanning periods (2H), which are offset by one horizontal scanning period (1H) from each other. 【請求項４】 前記第１、第２の切換手段は、前記第
１、第２のサンプルホールド手段からの出力信号を１水
平走査期間（１Ｈ）毎に交互に取り出す切換手段であ
り、かつ前記第１、第２の切換手段の出力信号は、互い
に異なったサンプルホールド手段からの信号であること
を含む、請求項１記載のテレビ信号判別回路。4. The first and second switching means are switching means for alternately taking out the output signals from the first and second sample and hold means every one horizontal scanning period (1H), and The television signal discrimination circuit according to claim 1, wherein the output signals of the first and second switching means include signals from different sample and hold means.