JPH07153951A - 複合型半導体素子およびその製造方法 - Google Patents
複合型半導体素子およびその製造方法Info
- Publication number
- JPH07153951A JPH07153951A JP5301463A JP30146393A JPH07153951A JP H07153951 A JPH07153951 A JP H07153951A JP 5301463 A JP5301463 A JP 5301463A JP 30146393 A JP30146393 A JP 30146393A JP H07153951 A JPH07153951 A JP H07153951A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- conductivity type
- conductivity
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000002131 composite material Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 1チップ内にIGBTとMOSFETを共存
させることによって幅広い周波数変化に対応できる複合
型半導体素子を提供する。 【構成】 IGBTのコレクタ領域(P+ シリコン基板
1)をバッファ領域(N + 層2)に到達する深さまで部
分的に除去し、IGBTのコレクタ面およびN+層2の
露出面2aに電極用金属膜9を形成する。N+ 層2の露
出面2a上はMOSFETとなり、このMOSFETの
寄生ダイオード10がIGBTのコレクタ・エミッタ間
に形成されることになる。
させることによって幅広い周波数変化に対応できる複合
型半導体素子を提供する。 【構成】 IGBTのコレクタ領域(P+ シリコン基板
1)をバッファ領域(N + 層2)に到達する深さまで部
分的に除去し、IGBTのコレクタ面およびN+層2の
露出面2aに電極用金属膜9を形成する。N+ 層2の露
出面2a上はMOSFETとなり、このMOSFETの
寄生ダイオード10がIGBTのコレクタ・エミッタ間
に形成されることになる。
Description
【0001】
【産業上の利用分野】この発明は、高耐圧、大電流を扱
う電力用トランジスタ特に絶縁ゲート型バイポーラトラ
ンジスタ(以下、本文では「IGBT」と略す)とMO
S型電界効果トランジスタ(以下、本文では「MOSF
ET」と略す)を含む複合型半導体素子およびその製造
方法に関する。
う電力用トランジスタ特に絶縁ゲート型バイポーラトラ
ンジスタ(以下、本文では「IGBT」と略す)とMO
S型電界効果トランジスタ(以下、本文では「MOSF
ET」と略す)を含む複合型半導体素子およびその製造
方法に関する。
【0002】
【従来の技術】従来の高耐圧、大電流用のIGBTとM
OSFETの典型的な構造と等価回路を図5(a)
(b)および図6(a)(b)に示す。図5,図6にお
いて、1はP+ シリコン基板、2はN+ 領域、3はN-
領域、4はP+ 領域、5はN+ 領域、6はゲート酸化
膜、7はポリシリコン膜、8はアルミニウム膜からなる
電極、9は電極用の金属膜である。
OSFETの典型的な構造と等価回路を図5(a)
(b)および図6(a)(b)に示す。図5,図6にお
いて、1はP+ シリコン基板、2はN+ 領域、3はN-
領域、4はP+ 領域、5はN+ 領域、6はゲート酸化
膜、7はポリシリコン膜、8はアルミニウム膜からなる
電極、9は電極用の金属膜である。
【0003】図5に示すIGBTと図6に示すMOSF
ETとの構造上の違いは、IGBTはコレクタ領域とし
てP+ 領域(P+ シリコン基板1)を有していることで
あり、そのためにIGBTの出力段はバイポーラモード
となることである。
ETとの構造上の違いは、IGBTはコレクタ領域とし
てP+ 領域(P+ シリコン基板1)を有していることで
あり、そのためにIGBTの出力段はバイポーラモード
となることである。
【0004】
【発明が解決しようとする課題】そのため、電子機器に
用いる際、特に周波数特性に留意して、低速タイプには
IGBTを用い、また高速タイプにはMOSFETを用
いるというように使い分けなければならなかった。ま
た、IGBTをモータ駆動用として用いる際には、還流
用ダイオードとして高速ダイオードをIGBTのコレク
タ・エミッタ間に外付けする必要があった。
用いる際、特に周波数特性に留意して、低速タイプには
IGBTを用い、また高速タイプにはMOSFETを用
いるというように使い分けなければならなかった。ま
た、IGBTをモータ駆動用として用いる際には、還流
用ダイオードとして高速ダイオードをIGBTのコレク
タ・エミッタ間に外付けする必要があった。
【0005】この発明の第1の目的は、種々の電子機器
の仕様に対応させるために、1チップ内にIGBTとM
OSFETを共存させることによって幅広い周波数変化
に対応できる複合型半導体素子およびその製造方法を提
供することである。また、この発明の第2の目的は、I
GBTのコレクタ・エミッタ間に寄生の高速ダイオード
を形成した複合型半導体素子およびその製造方法を提供
することである。
の仕様に対応させるために、1チップ内にIGBTとM
OSFETを共存させることによって幅広い周波数変化
に対応できる複合型半導体素子およびその製造方法を提
供することである。また、この発明の第2の目的は、I
GBTのコレクタ・エミッタ間に寄生の高速ダイオード
を形成した複合型半導体素子およびその製造方法を提供
することである。
【0006】
【課題を解決するための手段】請求項1記載の複合型半
導体素子は、一導電型基板と、この一導電型基板の一主
面上に形成するとともに一導電型基板がわに露出面を形
成した高濃度他導電型の第1の領域と、この第1の領域
上に形成した低濃度他導電型の第2の領域と、この第2
の領域内の表面に形成した高濃度一導電型の第3の領域
と、この第3の領域内の表面に形成した高濃度他導電型
の第4の領域とを備えている。そして、第3の領域の上
部に第1の電極を設け、第3および第4の領域上に第2
の電極を設け、第1の領域の露出面および一導電型基板
に接続する共通電極を設けている。
導体素子は、一導電型基板と、この一導電型基板の一主
面上に形成するとともに一導電型基板がわに露出面を形
成した高濃度他導電型の第1の領域と、この第1の領域
上に形成した低濃度他導電型の第2の領域と、この第2
の領域内の表面に形成した高濃度一導電型の第3の領域
と、この第3の領域内の表面に形成した高濃度他導電型
の第4の領域とを備えている。そして、第3の領域の上
部に第1の電極を設け、第3および第4の領域上に第2
の電極を設け、第1の領域の露出面および一導電型基板
に接続する共通電極を設けている。
【0007】請求項2記載の複合型半導体素子は、一導
電型基板と、この一導電型基板の一主面上に形成すると
ともに一導電型基板がわに露出面を形成した高濃度他導
電型の第1の領域と、この第1の領域上に形成した低濃
度他導電型の第2の領域と、この第2の領域内の表面に
形成した高濃度一導電型の第3の領域と、この第3の領
域内の表面に形成した高濃度他導電型の第4の領域とを
備えている。そして、第3の領域の上部に第1の電極を
設け、第3および第4の領域上に第2の電極を設け、第
1の領域の露出面に接続する第3の電極を設け、一導電
型基板に接続する第4の電極を設けている。
電型基板と、この一導電型基板の一主面上に形成すると
ともに一導電型基板がわに露出面を形成した高濃度他導
電型の第1の領域と、この第1の領域上に形成した低濃
度他導電型の第2の領域と、この第2の領域内の表面に
形成した高濃度一導電型の第3の領域と、この第3の領
域内の表面に形成した高濃度他導電型の第4の領域とを
備えている。そして、第3の領域の上部に第1の電極を
設け、第3および第4の領域上に第2の電極を設け、第
1の領域の露出面に接続する第3の電極を設け、一導電
型基板に接続する第4の電極を設けている。
【0008】請求項3記載の複合型半導体素子は、一導
電型基板と、この一導電型基板の一主面上に形成すると
ともに一導電型基板がわに露出面を形成した高濃度他導
電型の第1の領域と、この第1の領域上に形成した低濃
度他導電型の第2の領域と、この第2の領域内の表面に
複数形成した高濃度一導電型の第3の領域と、この複数
の第3の領域内の表面に形成した高濃度他導電型の第4
の領域とを備えている。そして、複数の第3の領域の上
部に第1の電極を設け、複数の第3および第4の領域上
に第2の電極を設け、第1の領域の露出面に接続する第
3の電極を設け、一導電型基板に接続する第4の電極を
設けている。
電型基板と、この一導電型基板の一主面上に形成すると
ともに一導電型基板がわに露出面を形成した高濃度他導
電型の第1の領域と、この第1の領域上に形成した低濃
度他導電型の第2の領域と、この第2の領域内の表面に
複数形成した高濃度一導電型の第3の領域と、この複数
の第3の領域内の表面に形成した高濃度他導電型の第4
の領域とを備えている。そして、複数の第3の領域の上
部に第1の電極を設け、複数の第3および第4の領域上
に第2の電極を設け、第1の領域の露出面に接続する第
3の電極を設け、一導電型基板に接続する第4の電極を
設けている。
【0009】請求項4記載の複合型半導体素子の製造方
法は、一導電型基板の一主面上に高濃度他導電型の第1
の領域を形成し、この第1の領域上に低濃度他導電型の
第2の領域を形成し、この第2の領域内の表面に高濃度
一導電型の第3の領域を形成し、この第3の領域内の表
面に高濃度他導電型の第4の領域を形成する工程と、一
導電型基板の他主面から第1の領域に達するまで部分的
に除去して凹部を形成する工程と、第3の領域の上部、
第3および第4の領域上、第1の領域の露出面、および
一導電型基板の他主面に、それぞれ電極を形成する工程
とを含むことを特徴とする。
法は、一導電型基板の一主面上に高濃度他導電型の第1
の領域を形成し、この第1の領域上に低濃度他導電型の
第2の領域を形成し、この第2の領域内の表面に高濃度
一導電型の第3の領域を形成し、この第3の領域内の表
面に高濃度他導電型の第4の領域を形成する工程と、一
導電型基板の他主面から第1の領域に達するまで部分的
に除去して凹部を形成する工程と、第3の領域の上部、
第3および第4の領域上、第1の領域の露出面、および
一導電型基板の他主面に、それぞれ電極を形成する工程
とを含むことを特徴とする。
【0010】
【作用】請求項1記載の構成によれば、ゲートを共通と
するIGBTとMOSFETとが1チップ内に共存して
いる。すなわち、IGBTは、第1の電極をゲート電極
とし、第2の電極をエミッタ電極とし、共通電極をコレ
クタ電極として、一導電型基板(コレクタ),第1の領
域,第2の領域,第3の領域および第4の領域(エミッ
タ)からなる。また、MOSFETは、露出面を形成し
た第1の領域(ドレイン),第2の領域,第3の領域お
よび第4の領域(ソース)からなる。そして、第1の領
域の露出面と一導電型基板を共通電極で接続しているこ
とにより、MOSFETの寄生ダイオード(第2および
第3の領域)がIGBTのコレクタ・エミッタ間に形成
されることになる。
するIGBTとMOSFETとが1チップ内に共存して
いる。すなわち、IGBTは、第1の電極をゲート電極
とし、第2の電極をエミッタ電極とし、共通電極をコレ
クタ電極として、一導電型基板(コレクタ),第1の領
域,第2の領域,第3の領域および第4の領域(エミッ
タ)からなる。また、MOSFETは、露出面を形成し
た第1の領域(ドレイン),第2の領域,第3の領域お
よび第4の領域(ソース)からなる。そして、第1の領
域の露出面と一導電型基板を共通電極で接続しているこ
とにより、MOSFETの寄生ダイオード(第2および
第3の領域)がIGBTのコレクタ・エミッタ間に形成
されることになる。
【0011】請求項2記載の構成によれば、請求項1と
同様、ゲートを共通とするIGBTとMOSFETとが
1チップ内に共存している。そして、第1の領域の露出
面に接続した第3の電極がMOSFETのドレイン電極
となり、一導電型基板に接続した第4の電極がIGBT
のコレクタ電極となる。したがって、IGBTとMOS
FETを選択的に動作させることができる。また、第3
の電極と第4の電極を接続すれば、請求項1と同様、M
OSFETの寄生ダイオードがIGBTのコレクタ・エ
ミッタ間に形成されることになる。
同様、ゲートを共通とするIGBTとMOSFETとが
1チップ内に共存している。そして、第1の領域の露出
面に接続した第3の電極がMOSFETのドレイン電極
となり、一導電型基板に接続した第4の電極がIGBT
のコレクタ電極となる。したがって、IGBTとMOS
FETを選択的に動作させることができる。また、第3
の電極と第4の電極を接続すれば、請求項1と同様、M
OSFETの寄生ダイオードがIGBTのコレクタ・エ
ミッタ間に形成されることになる。
【0012】請求項3記載の構成によれば、第2の領域
内の表面に複数の第3の領域を形成し、この複数の第3
の領域内の表面に第4の領域を形成し、複数の第3の領
域の上部に第1の電極を設け、複数の第3および第4の
領域上に第2の電極を設けることにより、複数の第1・
第2の電極をIGBTのゲート・エミッタ電極とMOS
FETのゲート・ソース電極とに使い分けるようにして
いる。そして、第1の領域の露出面に接続した第3の電
極がMOSFETのドレイン電極となり、一導電型基板
に接続した第4の電極がIGBTのコレクタ電極とな
る。したがって、IGBTとMOSFETは1チップ内
に独立した構成となり、選択的に動作させることができ
る。また、電極間の接続の仕方により、請求項1または
請求項2と同様の動作を行うことができる。
内の表面に複数の第3の領域を形成し、この複数の第3
の領域内の表面に第4の領域を形成し、複数の第3の領
域の上部に第1の電極を設け、複数の第3および第4の
領域上に第2の電極を設けることにより、複数の第1・
第2の電極をIGBTのゲート・エミッタ電極とMOS
FETのゲート・ソース電極とに使い分けるようにして
いる。そして、第1の領域の露出面に接続した第3の電
極がMOSFETのドレイン電極となり、一導電型基板
に接続した第4の電極がIGBTのコレクタ電極とな
る。したがって、IGBTとMOSFETは1チップ内
に独立した構成となり、選択的に動作させることができ
る。また、電極間の接続の仕方により、請求項1または
請求項2と同様の動作を行うことができる。
【0013】
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図1(a)はこの発明の第1の実施例の複
合型半導体素子の模式断面図、図1(b)はその等価回
路図である。図1において、1はP+ シリコン基板(一
導電型基板)、2はN+ 領域(第1の領域)、2aは露
出面、3はN- 領域(第2の領域)、4はP+ 領域(第
3の領域)、5はN+ 領域(第4の領域)、6はゲート
酸化膜、7はポリシリコン膜、8aはアルミニウム膜か
らなるゲート電極(第1の電極)、8bはアルミニウム
膜からなるエミッタ電極(第2の電極)、9は電極用の
金属膜(共通電極)である。
ら説明する。図1(a)はこの発明の第1の実施例の複
合型半導体素子の模式断面図、図1(b)はその等価回
路図である。図1において、1はP+ シリコン基板(一
導電型基板)、2はN+ 領域(第1の領域)、2aは露
出面、3はN- 領域(第2の領域)、4はP+ 領域(第
3の領域)、5はN+ 領域(第4の領域)、6はゲート
酸化膜、7はポリシリコン膜、8aはアルミニウム膜か
らなるゲート電極(第1の電極)、8bはアルミニウム
膜からなるエミッタ電極(第2の電極)、9は電極用の
金属膜(共通電極)である。
【0014】この複合型半導体素子には、ゲートを共通
とするIGBTとMOSFETとが1チップ内に共存し
ている。すなわち、IGBTは、P+ シリコン基板1
と、N + 領域2と、N- 領域3と、P+ 領域4と、N+
領域5とからなる。また、MOSFETは、P+ シリコ
ン基板1を除去した露出面2a上のN+ 領域2と、N-
領域3と、P+ 領域4と、N+ 領域5とからなる。
とするIGBTとMOSFETとが1チップ内に共存し
ている。すなわち、IGBTは、P+ シリコン基板1
と、N + 領域2と、N- 領域3と、P+ 領域4と、N+
領域5とからなる。また、MOSFETは、P+ シリコ
ン基板1を除去した露出面2a上のN+ 領域2と、N-
領域3と、P+ 領域4と、N+ 領域5とからなる。
【0015】このように構成される複合型半導体素子の
製造方法を説明する。(100)面のP+ シリコン基板
1にN+ 層2をエピタキシャル法で形成し、つづいてN
- 層3をエピタキシャル法で形成する。つぎにN- 層内
3に選択拡散によってP+ 領域4を形成し、さらにその
P+ 領域4内に拡散によってN+ 領域5を形成する。P
+ シリコン基板1はIGBTのコレクタ領域となり、N
+ 層は2はバッファ領域、N+ 領域5はエミッタ領域と
なる。
製造方法を説明する。(100)面のP+ シリコン基板
1にN+ 層2をエピタキシャル法で形成し、つづいてN
- 層3をエピタキシャル法で形成する。つぎにN- 層内
3に選択拡散によってP+ 領域4を形成し、さらにその
P+ 領域4内に拡散によってN+ 領域5を形成する。P
+ シリコン基板1はIGBTのコレクタ領域となり、N
+ 層は2はバッファ領域、N+ 領域5はエミッタ領域と
なる。
【0016】さらに、IGBTのゲートとして、P+ 領
域4上に厚み500〜1000Åの二酸化珪素膜6を形
成し、その上にポリシリコン膜7を形成する。その後、
アルミニウム膜からなるゲート電極8aとエミッタ電極
8bを形成する。このようにして得たIGBTのコレク
タ領域(P+ シリコン基板1)の一部を機械的、化学的
方法などでバッファ領域(N+ 層2)に到達する深さま
で除去して露出面2aを形成し、その後IGBTのコレ
クタ面およびN+ 層2の露出面2a(凹部)に電極用金
属膜9を形成する。
域4上に厚み500〜1000Åの二酸化珪素膜6を形
成し、その上にポリシリコン膜7を形成する。その後、
アルミニウム膜からなるゲート電極8aとエミッタ電極
8bを形成する。このようにして得たIGBTのコレク
タ領域(P+ シリコン基板1)の一部を機械的、化学的
方法などでバッファ領域(N+ 層2)に到達する深さま
で除去して露出面2aを形成し、その後IGBTのコレ
クタ面およびN+ 層2の露出面2a(凹部)に電極用金
属膜9を形成する。
【0017】このようにしてゲートを共通とするIGB
TとMOSFETの複合型半導体素子が完成する。この
実施例によれば、IGBTのコレクタ領域(P+ シリコ
ン基板1)とN+層2の露出面2aを金属膜9で接続す
ることにより、図1(b)に示すように、MOSFET
の寄生ダイオード10がIGBTのコレクタ・エミッタ
間に形成される。そのため、モータ駆動用として用いる
際に、別のダイオードを外付けする必要がない。このよ
うに、ダイオード10を内臓したIGBTを容易に得る
ことができ、これを電子機器に用いることによって幅広
い周波数に対応でき、その結果、部品点数の削減、部品
材料費の低減、信頼性の向上などに効果がある。
TとMOSFETの複合型半導体素子が完成する。この
実施例によれば、IGBTのコレクタ領域(P+ シリコ
ン基板1)とN+層2の露出面2aを金属膜9で接続す
ることにより、図1(b)に示すように、MOSFET
の寄生ダイオード10がIGBTのコレクタ・エミッタ
間に形成される。そのため、モータ駆動用として用いる
際に、別のダイオードを外付けする必要がない。このよ
うに、ダイオード10を内臓したIGBTを容易に得る
ことができ、これを電子機器に用いることによって幅広
い周波数に対応でき、その結果、部品点数の削減、部品
材料費の低減、信頼性の向上などに効果がある。
【0018】図2(a)はこの発明の第2の実施例の複
合型半導体素子の模式断面図、図2(b)はその等価回
路図である。図2において、図1と対応する部分には同
一符号を付し、その説明を省略する。この実施例が第1
の実施例と異なるところは、IGBTのコレクタ領域
(P+シリコン基板1)とN+ 層2の露出面2aを二酸
化珪素膜11などで絶縁し、P + シリコン基板1にIG
BTのコレクタ電極となる電極用金属膜(第4の電極)
9aを形成するとともに、N+ 層2の露出面2a(凹
部)にMOSFETのドレイン電極となる電極用金属膜
(第3の電極)9bを形成したことである。
合型半導体素子の模式断面図、図2(b)はその等価回
路図である。図2において、図1と対応する部分には同
一符号を付し、その説明を省略する。この実施例が第1
の実施例と異なるところは、IGBTのコレクタ領域
(P+シリコン基板1)とN+ 層2の露出面2aを二酸
化珪素膜11などで絶縁し、P + シリコン基板1にIG
BTのコレクタ電極となる電極用金属膜(第4の電極)
9aを形成するとともに、N+ 層2の露出面2a(凹
部)にMOSFETのドレイン電極となる電極用金属膜
(第3の電極)9bを形成したことである。
【0019】この実施例によれば、IGBTとMOSF
ETを選択的に動作させることができる。また、電極用
金属膜9aと9bを接続すれば、第1の実施例と同様、
MOSFETの寄生ダイオード10がIGBTのコレク
タ・エミッタ間に形成されることになる。図3(a)は
この発明の第3の実施例の複合型半導体素子の模式断面
図、図3(b)はその等価回路図である。図3におい
て、図2と対応する部分には同一符号を付し、その説明
を省略する。
ETを選択的に動作させることができる。また、電極用
金属膜9aと9bを接続すれば、第1の実施例と同様、
MOSFETの寄生ダイオード10がIGBTのコレク
タ・エミッタ間に形成されることになる。図3(a)は
この発明の第3の実施例の複合型半導体素子の模式断面
図、図3(b)はその等価回路図である。図3におい
て、図2と対応する部分には同一符号を付し、その説明
を省略する。
【0020】この実施例が第2の実施例と異なるところ
は、IGBTとMOSFETのそれぞれに対応するP+
領域4、N+ 領域5、ゲート酸化膜6、ポリシリコン膜
7およびアルミニウム膜からなる電極8a,8bを設け
たことであり、それぞれ専用のゲートG1 ,G2 を設け
ている。この実施例によれば、1チップ内にIGBTと
MOSFETを独立させた複合型半導体素子を得ること
ができる。電極8a,8b間および電極用金属膜9a,
9b間の接続の仕方により、第1の実施例または第2の
実施例と同様の動作を行うことができる。
は、IGBTとMOSFETのそれぞれに対応するP+
領域4、N+ 領域5、ゲート酸化膜6、ポリシリコン膜
7およびアルミニウム膜からなる電極8a,8bを設け
たことであり、それぞれ専用のゲートG1 ,G2 を設け
ている。この実施例によれば、1チップ内にIGBTと
MOSFETを独立させた複合型半導体素子を得ること
ができる。電極8a,8b間および電極用金属膜9a,
9b間の接続の仕方により、第1の実施例または第2の
実施例と同様の動作を行うことができる。
【0021】なお、上記実施例では説明を容易にするた
め図面では、IGBTのコレクタ領域(P+ シリコン基
板1)を左側とし、N+ 層2の露出面2a(凹部)を右
側とした。しかし、実際の製造工程においては、P+ シ
リコン基板1の破損を防ぐため、図4に示すように、凹
部として小さな穴21や溝22を組み合わせることが多
い。また、電流容量を高めるために穴21や溝22を増
やす必要があり、穴21や溝22を精密加工する必要が
あり、たとえば、超音波加工、レーザー加工、放電加工
などで行う。また、複数個の穴21や溝22への電極形
成は、まずバンブ技術またはフリップチップ技術それに
基盤配線技術によって簡単に実現できる。なお、図4
(a),(b)はそれぞれ穴21,溝22を形成したP
+ シリコン基板1の平面図であり、図4(c)はそのと
きの模式断面図である。
め図面では、IGBTのコレクタ領域(P+ シリコン基
板1)を左側とし、N+ 層2の露出面2a(凹部)を右
側とした。しかし、実際の製造工程においては、P+ シ
リコン基板1の破損を防ぐため、図4に示すように、凹
部として小さな穴21や溝22を組み合わせることが多
い。また、電流容量を高めるために穴21や溝22を増
やす必要があり、穴21や溝22を精密加工する必要が
あり、たとえば、超音波加工、レーザー加工、放電加工
などで行う。また、複数個の穴21や溝22への電極形
成は、まずバンブ技術またはフリップチップ技術それに
基盤配線技術によって簡単に実現できる。なお、図4
(a),(b)はそれぞれ穴21,溝22を形成したP
+ シリコン基板1の平面図であり、図4(c)はそのと
きの模式断面図である。
【0022】また、上記実施例では、一導電型をP型と
し、他導電型をN型として説明したが、これに限られる
ものではない。
し、他導電型をN型として説明したが、これに限られる
ものではない。
【0023】
【発明の効果】この発明によれば、一導電型基板(コレ
クタ),第1の領域,第2の領域,第3の領域および第
4の領域(エミッタ)からなるIGBTと、露出面上の
第1の領域(ドレイン),第2の領域,第3の領域およ
び第4の領域(ソース)からなるMOSFETとを有し
ている。その結果、この複合型半導体素子を電子機器に
用いることによって幅広い周波数に対応でき、部品点数
の削減、信頼性の向上など総合的な原価低減を実現でき
る。そして、MOSFETの寄生ダイオードをIGBT
のコレクタ・エミッタ間に容易に設けることができ、モ
ータ駆動用として用いる際に、別のダイオードを外付け
する必要がない。
クタ),第1の領域,第2の領域,第3の領域および第
4の領域(エミッタ)からなるIGBTと、露出面上の
第1の領域(ドレイン),第2の領域,第3の領域およ
び第4の領域(ソース)からなるMOSFETとを有し
ている。その結果、この複合型半導体素子を電子機器に
用いることによって幅広い周波数に対応でき、部品点数
の削減、信頼性の向上など総合的な原価低減を実現でき
る。そして、MOSFETの寄生ダイオードをIGBT
のコレクタ・エミッタ間に容易に設けることができ、モ
ータ駆動用として用いる際に、別のダイオードを外付け
する必要がない。
【図1】この発明の第1の実施例の複合型半導体素子の
模式断面図と等価回路図である。
模式断面図と等価回路図である。
【図2】この発明の第2の実施例の複合型半導体素子の
模式断面図と等価回路図である。
模式断面図と等価回路図である。
【図3】この発明の第3の実施例の複合型半導体素子の
模式断面図と等価回路図である。
模式断面図と等価回路図である。
【図4】この発明の実施例における凹部の形成方法を説
明するための図である。
明するための図である。
【図5】従来のIGBTの模式断面図と等価回路図であ
る。
る。
【図6】従来のMOSFETの模式断面図と等価回路図
である。
である。
1 P+ シリコン基板(一導電型基板) 2 N+ 層(第1の領域) 2a 露出面 3 N- 層(第2の領域) 4 P+ 領域(第3の領域) 5 N+ 領域(第4の領域) 8a ゲート電極(第1の電極) 8b エミッタ電極(第2の電極) 9 電極用金属膜(共通電極) 9a 電極用金属膜(第4の電極) 9b 電極用金属膜(第3の電極) 10 ダイオード 21 穴(凹部) 22 溝(凹部)
Claims (4)
- 【請求項1】 一導電型基板と、この一導電型基板の一
主面上に形成するとともに前記一導電型基板がわに露出
面を形成した高濃度他導電型の第1の領域と、この第1
の領域上に形成した低濃度他導電型の第2の領域と、こ
の第2の領域内の表面に形成した高濃度一導電型の第3
の領域と、この第3の領域内の表面に形成した高濃度他
導電型の第4の領域とを備え、 前記第3の領域の上部に第1の電極を設け、前記第3お
よび第4の領域上に第2の電極を設け、前記第1の領域
の露出面および前記一導電型基板に接続する共通電極を
設けた複合型半導体素子。 - 【請求項2】 一導電型基板と、この一導電型基板の一
主面上に形成するとともに前記一導電型基板がわに露出
面を形成した高濃度他導電型の第1の領域と、この第1
の領域上に形成した低濃度他導電型の第2の領域と、こ
の第2の領域内の表面に形成した高濃度一導電型の第3
の領域と、この第3の領域内の表面に形成した高濃度他
導電型の第4の領域とを備え、 前記第3の領域の上部に第1の電極を設け、前記第3お
よび第4の領域上に第2の電極を設け、前記第1の領域
の露出面に接続する第3の電極を設け、前記一導電型基
板に接続する第4の電極を設けた複合型半導体素子。 - 【請求項3】 一導電型基板と、この一導電型基板の一
主面上に形成するとともに前記一導電型基板がわに露出
面を形成した高濃度他導電型の第1の領域と、この第1
の領域上に形成した低濃度他導電型の第2の領域と、こ
の第2の領域内の表面に複数形成した高濃度一導電型の
第3の領域と、この複数の第3の領域内の表面に形成し
た高濃度他導電型の第4の領域とを備え、 前記複数の第3の領域の上部に第1の電極を設け、前記
複数の第3および第4の領域上に第2の電極を設け、前
記第1の領域の露出面に接続する第3の電極を設け、前
記一導電型基板に接続する第4の電極を設けた複合型半
導体素子。 - 【請求項4】 一導電型基板の一主面上に高濃度他導電
型の第1の領域を形成し、この第1の領域上に低濃度他
導電型の第2の領域を形成し、この第2の領域内の表面
に高濃度一導電型の第3の領域を形成し、この第3の領
域内の表面に高濃度他導電型の第4の領域を形成する工
程と、 前記一導電型基板の他主面から前記第1の領域に達する
まで部分的に除去して凹部を形成する工程と、 前記第3の領域の上部、前記第3および第4の領域上、
前記第1の領域の露出面、および前記一導電型基板の他
主面に、それぞれ電極を形成する工程とを含むことを特
徴とする複合型半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301463A JPH07153951A (ja) | 1993-12-01 | 1993-12-01 | 複合型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5301463A JPH07153951A (ja) | 1993-12-01 | 1993-12-01 | 複合型半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07153951A true JPH07153951A (ja) | 1995-06-16 |
Family
ID=17897206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5301463A Pending JPH07153951A (ja) | 1993-12-01 | 1993-12-01 | 複合型半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07153951A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094105A (ja) * | 2007-10-03 | 2009-04-30 | Denso Corp | 半導体装置及びその製造方法 |
US7759696B2 (en) | 2005-10-20 | 2010-07-20 | Panasonic Corporation | High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same |
WO2011129443A1 (ja) * | 2010-04-15 | 2011-10-20 | 富士電機株式会社 | 半導体装置 |
JP2013110373A (ja) * | 2011-08-02 | 2013-06-06 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2014143852A (ja) * | 2013-01-24 | 2014-08-07 | Denso Corp | 過電流保護回路 |
-
1993
- 1993-12-01 JP JP5301463A patent/JPH07153951A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759696B2 (en) | 2005-10-20 | 2010-07-20 | Panasonic Corporation | High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same |
JP2009094105A (ja) * | 2007-10-03 | 2009-04-30 | Denso Corp | 半導体装置及びその製造方法 |
US8786024B2 (en) | 2010-04-15 | 2014-07-22 | Yoshitaka Sugawara | Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion |
CN102782845A (zh) * | 2010-04-15 | 2012-11-14 | 菅原良孝 | 半导体装置 |
JPWO2011129443A1 (ja) * | 2010-04-15 | 2013-07-18 | 良孝 菅原 | 半導体装置 |
WO2011129443A1 (ja) * | 2010-04-15 | 2011-10-20 | 富士電機株式会社 | 半導体装置 |
JP5638067B2 (ja) * | 2010-04-15 | 2014-12-10 | 良孝 菅原 | 半導体装置 |
JP2013110373A (ja) * | 2011-08-02 | 2013-06-06 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US9419117B2 (en) | 2011-08-02 | 2016-08-16 | Rohm Co., Ltd. | Semiconductor device, and manufacturing method for same |
US9620588B2 (en) | 2011-08-02 | 2017-04-11 | Rohm Co., Ltd. | Semiconductor device |
US10192865B2 (en) | 2011-08-02 | 2019-01-29 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
US10461077B2 (en) | 2011-08-02 | 2019-10-29 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
US10692861B2 (en) | 2011-08-02 | 2020-06-23 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
JP2014143852A (ja) * | 2013-01-24 | 2014-08-07 | Denso Corp | 過電流保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4948748A (en) | Manufacture of a substrate structure for a composite semiconductor device using wafer bonding and epitaxial refill | |
JP3269475B2 (ja) | 半導体装置 | |
JP2635828B2 (ja) | 半導体装置 | |
WO2019085577A1 (zh) | 缘栅双极型晶体管器件及其制作方法、电力电子设备 | |
JP3198959B2 (ja) | 高耐圧集積回路 | |
JP2005064472A (ja) | 半導体装置 | |
JPH07153951A (ja) | 複合型半導体素子およびその製造方法 | |
JP2003197914A (ja) | 半導体装置 | |
US5969401A (en) | Silicon on insulator substrate with improved insulation patterns | |
US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
JPH10270689A (ja) | 半導体装置 | |
JPH03129764A (ja) | 半導体装置 | |
JP3340177B2 (ja) | 電界効果型トランジスタ | |
JP3952967B2 (ja) | 高耐圧ic | |
JPH0251279A (ja) | 縦型電界効果トランジスタ | |
JP7045180B2 (ja) | パワー半導体装置、モジュール及び製造方法 | |
JPS60154671A (ja) | 半導体装置 | |
JP2008091932A (ja) | 高耐圧ic | |
JPH0758319A (ja) | 横型高耐圧半導体素子 | |
JPH05206485A (ja) | ダイオードブリッジ装置 | |
JPH09283747A (ja) | 横型電界効果トランジスタ | |
JPH01290265A (ja) | Mos型半導体装置 | |
JPS61214557A (ja) | 半導体集積回路装置の製造方法 | |
JPH02271672A (ja) | 半導体装置 |