JPH07147770A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH07147770A JPH07147770A JP29576493A JP29576493A JPH07147770A JP H07147770 A JPH07147770 A JP H07147770A JP 29576493 A JP29576493 A JP 29576493A JP 29576493 A JP29576493 A JP 29576493A JP H07147770 A JPH07147770 A JP H07147770A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching element
- voltage
- inductor
- secondary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】電力損失を少なくし、且つノイズによる誤動作
を起こさないようにする。 【構成】交流電源ＡＣをダイオードブリッジＤＢで整流
した出力を昇圧チョッパ回路１で昇圧して直流電圧を発
生する。ダイオードブリッジＤＢの出力を昇圧チョッパ
回路１に供給する供給路に挿入された突入電流を防止す
る限流要素Ｚを備える。また、突入電流の抑制後に限流
要素Ｚを短絡するスイッチング素子Ｑ1 を備える。昇圧
チョッパ回路１のインダクタＬ1 として、１次巻線Ｌ11
と同一極性に巻装された２次巻線Ｌ12を有するものを用
いる。上記スイッチング素子Ｑ1 を２次巻線Ｌ12で誘起
される電圧を用いてオンとする。抵抗分による電力損失
を無くして、電力損失を少なくする。また、配線長を短
くすることを可能とし、外部ノイズの影響を受けにくく
する。
を起こさないようにする。 【構成】交流電源ＡＣをダイオードブリッジＤＢで整流
した出力を昇圧チョッパ回路１で昇圧して直流電圧を発
生する。ダイオードブリッジＤＢの出力を昇圧チョッパ
回路１に供給する供給路に挿入された突入電流を防止す
る限流要素Ｚを備える。また、突入電流の抑制後に限流
要素Ｚを短絡するスイッチング素子Ｑ1 を備える。昇圧
チョッパ回路１のインダクタＬ1 として、１次巻線Ｌ11
と同一極性に巻装された２次巻線Ｌ12を有するものを用
いる。上記スイッチング素子Ｑ1 を２次巻線Ｌ12で誘起
される電圧を用いてオンとする。抵抗分による電力損失
を無くして、電力損失を少なくする。また、配線長を短
くすることを可能とし、外部ノイズの影響を受けにくく
する。
Description
【０００１】
【産業上の利用分野】本発明は、負荷に直流電力を供給
する電源装置であり、特に電源投入時の突入電流を抑制
する機能を有する電源装置に関するものである。
する電源装置であり、特に電源投入時の突入電流を抑制
する機能を有する電源装置に関するものである。
【０００２】
【従来の技術】この種の従来の電源装置を図６に示す。
この電源装置は、交流電源ＡＣを全波整流するダイオー
ドブリッジＤＢと、全波整流出力を平滑する平滑コンデ
ンサＣ 1 と、ダイオードブリッジＤＢの出力を負荷２に
供給する経路に挿入された抵抗Ｒ1 と、抵抗Ｒ1 の両端
に接続されたＳＣＲからなるスイッチング素子Ｑ1 と、
電源投入時点から一定時間の経過後にスイッチング素子
Ｑ1 をオンとするゲート回路１とで構成してある。ここ
で、ゲート回路１は、ダイオードブリッジＤＢの出力の
両端に接続された抵抗Ｒ3 ，Ｒ4 と、抵抗Ｒ4 の両端に
並列接続されたコンデンサＣ3 とで構成してある。
この電源装置は、交流電源ＡＣを全波整流するダイオー
ドブリッジＤＢと、全波整流出力を平滑する平滑コンデ
ンサＣ 1 と、ダイオードブリッジＤＢの出力を負荷２に
供給する経路に挿入された抵抗Ｒ1 と、抵抗Ｒ1 の両端
に接続されたＳＣＲからなるスイッチング素子Ｑ1 と、
電源投入時点から一定時間の経過後にスイッチング素子
Ｑ1 をオンとするゲート回路１とで構成してある。ここ
で、ゲート回路１は、ダイオードブリッジＤＢの出力の
両端に接続された抵抗Ｒ3 ，Ｒ4 と、抵抗Ｒ4 の両端に
並列接続されたコンデンサＣ3 とで構成してある。
【０００３】この電源装置では、ゲート回路１のコンデ
ンサＣ3 が電源投入後に抵抗Ｒ3 を介してダイオードブ
リッジＤＢの出力で充電され、コンデンサＣ3 の両端電
圧が所定電圧に達するまでは、スイッチング素子Ｑ1 を
オフとする。これにより、ダイオードブリッジＤＢの出
力は抵抗Ｒ1 を介してコンデンサＣ1 に供給され、電源
投入時にコンデンサＣ1 に突入電流が流れることが防止
される。そして、コンデンサＣ3 の両端電圧が所定電圧
に達した後は、スイッチング素子Ｑ1 がオン状態に保た
れ、抵抗Ｒ1 を短絡してコンデンサＣ1 にダイオードブ
リッジＤＢの出力が供給され、定常時には抵抗Ｒ1 によ
る損失が生じないようにしてある。
ンサＣ3 が電源投入後に抵抗Ｒ3 を介してダイオードブ
リッジＤＢの出力で充電され、コンデンサＣ3 の両端電
圧が所定電圧に達するまでは、スイッチング素子Ｑ1 を
オフとする。これにより、ダイオードブリッジＤＢの出
力は抵抗Ｒ1 を介してコンデンサＣ1 に供給され、電源
投入時にコンデンサＣ1 に突入電流が流れることが防止
される。そして、コンデンサＣ3 の両端電圧が所定電圧
に達した後は、スイッチング素子Ｑ1 がオン状態に保た
れ、抵抗Ｒ1 を短絡してコンデンサＣ1 にダイオードブ
リッジＤＢの出力が供給され、定常時には抵抗Ｒ1 によ
る損失が生じないようにしてある。
【０００４】しかしながら、上記電源装置においてはス
イッチング素子Ｑ1 の駆動電流を抵抗Ｒ3 を介して供給
する構成になっているため、抵抗Ｒ3 による電力損失が
生じるという問題がある。そこで、電力損失を生じない
ようにした他の従来の電源装置を図７に示す。この電源
装置も基本的には、抵抗Ｒ1 と、その抵抗Ｒ1 に並列接
続されたスイッチング素子Ｑ1 を用いて、電源投入時に
はスイッチング素子Ｑ1 をオフし、抵抗Ｒ 1 を介してダ
イオードブリッジＤＢの出力を平滑回路３に供給するこ
とで、電源投入時に平滑回路３に突入電流が流れること
を防止したものである。ここで、平滑回路３としては、
平滑コンデンサなどからなる完全平滑回路や、ダイオー
ドブリッジＤＢの出力の谷部分（電圧がほぼ０となる部
分）のみを平滑する部分平滑回路などであればよい。な
お、この平滑回路３としては、入力電流の高調波歪みを
防止することに有効であり最近よく用いられる昇圧チョ
ッパ回路なども含む。
イッチング素子Ｑ1 の駆動電流を抵抗Ｒ3 を介して供給
する構成になっているため、抵抗Ｒ3 による電力損失が
生じるという問題がある。そこで、電力損失を生じない
ようにした他の従来の電源装置を図７に示す。この電源
装置も基本的には、抵抗Ｒ1 と、その抵抗Ｒ1 に並列接
続されたスイッチング素子Ｑ1 を用いて、電源投入時に
はスイッチング素子Ｑ1 をオフし、抵抗Ｒ 1 を介してダ
イオードブリッジＤＢの出力を平滑回路３に供給するこ
とで、電源投入時に平滑回路３に突入電流が流れること
を防止したものである。ここで、平滑回路３としては、
平滑コンデンサなどからなる完全平滑回路や、ダイオー
ドブリッジＤＢの出力の谷部分（電圧がほぼ０となる部
分）のみを平滑する部分平滑回路などであればよい。な
お、この平滑回路３としては、入力電流の高調波歪みを
防止することに有効であり最近よく用いられる昇圧チョ
ッパ回路なども含む。
【０００５】この電源装置の場合には、負荷がＬ−プッ
シュプル方式のインバータ回路４となっており、上記イ
ンバータ回路４が動作を開始したか否かにより、上記ス
イッチング素子Ｑ1 をオンする構成としてある。即ち、
上記インバータ回路４の発振トランスＯＴに新たに２次
巻線Ｌを設け、この２次巻線Ｌに誘起される電圧をダイ
オードＤ1 で整流し、その整流出力で抵抗Ｒ2 を介して
コンデンサＣ2 を充電し、そのコンデンサＣ2 の両端電
圧をスイッチング素子Ｑ1 のオン，オフ制御電圧とした
ものである。つまり、この電源装置では、ゲート回路１
の代わりに、２次巻線Ｌ及びその出力を整流平滑する回
路を用いてある。このような構成とすれば、図６の電源
装置の抵抗Ｒ3 が存在しないので、電力損失を少なくす
ることができる。
シュプル方式のインバータ回路４となっており、上記イ
ンバータ回路４が動作を開始したか否かにより、上記ス
イッチング素子Ｑ1 をオンする構成としてある。即ち、
上記インバータ回路４の発振トランスＯＴに新たに２次
巻線Ｌを設け、この２次巻線Ｌに誘起される電圧をダイ
オードＤ1 で整流し、その整流出力で抵抗Ｒ2 を介して
コンデンサＣ2 を充電し、そのコンデンサＣ2 の両端電
圧をスイッチング素子Ｑ1 のオン，オフ制御電圧とした
ものである。つまり、この電源装置では、ゲート回路１
の代わりに、２次巻線Ｌ及びその出力を整流平滑する回
路を用いてある。このような構成とすれば、図６の電源
装置の抵抗Ｒ3 が存在しないので、電力損失を少なくす
ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うにインバータ回路４からスイッチング素子Ｑ1 の駆動
電圧を作成すると、２次巻線Ｌとスイッチング素子Ｑ1
のゲートとの間の配線長が長くなり、外部ノイズの影響
を受けやすくなるという問題がある。本発明は上述の点
に鑑みて為されたものであり、その目的とするところ
は、電力損失が少なく、且つノイズによる誤動作を起こ
さない電源装置を提供することにある。
うにインバータ回路４からスイッチング素子Ｑ1 の駆動
電圧を作成すると、２次巻線Ｌとスイッチング素子Ｑ1
のゲートとの間の配線長が長くなり、外部ノイズの影響
を受けやすくなるという問題がある。本発明は上述の点
に鑑みて為されたものであり、その目的とするところ
は、電力損失が少なく、且つノイズによる誤動作を起こ
さない電源装置を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流電源を全波整流して得ら
れる脈流電源を含む直流電源と、直流電源の電圧を昇圧
し昇圧動作のためにエネルギを蓄積するインダクタとし
て１次巻線と同一極性に巻装された２次巻線を有するも
のを用いた昇圧チョッパ回路と、直流電源の出力を昇圧
チョッパ回路に供給する供給路に挿入された限流要素
と、この限流要素に並列に接続されたスイッチング素子
とを備え、上記昇圧チョッパのインダクタの２次巻線か
ら上記スイッチング素子をオンとする駆動信号を与える
ようにしてある。
記目的を達成するために、交流電源を全波整流して得ら
れる脈流電源を含む直流電源と、直流電源の電圧を昇圧
し昇圧動作のためにエネルギを蓄積するインダクタとし
て１次巻線と同一極性に巻装された２次巻線を有するも
のを用いた昇圧チョッパ回路と、直流電源の出力を昇圧
チョッパ回路に供給する供給路に挿入された限流要素
と、この限流要素に並列に接続されたスイッチング素子
とを備え、上記昇圧チョッパのインダクタの２次巻線か
ら上記スイッチング素子をオンとする駆動信号を与える
ようにしてある。
【０００８】なお、さらにノイズによる誤動作を起こさ
ないようにするために、請求項２に示すように、限流要
素をインダクタと直接に接続可能な直流電源から昇圧チ
ョッパ回路に電源を供給する経路に挿入することが望ま
しい。
ないようにするために、請求項２に示すように、限流要
素をインダクタと直接に接続可能な直流電源から昇圧チ
ョッパ回路に電源を供給する経路に挿入することが望ま
しい。
【０００９】
【作用】請求項１の発明は、上述のように昇圧チョッパ
回路のインダクタのエネルギを用いてスイッチング素子
をオンとすることにより、抵抗分がスイッチング素子に
駆動信号を供給する回路に含まれないようにし、電力損
失を少なくする。また、昇圧チョッパ回路からスイッチ
ング素子に駆動信号を与えることにより、負荷側から駆
動信号を得る場合に比べて配線長を短くすることを可能
とし、外部ノイズの影響を受けにくくする。
回路のインダクタのエネルギを用いてスイッチング素子
をオンとすることにより、抵抗分がスイッチング素子に
駆動信号を供給する回路に含まれないようにし、電力損
失を少なくする。また、昇圧チョッパ回路からスイッチ
ング素子に駆動信号を与えることにより、負荷側から駆
動信号を得る場合に比べて配線長を短くすることを可能
とし、外部ノイズの影響を受けにくくする。
【００１０】請求項２の発明では、限流要素をインダク
タと直接に接続可能な直流電源から昇圧チョッパ回路に
電源を供給する経路に挿入することにより、２次巻線の
一端を１次巻線の一端に接続することを可能とし、さら
に配線長を短くして、外部ノイズの影響を受けにくくす
ることを可能とする。
タと直接に接続可能な直流電源から昇圧チョッパ回路に
電源を供給する経路に挿入することにより、２次巻線の
一端を１次巻線の一端に接続することを可能とし、さら
に配線長を短くして、外部ノイズの影響を受けにくくす
ることを可能とする。
【００１１】
【実施例】図１に本発明の一実施例を示す。本実施例の
電源装置は、基本的には、交流電源ＡＣを全波整流する
ダイオードブリッジＤＢと、このダイオードブリッジＤ
Ｂの出力を昇圧した直流電圧に変換する昇圧チョッパ回
路１とで構成され、昇圧チョッパ回路１の出力を負荷２
に供給するようにしてある。
電源装置は、基本的には、交流電源ＡＣを全波整流する
ダイオードブリッジＤＢと、このダイオードブリッジＤ
Ｂの出力を昇圧した直流電圧に変換する昇圧チョッパ回
路１とで構成され、昇圧チョッパ回路１の出力を負荷２
に供給するようにしてある。
【００１２】昇圧チョッパ回路１は、インダクタＬ1 、
スイッチ要素ＳＷ1 、ダイオードＤ 1 及びコンデンサＣ
1 で構成され、スイッチ要素ＳＷ1 のオン時にインダク
タＬ 1 にエネルギを蓄積し、スイッチング要素ＳＷ1 の
オフ時にインダクタＬ1 に蓄積されたエネルギによる電
圧をダイオードブリッジＤＢの出力電圧に加えた電圧
で、ダイオードＤ1 を介してコンデンサＣ1 を充電し、
コンデンサＣ1 の両端に昇圧された直流電圧を発生する
ものである。
スイッチ要素ＳＷ1 、ダイオードＤ 1 及びコンデンサＣ
1 で構成され、スイッチ要素ＳＷ1 のオン時にインダク
タＬ 1 にエネルギを蓄積し、スイッチング要素ＳＷ1 の
オフ時にインダクタＬ1 に蓄積されたエネルギによる電
圧をダイオードブリッジＤＢの出力電圧に加えた電圧
で、ダイオードＤ1 を介してコンデンサＣ1 を充電し、
コンデンサＣ1 の両端に昇圧された直流電圧を発生する
ものである。
【００１３】そして、本実施例ではダイオードブリッジ
ＤＢの出力を昇圧チョッパ回路１に供給する経路、具体
的にはダイオードブリッジＤＢの正極側の出力ライン
に、電源投入時の突入電流を抑制する限流要素Ｚを挿入
してある。この限流要素Ｚの両端には、電源投入時から
一定時間の経過後に限流要素Ｚの両端を短絡するスイッ
チング素子Ｑ1 を接続し、スイッチング素子Ｑ1 のオ
ン，オフの制御を、昇圧チョッパ回路１のインダクタＬ
1 に発生する電圧を用いて行うようにしてある。
ＤＢの出力を昇圧チョッパ回路１に供給する経路、具体
的にはダイオードブリッジＤＢの正極側の出力ライン
に、電源投入時の突入電流を抑制する限流要素Ｚを挿入
してある。この限流要素Ｚの両端には、電源投入時から
一定時間の経過後に限流要素Ｚの両端を短絡するスイッ
チング素子Ｑ1 を接続し、スイッチング素子Ｑ1 のオ
ン，オフの制御を、昇圧チョッパ回路１のインダクタＬ
1 に発生する電圧を用いて行うようにしてある。
【００１４】具体的には、インダクタＬ1 として２次巻
線Ｌ12を有するものを用い、この２次巻線Ｌ12に誘起さ
れる電圧をダイオードＤ2 及びコンデンサＣ2 を用いて
整流平滑して、上記スイッチング素子Ｑ1 をオン，オフ
制御するようにしてある。ここで、イダクタＬ1 の２次
巻線Ｌ12は１次巻線Ｌ11と同一の極性で巻装し、つまり
はインダクタＬ1 の１次巻線Ｌ11に逆起電圧（Ｂ点側が
正の電圧）が発生したときに、２次巻線Ｌ12側のＣ点側
を正とする電圧が誘起される極性に巻装してある。な
お、図１では２次巻線Ｌ12の一端（Ａ点側）は１次巻線
Ｌ11と共通接続してある。
線Ｌ12を有するものを用い、この２次巻線Ｌ12に誘起さ
れる電圧をダイオードＤ2 及びコンデンサＣ2 を用いて
整流平滑して、上記スイッチング素子Ｑ1 をオン，オフ
制御するようにしてある。ここで、イダクタＬ1 の２次
巻線Ｌ12は１次巻線Ｌ11と同一の極性で巻装し、つまり
はインダクタＬ1 の１次巻線Ｌ11に逆起電圧（Ｂ点側が
正の電圧）が発生したときに、２次巻線Ｌ12側のＣ点側
を正とする電圧が誘起される極性に巻装してある。な
お、図１では２次巻線Ｌ12の一端（Ａ点側）は１次巻線
Ｌ11と共通接続してある。
【００１５】本実施例の動作を以下に説明する。昇圧チ
ョッパ回路１には回路上の遅延要素が存在し、電源投入
後発振が開始されるまでに遅れ時間が存在する。従って
電源投入後からの遅れ時間が経過するまでは、突入電流
が流れる可能性がある。しかし、本実施例の場合には限
流要素ＺがダイオードブリッジＤＢの出力に挿入されて
いるので、上記突入電流は限流要素Ｚで抑制される。
ョッパ回路１には回路上の遅延要素が存在し、電源投入
後発振が開始されるまでに遅れ時間が存在する。従って
電源投入後からの遅れ時間が経過するまでは、突入電流
が流れる可能性がある。しかし、本実施例の場合には限
流要素ＺがダイオードブリッジＤＢの出力に挿入されて
いるので、上記突入電流は限流要素Ｚで抑制される。
【００１６】そして、上記遅れ時間の経過後に昇圧チョ
ッパ回路１が動作を開始する。このときには、インダク
タＬ1 の２次巻線Ｌ12に電圧が誘起され、その電圧をダ
イオードＤ2 及びコンデンサＣ2 で整流平滑した出力で
スイッチング素子Ｑ1 がオンされ、限流要素Ｚの両端が
短絡されることにより、突入電流が流れ終わった後にお
ける限流要素Ｚにより電力損失が生じないようにしてあ
る。
ッパ回路１が動作を開始する。このときには、インダク
タＬ1 の２次巻線Ｌ12に電圧が誘起され、その電圧をダ
イオードＤ2 及びコンデンサＣ2 で整流平滑した出力で
スイッチング素子Ｑ1 がオンされ、限流要素Ｚの両端が
短絡されることにより、突入電流が流れ終わった後にお
ける限流要素Ｚにより電力損失が生じないようにしてあ
る。
【００１７】このようにインダクタＬ1 に設けた２次巻
線Ｌ12の誘起電圧を用いて、スイッチング素子Ｑ1 の駆
動信号を与えることにより、図６の従来例のように、抵
抗でのロスを生じない。しかも、上述のようにイダクタ
Ｌ1 の２次巻線Ｌ12を１次巻線Ｌ11と同一の極性で巻装
することにより、２次巻線Ｌ12には図２（ｆ）に示す電
圧が誘起される。つまりは、ダイオードブリッジＤＢの
脈流出力とは逆特性、即ち脈流の山部では２次巻線Ｌ12
に誘起される電圧が減少し、谷部ではその電圧が増加す
るという特性を示す。この誘起電圧をダイオードＤ2 及
びコンデンサＣ 2 で整流平滑すると、図２（ｇ）に示す
ように、脈流波形の谷部においても０Ｖに落ち込むこと
のない直流電圧が得れる。このため、スイッチング素子
Ｑ1 を効率的に且つ確実にオンさせることができる。な
お、図２（ａ）にダイオードブリッジＤＢの出力波形、
（ｂ）にインダクタＬ1 の１次巻線Ｌ11の両端電圧、
（ｃ）は同図（ｂ）の一部を拡大した図を示す。
線Ｌ12の誘起電圧を用いて、スイッチング素子Ｑ1 の駆
動信号を与えることにより、図６の従来例のように、抵
抗でのロスを生じない。しかも、上述のようにイダクタ
Ｌ1 の２次巻線Ｌ12を１次巻線Ｌ11と同一の極性で巻装
することにより、２次巻線Ｌ12には図２（ｆ）に示す電
圧が誘起される。つまりは、ダイオードブリッジＤＢの
脈流出力とは逆特性、即ち脈流の山部では２次巻線Ｌ12
に誘起される電圧が減少し、谷部ではその電圧が増加す
るという特性を示す。この誘起電圧をダイオードＤ2 及
びコンデンサＣ 2 で整流平滑すると、図２（ｇ）に示す
ように、脈流波形の谷部においても０Ｖに落ち込むこと
のない直流電圧が得れる。このため、スイッチング素子
Ｑ1 を効率的に且つ確実にオンさせることができる。な
お、図２（ａ）にダイオードブリッジＤＢの出力波形、
（ｂ）にインダクタＬ1 の１次巻線Ｌ11の両端電圧、
（ｃ）は同図（ｂ）の一部を拡大した図を示す。
【００１８】ところで、上記２次巻線Ｌ12を１次巻線Ｌ
11に対して逆極性で巻装した場合には、同図（ｄ）に示
す電圧が２次巻線Ｌ12に誘起され、その電圧をダイオー
ドＤ 2 及びコンデンサＣ2 で整流平滑して得られる電圧
は、同図（ｅ）に示すようになり、脈流電圧の谷部で０
Ｖとなってしまう。ここで、コンデンサＣ2 の容量を大
きくして、整流平滑して得られる電圧が０Ｖとならない
ようにすることは可能であるが、このようにすると、電
源がオフ時のコンデンサＣ2 の電荷の抜けが遅くなり、
電源の再投入時にスイッチング素子Ｑ1 がオンとなり、
突入電流が流れてしまう恐れがある。これに対して、本
実施例のように２次巻線Ｌ12を１次巻線Ｌ11に対して同
極性で巻装すると、このような問題を生じない。
11に対して逆極性で巻装した場合には、同図（ｄ）に示
す電圧が２次巻線Ｌ12に誘起され、その電圧をダイオー
ドＤ 2 及びコンデンサＣ2 で整流平滑して得られる電圧
は、同図（ｅ）に示すようになり、脈流電圧の谷部で０
Ｖとなってしまう。ここで、コンデンサＣ2 の容量を大
きくして、整流平滑して得られる電圧が０Ｖとならない
ようにすることは可能であるが、このようにすると、電
源がオフ時のコンデンサＣ2 の電荷の抜けが遅くなり、
電源の再投入時にスイッチング素子Ｑ1 がオンとなり、
突入電流が流れてしまう恐れがある。これに対して、本
実施例のように２次巻線Ｌ12を１次巻線Ｌ11に対して同
極性で巻装すると、このような問題を生じない。
【００１９】図３に具体的な実施例を示す。本実施例で
は、限流要素Ｚとして抵抗Ｒ1 を用い、この抵抗Ｒ1 を
ダイオードブリッジＤＢから昇圧チョッパ回路１の平滑
コンデンサＣ1 に出力を供給するループの負極側のライ
ンに上記抵抗Ｒ1 を挿入してある。そして、突入電流が
流れ終わった後に上記限流要素Ｚの両端を短絡するスイ
ッチング素子Ｑ1 としてＦＥＴを用いてある。
は、限流要素Ｚとして抵抗Ｒ1 を用い、この抵抗Ｒ1 を
ダイオードブリッジＤＢから昇圧チョッパ回路１の平滑
コンデンサＣ1 に出力を供給するループの負極側のライ
ンに上記抵抗Ｒ1 を挿入してある。そして、突入電流が
流れ終わった後に上記限流要素Ｚの両端を短絡するスイ
ッチング素子Ｑ1 としてＦＥＴを用いてある。
【００２０】図４に別の具体的な実施例を示す。本実施
例では、限流要素Ｚとして抵抗Ｒ1を用い、ダイオード
ブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサ
Ｃ1に出力を供給するループの正極側のラインに上記抵
抗Ｒ1 を挿入してある。そして、抵抗Ｒ1 の両端を短絡
するスイッチング素子Ｑ1 としてＳＣＲを用いてある。
このようにスイッチング素子Ｑ1 としてＳＣＲを用いる
と、一旦オンすると保持電流によりオン状態を維持で
き、動作の確実性が一層増す利点がある。しかも、上述
のように２次巻線Ｌ12に誘起される電圧は、ダイオード
ブリッジＤＢの脈流出力とは逆特性を示すので、脈流の
谷部で保持電流が無くなるときに、ＳＣＲのゲート電位
が上がり、ＳＣＲのオンが維持され、逆に山部で保持電
流が増え、ゲート電流が不要となるときには、２次電圧
が下がるというロスの少ない効率的な動作が行える。ま
た、ダイオードブリッジＤＢの出力の正極ラインに限流
要素Ｚを挿入すると、インダクタＬ1 の１次巻線Ｌ11と
２次巻線Ｌ12の一端を共通接続でき、図３の場合よりも
配線長を短くすることが可能であり、外部ノイズの影響
を少なくできる。
例では、限流要素Ｚとして抵抗Ｒ1を用い、ダイオード
ブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサ
Ｃ1に出力を供給するループの正極側のラインに上記抵
抗Ｒ1 を挿入してある。そして、抵抗Ｒ1 の両端を短絡
するスイッチング素子Ｑ1 としてＳＣＲを用いてある。
このようにスイッチング素子Ｑ1 としてＳＣＲを用いる
と、一旦オンすると保持電流によりオン状態を維持で
き、動作の確実性が一層増す利点がある。しかも、上述
のように２次巻線Ｌ12に誘起される電圧は、ダイオード
ブリッジＤＢの脈流出力とは逆特性を示すので、脈流の
谷部で保持電流が無くなるときに、ＳＣＲのゲート電位
が上がり、ＳＣＲのオンが維持され、逆に山部で保持電
流が増え、ゲート電流が不要となるときには、２次電圧
が下がるというロスの少ない効率的な動作が行える。ま
た、ダイオードブリッジＤＢの出力の正極ラインに限流
要素Ｚを挿入すると、インダクタＬ1 の１次巻線Ｌ11と
２次巻線Ｌ12の一端を共通接続でき、図３の場合よりも
配線長を短くすることが可能であり、外部ノイズの影響
を少なくできる。
【００２１】図５はさらに別の具体的な実施例であり、
限流要素Ｚとして負特性サーミスタＴＨ1 を用い、この
サーミスタＴＨ1 を図４の抵抗Ｒ1 と同一の箇所に挿入
し、サーミスタＴＨ1 の両端を短絡するスイッチング素
子Ｑ1 としてＳＩサイリスタを用いてある。本実施例の
場合には、抵抗Ｒ1 の代わりにサーミスタＴＨ1 を用い
ているので、万が一スイッチング素子Ｑ1 が破壊し、オ
ープン状態になったとき、電流が継続的にサーミスタＴ
Ｈ1 に流れることにより、サーミスタＴＨ1 の温度が上
がり、それに伴い抵抗値が低下することで、サーミスタ
ＴＨ1 による損失を減少させることができる。なお、ス
イッチング素子Ｑ1 としてサイリスタよりも応答性の良
いＳＩサイリスタを用いているので、高周波的に駆動す
ることも可能であり、平滑コンデンサＣ2 を用いて２次
巻線Ｌ12に誘起される電圧をダイオードＤ1 で整流した
出力を、そのまま駆動信号とすることが可能となる。
限流要素Ｚとして負特性サーミスタＴＨ1 を用い、この
サーミスタＴＨ1 を図４の抵抗Ｒ1 と同一の箇所に挿入
し、サーミスタＴＨ1 の両端を短絡するスイッチング素
子Ｑ1 としてＳＩサイリスタを用いてある。本実施例の
場合には、抵抗Ｒ1 の代わりにサーミスタＴＨ1 を用い
ているので、万が一スイッチング素子Ｑ1 が破壊し、オ
ープン状態になったとき、電流が継続的にサーミスタＴ
Ｈ1 に流れることにより、サーミスタＴＨ1 の温度が上
がり、それに伴い抵抗値が低下することで、サーミスタ
ＴＨ1 による損失を減少させることができる。なお、ス
イッチング素子Ｑ1 としてサイリスタよりも応答性の良
いＳＩサイリスタを用いているので、高周波的に駆動す
ることも可能であり、平滑コンデンサＣ2 を用いて２次
巻線Ｌ12に誘起される電圧をダイオードＤ1 で整流した
出力を、そのまま駆動信号とすることが可能となる。
【００２２】
【発明の効果】請求項１の発明は上述のように、交流電
源を全波整流して得られる脈流電源を含む直流電源と、
直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄
積するインダクタとして１次巻線と同一極性に巻装され
た２次巻線を有するものを用いた昇圧チョッパ回路と、
直流電源の出力を昇圧チョッパ回路に供給する供給路に
挿入された限流要素と、この限流要素に並列に接続され
たスイッチング素子とを備え、上記昇圧チョッパのイン
ダクタの２次巻線から上記スイッチング素子をオンとす
る駆動信号を与えるようにしたものであり、昇圧チョッ
パ回路のインダクタのエネルギを用いてスイッチング素
子をオンとしているので、抵抗分がスイッチング素子の
駆動信号を供給する回路に含まれず、抵抗分による電力
損失を無くすことができ、電力損失を少なくできる。ま
た、昇圧チョッパ回路からスイッチング素子に駆動信号
を与えているので、負荷側から駆動信号を得る場合に比
べて配線長を短くすることができ、外部ノイズの影響を
受けにくくすることができる。
源を全波整流して得られる脈流電源を含む直流電源と、
直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄
積するインダクタとして１次巻線と同一極性に巻装され
た２次巻線を有するものを用いた昇圧チョッパ回路と、
直流電源の出力を昇圧チョッパ回路に供給する供給路に
挿入された限流要素と、この限流要素に並列に接続され
たスイッチング素子とを備え、上記昇圧チョッパのイン
ダクタの２次巻線から上記スイッチング素子をオンとす
る駆動信号を与えるようにしたものであり、昇圧チョッ
パ回路のインダクタのエネルギを用いてスイッチング素
子をオンとしているので、抵抗分がスイッチング素子の
駆動信号を供給する回路に含まれず、抵抗分による電力
損失を無くすことができ、電力損失を少なくできる。ま
た、昇圧チョッパ回路からスイッチング素子に駆動信号
を与えているので、負荷側から駆動信号を得る場合に比
べて配線長を短くすることができ、外部ノイズの影響を
受けにくくすることができる。
【００２３】請求項２の発明では、限流要素をインダク
タと直接に接続可能な直流電源から昇圧チョッパ回路に
電源を供給する経路に挿入してあるので、２次巻線の一
端を１次巻線の一端に接続することができ、さらに配線
長を短くして外部ノイズの影響を受けにくくすることが
できる。
タと直接に接続可能な直流電源から昇圧チョッパ回路に
電源を供給する経路に挿入してあるので、２次巻線の一
端を１次巻線の一端に接続することができ、さらに配線
長を短くして外部ノイズの影響を受けにくくすることが
できる。
【図１】本発明の一実施例の基本構成を示す回路図であ
る。
る。
【図２】同上の要部の動作説明図である。
【図３】具体的な実施例の回路図である。
【図４】別の具体的な実施例の回路図である。
【図５】さらに別の具体的な実施例の回路図である。
【図６】従来例を示す回路図である。
【図７】他の従来例の回路図である。
１ 昇圧チョッパ回路 ２ 負荷 Ｌ1 インダクタ Ｌ11 １次巻線 Ｌ12 ２次巻線 Ｚ 限流要素 Ｑ1 スイッチング素子 ＡＣ 交流電源 ＤＢ ダイオードブリッジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱本 勝信 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (2)
- 【請求項１】 交流電源を全波整流して得られる脈流電
源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作
のためにエネルギを蓄積するインダクタとして１次巻線
と同一極性に巻装された２次巻線を有するものを用いた
昇圧チョッパ回路と、直流電源の出力を昇圧チョッパ回
路に供給する供給路に挿入された限流要素と、この限流
要素に並列に接続されたスイッチング素子とを備え、上
記昇圧チョッパのインダクタの２次巻線から上記スイッ
チング素子をオンとする駆動信号を与えて成ることを特
徴とする電源装置。 - 【請求項２】 上記限流要素をインダクタと直接に接続
可能な直流電源から昇圧チョッパ回路に電源を供給する
経路に挿入して成ることを特徴とする請求項１記載の電
源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29576493A JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29576493A JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147770A true JPH07147770A (ja) | 1995-06-06 |
| JP3551451B2 JP3551451B2 (ja) | 2004-08-04 |
Family
ID=17824867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29576493A Expired - Lifetime JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551451B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057947A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Lighting & Technology Corp | 電源装置及び放電灯点灯装置 |
| JP2006333608A (ja) * | 2005-04-26 | 2006-12-07 | Nichicon Corp | スイッチング電源装置 |
| JP2007159265A (ja) * | 2005-12-05 | 2007-06-21 | Mitsubishi Electric Corp | 電源装置 |
| JP2009142020A (ja) * | 2007-12-05 | 2009-06-25 | Tdk-Lambda Corp | 電源装置 |
| KR100946348B1 (ko) * | 2008-01-18 | 2010-03-09 | 엘지이노텍 주식회사 | 전원공급장치의 역률개선회로 |
| JP2012135095A (ja) * | 2010-12-20 | 2012-07-12 | Panasonic Corp | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
| JP2012228066A (ja) * | 2011-04-19 | 2012-11-15 | Panasonic Corp | 電源装置 |
| WO2015125333A1 (ja) * | 2014-02-20 | 2015-08-27 | 株式会社村田製作所 | 充電電流制御回路、および充電電流制御装置 |
| JP2021096980A (ja) * | 2019-12-18 | 2021-06-24 | 三菱電機株式会社 | 点灯装置および照明器具 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4973865B2 (ja) * | 2007-09-14 | 2012-07-11 | 東芝ライテック株式会社 | 電源装置および照明装置 |
-
1993
- 1993-11-25 JP JP29576493A patent/JP3551451B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057947A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Lighting & Technology Corp | 電源装置及び放電灯点灯装置 |
| JP4534189B2 (ja) * | 2003-08-07 | 2010-09-01 | 東芝ライテック株式会社 | 電源装置及び放電灯点灯装置 |
| JP2006333608A (ja) * | 2005-04-26 | 2006-12-07 | Nichicon Corp | スイッチング電源装置 |
| JP2007159265A (ja) * | 2005-12-05 | 2007-06-21 | Mitsubishi Electric Corp | 電源装置 |
| JP2009142020A (ja) * | 2007-12-05 | 2009-06-25 | Tdk-Lambda Corp | 電源装置 |
| KR100946348B1 (ko) * | 2008-01-18 | 2010-03-09 | 엘지이노텍 주식회사 | 전원공급장치의 역률개선회로 |
| JP2012135095A (ja) * | 2010-12-20 | 2012-07-12 | Panasonic Corp | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
| JP2012228066A (ja) * | 2011-04-19 | 2012-11-15 | Panasonic Corp | 電源装置 |
| WO2015125333A1 (ja) * | 2014-02-20 | 2015-08-27 | 株式会社村田製作所 | 充電電流制御回路、および充電電流制御装置 |
| JP2021096980A (ja) * | 2019-12-18 | 2021-06-24 | 三菱電機株式会社 | 点灯装置および照明器具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3551451B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07147770A (ja) | 電源装置 | |
| JPH02269465A (ja) | 電源装置 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP4288702B2 (ja) | スイッチング電源装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP4497982B2 (ja) | 電源回路 | |
| JP2861246B2 (ja) | スイッチング電源装置 | |
| JP4534189B2 (ja) | 電源装置及び放電灯点灯装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| KR20030005785A (ko) | 스너버 회로 | |
| JP2816672B2 (ja) | 直流電源装置 | |
| JP2575346Y2 (ja) | スイッチング電源 | |
| JP2543259B2 (ja) | 電源装置 | |
| JPH0258860B2 (ja) | ||
| JPH0127423Y2 (ja) | ||
| JPH03871Y2 (ja) | ||
| JPH0246231Y2 (ja) | ||
| JP2500419Y2 (ja) | Ｄｃ―ｄｃコンバ―タ | |
| JP2656070B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JP2704536B2 (ja) | 出力垂下特性を有するコンバータ | |
| JPS6015400Y2 (ja) | 突入電流制限回路を有する電気回路装置 | |
| JP3567321B2 (ja) | 電源回路 | |
| JPH0777511B2 (ja) | スイツチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |