JPH0714776A - Production of gaas substrate and schottky barrier diode element employing it - Google Patents
Production of gaas substrate and schottky barrier diode element employing itInfo
- Publication number
- JPH0714776A JPH0714776A JP14618093A JP14618093A JPH0714776A JP H0714776 A JPH0714776 A JP H0714776A JP 14618093 A JP14618093 A JP 14618093A JP 14618093 A JP14618093 A JP 14618093A JP H0714776 A JPH0714776 A JP H0714776A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- grown
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＧａＡｓ基板の製造方法
及び該基板を用いたショットキーバリアダイオード素子
に関し、より詳細には光又は高速電子デバイス等に使用
することのできるＧａＡｓ基板の製造方法及び該基板を
用いたショットキーバリアダイオード素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a GaAs substrate and a Schottky barrier diode device using the substrate, and more particularly to a method for manufacturing a GaAs substrate which can be used for optical or high speed electronic devices and the like. The present invention relates to a Schottky barrier diode device using the substrate.
【０００２】[0002]
【従来の技術】Ｇａ／Ａｓ系の化合物半導体は、Ｓｉを
代表とする元素半導体と比較して電子の移動度が大きい
ため、より高速なデバイスを作製することが可能であ
る。また、光デバイスとしても注目されている。2. Description of the Related Art A Ga / As-based compound semiconductor has a higher electron mobility than an elemental semiconductor typified by Si, so that a higher speed device can be manufactured. In addition, it is drawing attention as an optical device.
【０００３】しかし、前記Ｇａ／Ａｓ系の化合物半導体
は強度が小さいという欠点があるので、その欠点を補
い、長所を生かすための方法が様々に検討されてきてい
る。However, since the Ga / As-based compound semiconductor has a drawback of low strength, various methods for compensating for the drawback and making the best use of it have been studied.
【０００４】例えば、Ｓｉ基板上にＧａＡｓのエピタキ
シャル層（以下、ＧａＡｓ層と記す）を成長させること
により、Ｓｉが有する優れた機械的強度とＧａＡｓが有
する高速応答性をとを兼ね備えた基板（以下、ＧａＡｓ
基板と記す）を作製する方法が研究されており、前記方
法により得られたＧａＡｓ基板は様々の電子デバイスや
光デバイスに応用されてきている。For example, by growing an epitaxial layer of GaAs (hereinafter referred to as GaAs layer) on a Si substrate, a substrate having both excellent mechanical strength of Si and high-speed response of GaAs (hereinafter , GaAs
A method for producing a substrate) has been studied, and the GaAs substrate obtained by the above method has been applied to various electronic devices and optical devices.
【０００５】このＧａＡｓ基板の用途の一つとして、最
近研究されているものにショットキーバリアダイオード
素子が挙げられる。One of the applications of this GaAs substrate is a Schottky barrier diode element which has been recently studied.
【０００６】ショットキーバリアダイオードは半導体と
金属とを接触させることにより作製されたダイオードを
いい、ＧａＡｓ基板を用いる場合は、Ｓｉ基板上に形成
されたＧａＡｓ層に金属を接触させて作製する。ダイオ
ードとしては、普通Ｐ−Ｎ接合ダイオードが用いられて
おり、このＰ−Ｎ接合ダイオードでは電子と正孔の二種
類のキャリアが接合を流れる電流に関与している。しか
し、前記ショットキーバリアダイオードでは、一種類の
キャリアのみが接合を流れる電流に関与しているので、
キャリアの蓄積による遅れがなく、本質的に高速応答特
性を示す。また放熱特性にも優れている。そのため、前
記ショットキーバリアダイオードは高速大電流用整流素
子として用いられている。The Schottky barrier diode is a diode produced by bringing a semiconductor and a metal into contact with each other. When a GaAs substrate is used, the Schottky barrier diode is produced by bringing a metal into contact with a GaAs layer formed on a Si substrate. A P-N junction diode is usually used as the diode. In this P-N junction diode, two types of carriers, electrons and holes, are involved in the current flowing through the junction. However, in the Schottky barrier diode, since only one type of carrier is involved in the current flowing through the junction,
There is no delay due to the accumulation of carriers, and it exhibits essentially high-speed response characteristics. It also has excellent heat dissipation characteristics. Therefore, the Schottky barrier diode is used as a high-speed large-current rectifying element.
【０００７】しかし、このような用途を有するＧａＡｓ
基板を実際に製造する場合には、以下のような問題があ
った。すなわち、ベースとなるＳｉ基板とその上に形成
されるＧａＡｓ層とでは格子定数及び熱膨張係数に差が
あるため、形成された前記ＧａＡｓ層中に多くの転位が
発生し、結晶性が低下し、デバイス等としての機能を良
好に発揮することができないという問題があった。However, GaAs having such applications
When actually manufacturing the substrate, there were the following problems. That is, since there is a difference in the lattice constant and the thermal expansion coefficient between the base Si substrate and the GaAs layer formed thereon, many dislocations occur in the formed GaAs layer, and the crystallinity decreases. However, there is a problem that the function as a device cannot be exhibited well.
【０００８】この転位を低減させ、良好な結晶性を有す
るＧａＡｓ層を成長させる方法として、０．２μｍ以下
のＧａＡｓ層を５００℃以下の低温で成長させた後、前
記第１のＧａＡｓ層の上に７００℃程度の温度で第２の
ＧａＡｓ層を成長させる、いわゆる二段階成長法が提案
されている（応用物理、第６１巻 第２号 １９９２年
１２６−１３３頁）。As a method of reducing the dislocations and growing a GaAs layer having good crystallinity, a GaAs layer having a thickness of 0.2 μm or less is grown at a low temperature of 500 ° C. or lower, and then the first GaAs layer is grown. In addition, a so-called two-step growth method has been proposed in which a second GaAs layer is grown at a temperature of about 700 ° C. (Applied Physics, Vol. 61, No. 2, 1992, 126-133).
【０００９】図８は前記二段階成長法の温度パターンを
示したグラフであり、最初の９５０℃での熱処理は、Ｓ
ｉ基板をクリーニングするための熱処理である。FIG. 8 is a graph showing a temperature pattern of the two-step growth method. The first heat treatment at 950 ° C. is S
This is a heat treatment for cleaning the i substrate.
【００１０】[0010]
【発明が解決しようとする課題】しかし上記方法におい
ても、成長させるＧａＡｓ層の厚さを３〜４μｍ以上に
すると、ＧａＡｓ層とその下に存在するＳｉ基板との熱
膨張係数の差に起因する応力が発生し、機械的強度の小
さいＧａＡｓ層にクラックが生じる（Japanese Journal
of Applied Physics,３０（３）,pp459-463(1991)）。
そのため、前記方法ではＧａＡｓ層が３〜４μｍ以上の
厚さの素子を製造するのが困難であった。However, even in the above method, when the thickness of the GaAs layer to be grown is set to 3 to 4 μm or more, it is caused by the difference in the thermal expansion coefficient between the GaAs layer and the underlying Si substrate. Stress causes cracking in the GaAs layer, which has low mechanical strength (Japanese Journal
of Applied Physics, 30 (3), pp459-463 (1991)).
Therefore, it is difficult to manufacture a device having a GaAs layer with a thickness of 3 to 4 μm or more by the above method.
【００１１】クラックの発生を抑えて３μｍ以上の厚さ
を有するＧａＡｓ層をＳｉ基板に成長させるには、熱膨
張係数の差に起因する応力をできるだけ小さくする必要
があり、そのためには低温でＧａＡｓ層を成長させなけ
ればならない。In order to suppress the occurrence of cracks and grow a GaAs layer having a thickness of 3 μm or more on a Si substrate, it is necessary to minimize the stress due to the difference in the coefficient of thermal expansion. The layers have to grow.
【００１２】低温でＧａＡｓ層の成長を行う方法の一つ
として、マイグレーション・エンハンスド・エピタキシ
ー（ＭＥＥ）法があり、この方法を用いてＧａＡｓ層の
全成長過程を３００℃という低温で行い、クラックの発
生なしに６μｍの厚さのＧａＡｓ層を比較的結晶性良く
成長させることができるという報告がある（JapaneseJo
urnal of Applied Physics,２９（４）,pp540-543(199
0)）。As one of the methods for growing a GaAs layer at a low temperature, there is a migration enhanced epitaxy (MEE) method. By using this method, the entire growth process of a GaAs layer is carried out at a low temperature of 300 ° C. There is a report that a 6 μm thick GaAs layer can be grown with relatively good crystallinity (JapaneseJo
urnal of Applied Physics, 29 (4), pp540-543 (199
0)).
【００１３】しかしながら、前記ＭＥＥ法は成長速度が
極めて遅いため、ＧａＡｓ層の全成長過程を前記ＭＥＥ
法のみにより行うことは実用上効率が悪く、その他には
Ｓｉ基板の上に３μｍ以上のＧａＡｓ層を生産性良く成
長させる方法がないという課題があった。However, since the growth rate of the MEE method is extremely slow, the entire growth process of the GaAs layer is performed by the MEE method.
There is a problem in that performing only by the method is inefficient in practical use, and there is no other method for growing a GaAs layer of 3 μm or more on the Si substrate with high productivity.
【００１４】一方、前述したショットキーバリアダイオ
ード素子では、実際に３μｍ以上の厚さのＧａＡｓ層を
有するＧａＡｓ基板が必要とされている。すなわち、前
記ショットキーバリアダイオードの逆耐圧特性は、Ｇａ
Ａｓ層の厚さと前記層中のキャリア濃度により決定さ
れ、例えば４０Ｖの逆耐圧が要求される素子では、Ｇａ
Ａｓ層の厚さとして３μｍ、前記層中のキャリア濃度と
して６×１０15ｃｍ-3が必要とされ、さらに前記逆耐圧
として９０Ｖが要求される素子では、ＧａＡｓ層の厚さ
として５μｍ、前記層中のキャリア濃度として３×１０
15ｃｍ-3が必要とされる。On the other hand, the Schottky barrier diode element described above actually requires a GaAs substrate having a GaAs layer with a thickness of 3 μm or more. That is, the reverse breakdown voltage characteristic of the Schottky barrier diode is Ga
In an element that is determined by the thickness of the As layer and the carrier concentration in the layer and requires a reverse breakdown voltage of, for example, 40 V, Ga
In a device in which the As layer has a thickness of 3 μm, the carrier concentration in the layer is 6 × 10 15 cm −3 , and the reverse breakdown voltage is 90 V, the GaAs layer has a thickness of 5 μm. 3 × 10 as the carrier concentration in the
15 cm -3 is required.
【００１５】このように、４０Ｖ以上の逆耐圧を有する
ショットキーバリアダイオード素子用の基板を得ようと
すれば、ＧａＡｓ層の厚さが３μｍ以上のＧａＡｓ基板
を製造する必要がある。しかし上記した理由により、従
来の方法を用いて、ＧａＡｓ層の厚さが３μｍ以上のＧ
ａＡｓ基板を効率良く製造することは困難であった。As described above, in order to obtain a substrate for a Schottky barrier diode element having a reverse breakdown voltage of 40 V or more, it is necessary to manufacture a GaAs substrate having a GaAs layer thickness of 3 μm or more. However, for the above reason, the GaAs layer having a thickness of 3 μm or more is formed by using the conventional method.
It was difficult to efficiently manufacture the aAs substrate.
【００１６】本発明はこのような課題に鑑みてなされた
ものであり、Ｓｉ基板の上に、結晶性の良いＧａＡｓ層
を３μｍ以上の厚さに効率良く成長させることができる
ＧａＡｓ基板の製造方法及び前記方法により得られたＧ
ａＡｓ基板を用いた逆耐電圧の高いショットキーバリア
ダイオード素子を提供することを目的としている。The present invention has been made in view of the above problems, and a method of manufacturing a GaAs substrate capable of efficiently growing a GaAs layer having good crystallinity to a thickness of 3 μm or more on a Si substrate. And G obtained by the above method
It is an object of the present invention to provide a Schottky barrier diode element having a high reverse withstand voltage using an aAs substrate.
【００１７】[0017]
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＧａＡｓ基板の製造方法は、シリコン基
板上にＧａＡｓ層をエピタキシャルに成長させるＧａＡ
ｓ基板の製造方法であって、シリコン基板上に厚さが
０．２μｍ以下の第１のＧａＡｓ層を５００℃以下で成
長させた後、該第１のＧａＡｓ層（以下、第１層と記
す）の上に該第１層との合計の厚さが３μｍ以下になる
ように第２のＧａＡｓ層（以下、第２層と記す）を６０
０℃以上で成長させ、さらに該第２層の上に前記第１層
及び前記第２層との合計の厚さが５〜７μｍになるよう
に第３のＧａＡｓ層（第３層）を５００℃以下で成長さ
せることを特徴としている。In order to achieve the above-mentioned object, a method of manufacturing a GaAs substrate according to the present invention is a GaA in which a GaAs layer is epitaxially grown on a silicon substrate.
s Substrate manufacturing method, wherein a first GaAs layer having a thickness of 0.2 μm or less is grown on a silicon substrate at 500 ° C. or less, and then the first GaAs layer (hereinafter referred to as a first layer). ), A second GaAs layer (hereinafter referred to as the second layer) 60 so that the total thickness with the first layer is 3 μm or less.
A third GaAs layer (third layer) 500 is grown on the second layer so that the total thickness of the first layer and the second layer is 5 to 7 μm. It is characterized by growing at a temperature of ℃ or below.
【００１８】Ｓｉ基板上にＧａＡｓ層を成長させる方法
としては、例えば有機金属化学気相（ＭＯＣＶＤ又はＯ
ＭＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法、前述
したＭＥＥ法等が挙げられる。As a method for growing a GaAs layer on a Si substrate, for example, metal organic chemical vapor phase (MOCVD or O
The MVPE) method, the molecular beam epitaxy (MBE) method, the above-mentioned MEE method and the like can be mentioned.
【００１９】前記ＭＯＣＶＤ法では、通常６５０〜７５
０℃でＧａＡｓ層を成長させるが、４００℃程度でもＧ
ａＡｓ層を成長させることは可能である。６５０〜７５
０℃でＧａＡｓ層を成長させる場合、その成長速度は３
μｍ／ｈ以上と非常に大きいという特徴がある。In the MOCVD method, it is usually 650-75.
The GaAs layer is grown at 0 ° C, but even at 400 ° C, G
It is possible to grow an aAs layer. 650-75
When growing a GaAs layer at 0 ° C, the growth rate is 3
It has a feature that it is very large, such as μm / h or more.
【００２０】一方、ＭＢＥ法では、通常４００〜６５０
℃でＧａＡｓ層を成長させる。前記ＭＯＣＶＤ法に比較
して低温でＧａＡｓ層を成長させることができるが、Ｇ
ａＡｓ層の成長速度は１μｍ／ｈ程度とＭＯＣＶＤ法に
比較して小さい。On the other hand, in the MBE method, it is usually 400 to 650.
Grow a GaAs layer at ° C. Although the GaAs layer can be grown at a lower temperature than the MOCVD method,
The growth rate of the aAs layer is about 1 μm / h, which is smaller than that of the MOCVD method.
【００２１】またＭＥＥ法では、前述したように４００
℃以下でも良好な結晶性を有するＧａＡｓ層を成長させ
ることができるが、ＧａＡｓ層の成長速度が０．３μｍ
／ｈ以下と前記した二つの方法に比較して小さい。In the MEE method, as described above, 400
A GaAs layer having good crystallinity can be grown even at a temperature of ℃ or below, but the growth rate of the GaAs layer is 0.3 μm.
/ H or less, which is smaller than the above two methods.
【００２２】本発明に係るＧａＡｓ基板の製造方法にお
いて、前記ＧａＡｓ層を成長させる方法は特に限定され
ず、上記いずれの方法を使用しても前記ＧａＡｓ基板を
製造することは可能であるが、結晶性のよい前記ＧａＡ
ｓ基板を効率よく製造するためには、前記第１層と前記
第２層をＭＯＣＶＤ法により成長させ、前記第３層をＭ
ＢＥ法により成長させるのが好ましい。In the GaAs substrate manufacturing method according to the present invention, the method for growing the GaAs layer is not particularly limited, and the GaAs substrate can be manufactured by using any of the above-mentioned methods, but the crystal The good GaA
In order to efficiently manufacture the s substrate, the first layer and the second layer are grown by the MOCVD method, and the third layer is grown by the MCVD method.
It is preferable to grow by the BE method.
【００２３】本発明の方法によれば、１μｍ／ｈ以上の
成長速度で前記第２層及び前記第３層を成長させても、
結晶性に優れた半導体基板を製造することができる。According to the method of the present invention, even if the second layer and the third layer are grown at a growth rate of 1 μm / h or more,
A semiconductor substrate having excellent crystallinity can be manufactured.
【００２４】また本発明に係るショットキーバリアダイ
オード素子は、前記ＧａＡｓ基板の製造方法により製造
されたＧａＡｓ基板のＳｉ面にオーミック電極、ＧａＡ
ｓ面にショットキー電極がそれぞれ形成されていること
を特徴としている。Further, the Schottky barrier diode element according to the present invention has an ohmic electrode, GaA, on the Si surface of the GaAs substrate manufactured by the method for manufacturing the GaAs substrate.
It is characterized in that Schottky electrodes are respectively formed on the s-plane.
【００２５】前記オーミック性の電極としては、例えば
ＡｕＧｅＮｉ、ＡｕＧｅ等の合金やＩｎ等の金属が上げ
られ、前記ショットキー電極としては、例えばＷＳｉ等
の合金やＡｕ、Ａｌ等の金属が挙げられる。Examples of the ohmic electrode include alloys such as AuGeNi and AuGe and metals such as In. Examples of the Schottky electrodes include alloys such as WSi and metals such as Au and Al.
【００２６】[0026]
【作用】Ｓｉ基板上にＧａＡｓ層を成長させると、前記
Ｓｉ基板と前記ＧａＡｓ層との熱膨張の差による応力が
発生する。この応力は、前記ＧａＡｓ層を成長させる温
度と常温との温度差に比例して大きくなる。従って、前
記ＧａＡｓ層を成長させる温度を低下させて、前記応力
を低減させることにより、熱膨張係数の差による前記Ｇ
ａＡｓ層のクラックの発生を防止することができ、前記
ＧａＡｓ層の膜厚を３μｍ以上にすることが可能とな
る。When the GaAs layer is grown on the Si substrate, stress is generated due to the difference in thermal expansion between the Si substrate and the GaAs layer. This stress increases in proportion to the temperature difference between the growth temperature of the GaAs layer and room temperature. Therefore, by lowering the temperature at which the GaAs layer is grown to reduce the stress, it is possible to reduce the G
Generation of cracks in the aAs layer can be prevented, and the film thickness of the GaAs layer can be 3 μm or more.
【００２７】一方、全てのＧａＡｓ層を低温で成長させ
ようとすれば、成長速度が遅くなるため、前記ＧａＡｓ
層の形成に長時間を要し、生産性が悪くなる。また、形
成された前記ＧａＡｓ層の結晶性が悪化するため、その
機能に支障を生じる。On the other hand, if an attempt is made to grow all the GaAs layers at a low temperature, the growth rate becomes slow, so
It takes a long time to form the layer, and the productivity is deteriorated. Further, the crystallinity of the formed GaAs layer is deteriorated, which causes a hindrance to the function thereof.
【００２８】従って、効率良く、しかも結晶性の良いＧ
ａＡｓ基板をＧａＡｓ層にクラックを発生させることな
く製造するためには、上記した要因を考慮して製造条件
を設定する必要がある。Therefore, G having good efficiency and good crystallinity
In order to manufacture the aAs substrate without causing cracks in the GaAs layer, it is necessary to set the manufacturing conditions in consideration of the above factors.
【００２９】上記したＧａＡｓ基板の製造方法によれ
ば、シリコン基板上に厚さが０．２μｍ以下の前記第１
層を５００℃以下で成長させるので、前記Ｓｉ基板と前
記第１層の熱膨張係数の差に起因する応力が小さく、か
つその上に形成される前記第２層中の転位が減少する。According to the method of manufacturing the GaAs substrate described above, the first substrate having a thickness of 0.2 μm or less is formed on the silicon substrate.
Since the layer is grown at 500 ° C. or lower, the stress caused by the difference in thermal expansion coefficient between the Si substrate and the first layer is small, and the dislocations in the second layer formed thereon are reduced.
【００３０】また、前記第１層の上に前記第１層との合
計の厚さが３μｍ以下になるように前記第２層を６００
℃以上で成長させるので、結晶性の良好な前記ＧａＡｓ
層が形成され、その厚さが３μｍ以下であるので、クラ
ックが発生することもない。On the first layer, the second layer is formed so that the total thickness of the first layer and the first layer is 3 μm or less.
Since GaAs is grown at a temperature of ℃ or above, it has good crystallinity.
Since the layer is formed and the thickness thereof is 3 μm or less, no crack is generated.
【００３１】さらに前記第２層の上に前記第１層及び前
記第２層との合計の厚さが５〜７μｍになるように前記
第３層を５００℃以下で成長させるので、熱歪の発生が
抑えられてクラックの発生がなく、かつＧａＡｓ層全体
の膜厚は厚くなる。Further, since the third layer is grown on the second layer at a temperature of 500 ° C. or lower so that the total thickness of the first layer and the second layer is 5 to 7 μm, thermal strain of Generation is suppressed, cracks are not generated, and the thickness of the entire GaAs layer is increased.
【００３２】このように上記構成のＧａＡｓ基板の製造
方法によれば、従来は困難であった結晶性の良いＧａＡ
ｓエピタキシャル層が３μｍ以上の厚さに効率よく形成
される。As described above, according to the method of manufacturing a GaAs substrate having the above-described structure, GaA having good crystallinity, which has been difficult in the past, is obtained.
The s epitaxial layer is efficiently formed to have a thickness of 3 μm or more.
【００３３】また上記構成のショットキーバリアダイオ
ード素子によれば、前記ＧａＡｓ基板の製造方法により
製造されたＧａＡｓ基板のＳｉ面にオーミック電極、Ｇ
ａＡｓ面にショットキー電極がそれぞれ形成されている
ので、逆耐電圧に優れたショットキーバリアダイオード
素子となる。Further, according to the Schottky barrier diode device having the above structure, the ohmic electrode, G, and G are formed on the Si surface of the GaAs substrate manufactured by the method for manufacturing the GaAs substrate.
Since the Schottky electrodes are formed on the aAs surface, the Schottky barrier diode element has an excellent reverse withstand voltage.
【００３４】[0034]
【実施例】以下、本発明に係るＧａＡｓ基板の製造方法
及び該基板を用いたショットキーバリアダイオード素子
についての実施例及び比較例を説明する。EXAMPLES Examples and comparative examples of a method of manufacturing a GaAs substrate according to the present invention and a Schottky barrier diode device using the substrate will be described below.
【００３５】［実施例１］図１は本実施例に係るＧａＡ
ｓ基板の製造方法を実施した際のＧａＡｓ層形成の温度
パターンを示したグラフであり、図２は本実施例の方法
により得られたＧａＡｓ基板を示した断面図であり、図
中、１１はＳｉ基板、１２は第１層、１３は第２層、１
４は第３層をそれぞれ示している。[Embodiment 1] FIG. 1 shows GaA according to the present embodiment.
3 is a graph showing a temperature pattern of GaAs layer formation when the s substrate manufacturing method is carried out, and FIG. 2 is a sectional view showing a GaAs substrate obtained by the method of the present embodiment, in which 11 is a figure. Si substrate, 12 is the first layer, 13 is the second layer, 1
4 shows the 3rd layer, respectively.
【００３６】本実施例では、ＧａＡｓ基板の製造をすべ
てＭＢＥ法のみを用いて行った。In this embodiment, the GaAs substrate is manufactured only by the MBE method.
【００３７】まず、［１１０］方向に２°オフしたＳｉ
基板１１をＭＢＥチャンバー内に載置した後、図１に示
したようにＳｉ基板１１の温度を９５０℃まで上昇させ
て、Ｓｉ基板１１のクリーニングを行った。First, Si turned off by 2 ° in the [110] direction.
After the substrate 11 was placed in the MBE chamber, the temperature of the Si substrate 11 was raised to 950 ° C. as shown in FIG. 1 to clean the Si substrate 11.
【００３８】次に、クヌーセンセルを加熱して、固体Ｇ
ａと固体Ａｓを蒸発させ、Ｇａの蒸気圧（ＰGa）とＡｓ
の蒸気圧（ＰAs）の比（ＰAs／ＰGa）を６０、Ｓｉ基板
１１の温度を４００℃に設定して、Ｓｉ基板１１の上に
第１層１２を０．２μｍの厚さに成長させた。このとき
の第１層１２の成長速度は、０．３μｍ／ｈであった。Next, the Knudsen cell is heated to a solid G
a and solid As are evaporated, and the vapor pressure of Ga (P Ga ) and As
The vapor pressure (P As ) ratio (P As / P Ga ) is set to 60, the temperature of the Si substrate 11 is set to 400 ° C., and the first layer 12 is 0.2 μm thick on the Si substrate 11. I grew it. The growth rate of the first layer 12 at this time was 0.3 μm / h.
【００３９】次に、ＰAs／ＰGaを２０、第１層１２を有
するＳｉ基板１１の温度を６５０℃に設定し、第１層１
２の上に第２層１３を３．０μｍの厚さに成長させた。
このときの第２層１３の成長速度は、１．０μｍ／ｈで
あった。Next, P As / P Ga is set to 20, and the temperature of the Si substrate 11 having the first layer 12 is set to 650 ° C.
A second layer 13 was grown on top of No. 2 to a thickness of 3.0 μm.
The growth rate of the second layer 13 at this time was 1.0 μm / h.
【００４０】さらに引き続いて、ＰAs／ＰGaを２０、第
１層１２及び第２層１３を有するＳｉ基板１１の温度を
５００℃に設定し、第２層１３の上に第３層１４を２．
０μｍの厚さに成長させた。このときの第３層１４の成
長速度は、１．０μｍ／ｈであった。前記工程により形
成されたＧａＡｓ層の合計の膜厚は５．２μｍとなっ
た。そして、得られたＧａＡｓ基板の表面や内部を微分
干渉顕微鏡（倍率８００倍）を用いて観察したが、クラ
ックの発生はみられなかった。Further, subsequently, the temperature of P As / P Ga is 20, the temperature of the Si substrate 11 having the first layer 12 and the second layer 13 is set to 500 ° C., and the third layer 14 is formed on the second layer 13. 2.
It was grown to a thickness of 0 μm. The growth rate of the third layer 14 at this time was 1.0 μm / h. The total thickness of the GaAs layers formed by the above process was 5.2 μm. Then, the surface and the inside of the obtained GaAs substrate were observed by using a differential interference microscope (magnification: 800 times), but no crack was observed.
【００４１】次に、第３層１４の厚さを変化させた他は
前記実験と同様の実験を繰り返して行い、クラックの発
生しないＧａＡｓ層の合計の厚さの上限値を求めたとこ
ろ、７μｍであった。Next, an experiment similar to the above experiment was repeated except that the thickness of the third layer 14 was changed, and the upper limit value of the total thickness of the GaAs layers in which no crack was generated was obtained. Met.
【００４２】［実施例２］図３は本実施例に係るＧａＡ
ｓ基板の製造方法を実施した際のＧａＡｓ層形成の温度
パターンを示したグラフであり、図４は本実施例の方法
により得られたＧａＡｓ基板を示した断面図であり、図
中、２２は第１層、２３は第２層、２４は第３層をそれ
ぞれ示している。[Embodiment 2] FIG. 3 shows GaA according to the present embodiment.
FIG. 4 is a graph showing a temperature pattern of GaAs layer formation when the s substrate manufacturing method is carried out, and FIG. 4 is a cross-sectional view showing the GaAs substrate obtained by the method of the present embodiment, and 22 in the drawing. The first layer, 23 is the second layer, and 24 is the third layer.
【００４３】本実施例では、ＭＯＣＶＤ法を用いて第１
層２２及び第２層２３を成長させ、ＭＢＥ法を用いて第
３層２４を成長させた。In this embodiment, the first MOCVD method is used.
The layer 22 and the second layer 23 were grown, and the third layer 24 was grown using the MBE method.
【００４４】まず、［１１０］方向に２°オフしたＳｉ
基板１１をＭＯＣＶＤ炉内に載置し、図３に示したよう
にＳｉ基板１１の温度を１０００℃まで上昇させ、Ｓｉ
基板１１のクリーニングを行った。First, Si turned off by 2 ° in the [110] direction.
The substrate 11 is placed in a MOCVD furnace and the temperature of the Si substrate 11 is raised to 1000 ° C. as shown in FIG.
The substrate 11 was cleaned.
【００４５】次に、Ｇａ化合物としてトリメチルガリウ
ム、Ａｓ化合物としてＡｓＨ3 、キャリアガスとして水
素を用い、炉内の蒸気圧を７６Ｔｏｒｒ、ＧａとＡｓの
圧力比（ＰAs／ＰGa）を７０、Ｓｉ基板１１の温度を５
００℃に設定して、Ｓｉ基板１１の上に第１層２２を２
０ｎｍの厚さに成長させた。このときの第１層２２の成
長速度は、０．６μｍ／ｈであった。Next, trimethylgallium was used as a Ga compound, AsH 3 was used as an As compound, and hydrogen was used as a carrier gas. The vapor pressure in the furnace was 76 Torr, the pressure ratio between Ga and As (P As / P Ga ) was 70, and Si was Si. The temperature of the substrate 11 is set to 5
The first layer 22 is formed on the Si substrate 11 by setting the temperature to 00 ° C.
It was grown to a thickness of 0 nm. The growth rate of the first layer 22 at this time was 0.6 μm / h.
【００４６】次に、ＰAs／ＰGaを７０、第１層２２を有
するＳｉ基板１１の温度を７５０℃に設定し、第１層２
２の上に第２層２３を３．０μｍの厚さに成長させた。
このときの第２層２３の成長速度は、４．０μｍ／ｈで
あった。Next, P As / P Ga is set to 70, the temperature of the Si substrate 11 having the first layer 22 is set to 750 ° C., and the first layer 2 is set.
A second layer 23 was grown on top of No. 2 to a thickness of 3.0 μm.
The growth rate of the second layer 23 at this time was 4.0 μm / h.
【００４７】この工程の後、Ｓｉ基板１１の上に形成さ
れた第１層２２及び第２層２３の結晶性を向上させるた
め、第１層２２及び第２層２３を有するＳｉ基板１１の
温度を９００℃に上げ、５分間その温度を維持すること
によりアニールを行った。After this step, in order to improve the crystallinity of the first layer 22 and the second layer 23 formed on the Si substrate 11, the temperature of the Si substrate 11 having the first layer 22 and the second layer 23 is increased. Was raised to 900 ° C. and maintained at that temperature for 5 minutes to perform annealing.
【００４８】次に、ＭＯＣＶＤ炉から第１層２２及び第
２層２３を有するＳｉ基板１２を大気中に一旦取り出
し、直ちにＭＢＥチャンバーへ搬入した。Next, the Si substrate 12 having the first layer 22 and the second layer 23 was once taken out from the MOCVD furnace into the atmosphere and immediately carried into the MBE chamber.
【００４９】その後、第１層２２及び第２層２３を有す
るＳｉ基板１１を６００℃に加熱して、表面のクリーニ
ングを行い、さらに引き続いて、ＰAs／ＰGaを２０、第
１層２２及び第２層２３を有するＳｉ基板１１の温度を
５００℃に設定し、第３第３層２４を２．０μｍの厚さ
に成長させた。このときの第３層２４の成長速度は、
１．０μｍ／ｈであった。Then, the Si substrate 11 having the first layer 22 and the second layer 23 is heated to 600 ° C. to clean the surface, and subsequently, P As / P Ga is 20, the first layer 22 and The temperature of the Si substrate 11 having the second layer 23 was set to 500 ° C., and the third third layer 24 was grown to a thickness of 2.0 μm. The growth rate of the third layer 24 at this time is
It was 1.0 μm / h.
【００５０】前記工程により形成されたＧａＡｓ層の合
計の膜厚は５．０２μｍとなり、前記ＧａＡｓ層の形成
に要した時間は、ＭＯＣＶＤ炉からＭＢＥチャンバーへ
の搬送時間も含めて合計で３００分であり、実施例１に
おいてＧａＡｓ層１２、１３、１４の形成に要した時間
４２０分に比較して、効率良くＧａＡｓ層を成長させる
ことができた。The total film thickness of the GaAs layer formed by the above process was 5.02 μm, and the time required for the formation of the GaAs layer was 300 minutes in total including the transfer time from the MOCVD furnace to the MBE chamber. Thus, the GaAs layer could be efficiently grown in comparison with the time required for forming the GaAs layers 12, 13 and 14 of 420 minutes in Example 1.
【００５１】本実施例により得られたＧａＡｓ基板の表
面や内部を微分干渉顕微鏡（倍率８００倍）を用いて観
察したが、実施例１と同様にクラックの発生はみられな
かった。The surface and the inside of the GaAs substrate obtained in this example were observed using a differential interference microscope (magnification: 800 times), but no cracks were observed as in Example 1.
【００５２】［実施例３］第２層１３の厚さを変化させ
た他は実施例１と同様の条件でＳｉ基板１１上にＧａＡ
ｓ層を成長させる実験を繰り返し行い、得られたＧａＡ
ｓ基板のクラック発生率を調べた。図５は本実施例によ
り得られた第２層１３の膜厚とクラック発生率との関係
を示したグラフである。図５より明らかなように、第２
層１３の膜厚が３．０μｍ以下の場合はクラックが発生
していないが、第２層１３の膜厚が３．０μｍを超える
と急激にクラック発生率が上昇している。この図より、
第２層１３の膜厚の上限値は３μｍであることがわか
る。[Embodiment 3] GaA is formed on the Si substrate 11 under the same conditions as in Embodiment 1 except that the thickness of the second layer 13 is changed.
The GaA obtained by repeating the experiment for growing the s layer was obtained.
The crack occurrence rate of the s substrate was examined. FIG. 5 is a graph showing the relationship between the film thickness of the second layer 13 obtained in this example and the crack generation rate. As is clear from FIG. 5, the second
When the film thickness of the layer 13 is 3.0 μm or less, no crack is generated, but when the film thickness of the second layer 13 exceeds 3.0 μm, the crack occurrence rate is rapidly increased. From this figure,
It can be seen that the upper limit of the film thickness of the second layer 13 is 3 μm.
【００５３】［比較例１］実施例１で使用したＳｉ基板
１１と同様の基板を使用し、クリーニング及び第１層１
２の形成を実施例１と同じ条件で行い、Ｓｉ基板１１上
に０．２μｍの第１層１２を成長させた。[Comparative Example 1] A substrate similar to the Si substrate 11 used in Example 1 was used, and cleaning and the first layer 1 were performed.
2 was formed under the same conditions as in Example 1, and a 0.2 μm first layer 12 was grown on the Si substrate 11.
【００５４】次に、ＰAs／ＰGaを６０、第１層１２を有
するＳｉ基板１１の温度を６５０℃に設定し、第２層１
３を５μｍの厚さに成長させた。Next, P As / P Ga is set to 60, the temperature of the Si substrate 11 having the first layer 12 is set to 650 ° C., and the second layer 1 is set.
3 was grown to a thickness of 5 μm.
【００５５】その後、第１層１２及び第２層１３が形成
されたＳｉ基板１１を取り出して、その表面を観察した
ところ、多数のクラックが発生していた。After that, when the Si substrate 11 on which the first layer 12 and the second layer 13 were formed was taken out and the surface was observed, many cracks were found.
【００５６】［比較例２］実施例１で使用したＳｉ基板
１１と同様の基板を使用し、クリーニング及び第１層１
２の形成を実施例１と同じ条件で行い、Ｓｉ基板１１上
に０．２μｍの第１層１２を成長させた。[Comparative Example 2] The same substrate as the Si substrate 11 used in Example 1 was used, and the cleaning and first layer 1 were used.
2 was formed under the same conditions as in Example 1, and a 0.2 μm first layer 12 was grown on the Si substrate 11.
【００５７】次に、ＰAs／ＰGaを６０、第１層１２を有
するＳｉ基板１１の温度を５００℃に設定し、第２層１
３を５μｍの厚さに成長させた。Next, P As / P Ga is set to 60, the temperature of the Si substrate 11 having the first layer 12 is set to 500 ° C., and the second layer 1 is set.
3 was grown to a thickness of 5 μm.
【００５８】その後、第１層１２及び第２層１３が形成
されたＳｉ基板１１を取り出し、溶融したＫＯＨに浸漬
してエッチングを行い、表面に生じたエッチピットを微
分干渉顕微鏡（倍率８００倍）で観察することにより表
面転位密度を測定した。実施例１で得られたＧａＡｓ基
板についても同様にエッチングを行って、表面転位密度
を測定した。その結果、実施例１で得られたＧａＡｓ基
板では、表面転位密度が７×１０6 ｃｍ-2であったのに
対し、本比較例で得られたＧａＡｓ基板では、表面転位
密度が３×１０7 ｃｍ-2と高く、結晶性が低かった。こ
れは、ＧａＡｓ層の形成温度が、転位の速度が大きくな
る６００℃より低いため、転位がＳｉ基板１１とＧａＡ
ｓ層の間に規則的に形成されず、ＧａＡｓ層の表面まで
貫通しているためと考えられる。Then, the Si substrate 11 on which the first layer 12 and the second layer 13 are formed is taken out and immersed in molten KOH for etching, and the etch pits formed on the surface are observed by a differential interference microscope (magnification: 800 times). The surface dislocation density was measured by observing with. The GaAs substrate obtained in Example 1 was similarly etched to measure the surface dislocation density. As a result, the surface dislocation density of the GaAs substrate obtained in Example 1 was 7 × 10 6 cm −2 , whereas the surface dislocation density of the GaAs substrate obtained in this comparative example was 3 × 10 6. It was as high as 7 cm -2 and had low crystallinity. This is because the formation temperature of the GaAs layer is lower than 600.degree.
It is considered that it is not formed regularly between the s layers and penetrates to the surface of the GaAs layer.
【００５９】［実施例４］実施例１の方法と同様の方法
によりＧａＡｓエピタキシャル層の合計の厚さが５．２
μｍのＧａＡｓ基板を製造した。このとき、ドーパント
としてＳｉを用い、キャリア濃度は３×１０15ｃｍ-3と
した。得られたＧａＡｓ基板にはクラックはみられなか
った。[Embodiment 4] The total thickness of the GaAs epitaxial layers was 5.2 by the same method as in Embodiment 1.
A μm GaAs substrate was manufactured. At this time, Si was used as a dopant and the carrier concentration was 3 × 10 15 cm −3 . No crack was found in the obtained GaAs substrate.
【００６０】前記ＧａＡｓ基板を用い、ＧａＡｓ層が形
成されていないＳｉ基板１１の裏面にＡｕＧｅＮｉ合金
から構成されるオーミック電極を成長させ、さらにＧａ
Ａｓエピタキシャル層の上にＡｕを用いて直径１ｍｍの
円形ショットキー電極を１００個成長させることによ
り、ショットキーバリアダイオード素子を作製した。図
６は本実施例に係るショットキーバリアダイオード素子
の逆耐圧分布を示したグラフである。この場合、逆耐圧
はリーク電流が０．１ｍＡ／ｃｍ2 を超える逆電圧とし
た。Using the GaAs substrate, an ohmic electrode composed of an AuGeNi alloy is grown on the back surface of the Si substrate 11 on which the GaAs layer is not formed, and then Ga is further formed.
A Schottky barrier diode element was manufactured by growing 100 circular Schottky electrodes having a diameter of 1 mm on the As epitaxial layer using Au. FIG. 6 is a graph showing the reverse breakdown voltage distribution of the Schottky barrier diode device according to this example. In this case, the reverse breakdown voltage was set to a reverse voltage with a leak current exceeding 0.1 mA / cm 2 .
【００６１】［比較例３］比較例１で得られたＧａＡｓ
基板を用い、実施例４と同様にショットキーバリアダイ
オード素子を作製した。図７は本比較例に係るショット
キーバリアダイオード素子の逆耐圧分布を示したグラフ
である。[Comparative Example 3] GaAs obtained in Comparative Example 1
A Schottky barrier diode element was produced in the same manner as in Example 4 using the substrate. FIG. 7 is a graph showing the reverse breakdown voltage distribution of the Schottky barrier diode element according to this comparative example.
【００６２】図６と図７を比較すると、実施例４に係る
ショットキーバリアダイオード素子は、逆耐圧が９０Ｖ
を超える素子の割合が７５％と高いのに対し、比較例３
に係るショットキーバリアダイオード素子では、９０Ｖ
を超える素子の割合が１０％と極めて低かった。これ
は、比較例３に係るショットキーバリアダイオード素子
では、多くの素子にクラックが発生したために逆耐圧の
値が低下したのに対し、実施例４に係るショットキーバ
リアダイオード素子はクラックの発生がないため、逆耐
圧が充分に高かったためと考えられる。Comparing FIG. 6 and FIG. 7, the Schottky barrier diode element according to Example 4 has a reverse breakdown voltage of 90V.
The ratio of the elements exceeding the ratio is as high as 75%, while the comparative example 3
The Schottky barrier diode element according to
The ratio of the elements exceeding 10% was extremely low at 10%. This is because in the Schottky barrier diode element according to Comparative Example 3, the reverse withstand voltage value was lowered because many elements were cracked, whereas the Schottky barrier diode element according to Example 4 was not cracked. It is probable that the reverse breakdown voltage was sufficiently high because it was not present.
【００６３】なお、上記実施例４では実施例１で得られ
たＧａＡｓ基板を使用したが、その他の実施例により得
られたＧａＡｓ基板を用いても同様に逆耐圧性に優れた
ショットキーバリアダイオード素子を作製することがで
きた。In the fourth embodiment, the GaAs substrate obtained in the first embodiment is used. However, the GaAs substrates obtained in the other embodiments are also used in the Schottky barrier diode excellent in reverse withstand voltage. The device could be manufactured.
【００６４】[0064]
【発明の効果】以上詳述したように本発明に係るＧａＡ
ｓ基板の製造方法にあっては、シリコン基板上にＧａＡ
ｓ層をエピタキシャルに成長させるＧａＡｓ基板の製造
方法であって、シリコン基板上に厚さが０．２μｍ以下
の第１層を５００℃以下で成長させた後、該第１層の上
に該第１層との合計の厚さが３μｍ以下になるように第
２層を６００℃以上で成長させ、さらに該第２層の上に
前記第１層及び前記第２層との合計の厚さが５〜７μｍ
になるように第３層を５００℃以下で成長させるので、
Ｓｉ基板の上に、従来は困難であった結晶性の良いＧａ
Ａｓ層を３μｍ以上の厚さで効率よく成長させることが
できる。As described above in detail, the GaA according to the present invention
In the method of manufacturing the s substrate, GaA is formed on the silicon substrate.
A method of manufacturing a GaAs substrate, in which an s layer is epitaxially grown, comprising: growing a first layer having a thickness of 0.2 μm or less on a silicon substrate at 500 ° C. or less, and then forming the first layer on the first layer. The second layer is grown at 600 ° C. or higher so that the total thickness of the first layer and the first layer is 3 μm or less, and the total thickness of the first layer and the second layer is further formed on the second layer. 5-7 μm
Since the third layer is grown at 500 ° C. or lower so that
Ga with good crystallinity, which was difficult in the past, was formed on the Si substrate.
The As layer can be efficiently grown with a thickness of 3 μm or more.
【００６５】また本発明に係るショットキーバリアダイ
オード素子にあっては、前記ＧａＡｓ基板の製造方法に
より製造されたＧａＡｓ基板のＳｉ面にオーミック電
極、ＧａＡｓ面にショットキー電極がそれぞれ形成され
ているので、逆耐電圧に優れたショットキーバリアダイ
オード素子を作製することができる。In the Schottky barrier diode element according to the present invention, since the ohmic electrode is formed on the Si surface and the Schottky electrode is formed on the GaAs surface of the GaAs substrate manufactured by the GaAs substrate manufacturing method. A Schottky barrier diode element having an excellent reverse withstand voltage can be manufactured.
【図１】本発明の実施例１に係るＧａＡｓ基板の製造方
法を実施する際のＧａＡｓ層形成の温度パターンを示し
たグラフである。FIG. 1 is a graph showing a temperature pattern for forming a GaAs layer when a method for manufacturing a GaAs substrate according to a first embodiment of the present invention is carried out.
【図２】実施例１の方法により得られたＧａＡｓ基板を
示した断面図である。2 is a cross-sectional view showing a GaAs substrate obtained by the method of Example 1. FIG.
【図３】実施例２に係るＧａＡｓ基板の製造方法を実施
する際のＧａＡｓ層形成の温度パターンを示したグラフ
である。FIG. 3 is a graph showing a temperature pattern of GaAs layer formation when the method of manufacturing a GaAs substrate according to the second embodiment is performed.
【図４】実施例２の方法により得られたＧａＡｓ基板を
示した断面図である。4 is a sectional view showing a GaAs substrate obtained by the method of Example 2. FIG.
【図５】実施例３に係るＧａＡｓ層の製造方法により得
られた第２層の膜厚とクラック発生率との関係を示した
グラフである。FIG. 5 is a graph showing the relationship between the film thickness of the second layer and the crack occurrence rate obtained by the method for manufacturing a GaAs layer according to Example 3.
【図６】実施例４に係るショットキーバリアダイオード
素子の逆耐圧分布を示したグラフである。FIG. 6 is a graph showing a reverse breakdown voltage distribution of a Schottky barrier diode element according to Example 4.
【図７】比較例３に係るショットキーバリアダイオード
素子の逆耐圧分布を示したグラフである。FIG. 7 is a graph showing a reverse breakdown voltage distribution of a Schottky barrier diode element according to Comparative Example 3.
【図８】従来のＧａＡｓ基板の製造方法を実施した際の
ＧａＡｓ層形成の温度のパターンを示したグラフであ
る。FIG. 8 is a graph showing a temperature pattern for forming a GaAs layer when a conventional GaAs substrate manufacturing method is performed.
１１ Ｓｉ基板 １２、２２ 第１層 １３、２３ 第２層 １４、２４ 第３層 11 Si substrate 12, 22 first layer 13, 23 second layer 14, 24 third layer
Claims (2)
シャルに成長させるＧａＡｓ基板の製造方法であって、
シリコン基板上に厚さが０．２μｍ以下の第１のＧａＡ
ｓ層を５００℃以下で成長させた後、該第１のＧａＡｓ
層の上に該第１のＧａＡｓ層との合計の厚さが３μｍ以
下になるように第２のＧａＡｓ層を６００℃以上で成長
させ、さらに該第２のＧａＡｓ層の上に前記第１のＧａ
Ａｓ層及び前記第２のＧａＡｓ層との合計の厚さが５〜
７μｍになるように第３のＧａＡｓ層を５００℃以下で
成長させることを特徴とするＧａＡｓ基板の製造方法。1. A method of manufacturing a GaAs substrate in which a GaAs layer is epitaxially grown on a silicon substrate, the method comprising:
First GaA having a thickness of 0.2 μm or less on a silicon substrate
After growing the s-layer at 500 ° C. or below, the first GaAs
A second GaAs layer is grown on the layer at 600 ° C. or higher so that the total thickness of the first GaAs layer and the first GaAs layer is 3 μm or less, and the first GaAs layer is further grown on the second GaAs layer. Ga
The total thickness of the As layer and the second GaAs layer is 5 to
A method of manufacturing a GaAs substrate, which comprises growing a third GaAs layer at 500 ° C. or less so as to have a thickness of 7 μm.
ａＡｓ基板のＳｉ面にオーミック電極、ＧａＡｓ面にシ
ョットキー電極がそれぞれ形成されていることを特徴と
するショットキーバリアダイオード素子。2. G produced by the method according to claim 1.
A Schottky barrier diode element characterized in that an ohmic electrode is formed on the Si surface of an aAs substrate and a Schottky electrode is formed on the GaAs surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618093A JPH0714776A (en) | 1993-06-17 | 1993-06-17 | Production of gaas substrate and schottky barrier diode element employing it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618093A JPH0714776A (en) | 1993-06-17 | 1993-06-17 | Production of gaas substrate and schottky barrier diode element employing it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714776A true JPH0714776A (en) | 1995-01-17 |
Family
ID=15401950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14618093A Pending JPH0714776A (en) | 1993-06-17 | 1993-06-17 | Production of gaas substrate and schottky barrier diode element employing it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714776A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511815A (en) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | III / VSi Template Manufacturing Method |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
-
1993
- 1993-06-17 JP JP14618093A patent/JPH0714776A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511815A (en) * | 2011-04-07 | 2014-05-19 | エヌアーエスペー スリー／ヴィー ゲーエムベーハー | III / VSi Template Manufacturing Method |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006262B1 (en) | Thin film forming method of semiconductor | |
| US6849874B2 (en) | Minimizing degradation of SiC bipolar semiconductor devices | |
| JP5818853B2 (en) | Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate | |
| US8338833B2 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
| US5229625A (en) | Schottky barrier gate type field effect transistor | |
| KR20100094460A (en) | Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic device | |
| CA1297390C (en) | Method of epitaxially growing gallium arsenide on silicon | |
| KR20100092932A (en) | Semiconductor substrate and method for manufacturing semiconductor substrate | |
| KR20100090767A (en) | Semiconductor substrate, method for producing semiconductor substrate, and electronic device | |
| KR20100092931A (en) | Semiconductor substrate, method for producing semiconductor substrate, and electronic device | |
| US4925810A (en) | Compound semiconductor device and a method of manufacturing the same | |
| CN113078205B (en) | SiC epitaxial structure based on Al-N codoping and preparation method thereof | |
| JPH0714776A (en) | Production of gaas substrate and schottky barrier diode element employing it | |
| US7564062B2 (en) | Electrode for p-type SiC | |
| JP2565908B2 (en) | Compound semiconductor device | |
| Lee et al. | Rapid thermal annealing of Be+‐implanted In0. 52Al0. 48As | |
| JP2000277440A (en) | Nitride iii-v compound semiconductor crystal film, semiconductor device, and semiconductor laser using the same | |
| TWI378495B (en) | Manufacturing method of compound semiconductior substrate having pn junction | |
| JPH04318922A (en) | Growth method for compound semiconductor crystal | |
| KR100407955B1 (en) | method for forming GaAs on fusion substrate | |
| CN111293037A (en) | P-type SiC epitaxy and growth method thereof | |
| JPH08321444A (en) | Semiconductor substrate and manufacture thereof | |
| JPH06267847A (en) | Manufacture of metallic film/compound semiconductor multilayered structure on element semiconductor substrate | |
| JPH09106949A (en) | Compound semiconductor substrate and manufacture thereof | |
| JPH0897442A (en) | Compound semiconductor epitaxial wafer and semiconductor device |