JPH07143202A - システムを構成する方法、デバイスを構成する方法、制御装置およびシステム - Google Patents

システムを構成する方法、デバイスを構成する方法、制御装置およびシステム

Info

Publication number
JPH07143202A
JPH07143202A JP5202437A JP20243793A JPH07143202A JP H07143202 A JPH07143202 A JP H07143202A JP 5202437 A JP5202437 A JP 5202437A JP 20243793 A JP20243793 A JP 20243793A JP H07143202 A JPH07143202 A JP H07143202A
Authority
JP
Japan
Prior art keywords
coaxial
controller
faps
fap
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5202437A
Other languages
English (en)
Inventor
Gregory J Arends
グレゴリ・ジェームス・アレンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07143202A publication Critical patent/JPH07143202A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31181—Controller and device have several formats and protocols, select common one
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【目的】 制御装置とそれにつながれてたデバイスの間
で同一ポートを介して同時に通信するための多数のフォ
ーマットおよびプロトコール（ＦＡＰ）のサポートを組
み合わせるための包括的プロセスを提供する。 【構成】 ２つのユニットの間の伝送媒体は２線式ケー
ブル、即ち同軸と呼ばれるツイスト・ペア、同軸ケーブ
ル等である。制御装置とデバイスの各々は自身の同軸Ｆ
ＡＰの収集を有し、これらは互いに同じものでも異なる
ものでもよい。各ユニットがサポートする特定の同軸Ｆ
ＡＰを同定する情報が制御装置とデバイスの間で交換さ
れ、制御装置とデバイスに共通の１組の同軸ＦＡＰが同
定される。制御装置とデバイスに共通の通信バッファが
１組の共通同軸ＦＡＰをサポートするように構成され
る。各同軸ＦＡＰは独立にイネーブルされたりディスエ
ーブルされたりする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は通信システムに係り、さ
らに具体的には、多数のフォーマットとプロトコールが
サポートされるようにシステムを構成する方法に係る。
【０００２】
【従来の技術】コンピュータネットワークでは、例えば
広く使われているＩＢＭ社の３２７０ディスプレイ制御
装置のごとき端末がユーザとホスト・コンピューティン
グ・システムの間のインターフェイスとして使われる。
端末は非同期式でもよく、その場合文字はホスト・コン
ピュータと端末の間で一時に送信され、また端末は同期
式でもよく、その場合文字はグループ全体がアッセンブ
ルされるまでバッファ内に貯蔵される。非同期式端末は
最も一般的であり最も経済的ではあるが、ＩＢＭ社の３
２７０のごとき同期式端末の方が効率的である。
【０００３】端末からの通信回線はホスト・コンピュー
タに直接に取り付けられてもよいが、ホスト・コンピュ
ータ・システムと端末の間にクラスタ制御装置または通
信制御装置を使うのが一般的である。多くの場合、クラ
スタ制御装置は端末群または端末のクラスタの動作を制
御することだけがジョブである小型のコンピュータより
なる。就中、通信制御装置は多くの通信関連機能を遂行
しホスト・コンピュータがアプリケーション関連の仕事
に自由につけるようにする。クラスタ制御装置の例はＩ
ＢＭ社の３１７４エスタブリシュメント制御装置であ
る。
【０００４】制御装置および種々の端末につながれる通
信回線は少なくとも理論的には大概のいずれの種類の通
信媒体よりなるものでよい。しかし最も一般的には、同
軸、ツイスト・ペアまたはツイスト・シールド・ペア・
ケーブルのごとき２線式ケーブルである。本明細暑中
「同軸」なる語はこれらケーブルまたはその均等物のい
ずれかを指す。
【０００５】データは標準のフォーマットおよびプロト
コール（ＦＡＰ）に従ってホスト・コンピュータと制御
装置と端末の間で同軸媒体を介して送信される。２つの
通信ユニット、即ち制御装置と端末は適正に通信するた
めには同じＦＡＰをサポートしなければならない。
【０００６】同軸媒体を介して通信をするのに使用され
ているＦＡＰは数多く現存する。通常は種々のＦＡＰが
ホスト・コンピュータとつながれる種々の端末に対応す
る。特定の同軸ＦＡＰを有する２つの３２７０型端末の
例は制御ユニット端末（ＣＵＴ）と分散機能端末（ＤＦ
Ｔ）である。
【０００７】異なる種類の端末はユーザの需要に応じて
異なる機能を遂行する。例えば、制御ユニット端末は３
２７０データ・ストリーム自体の解釈（インタープリー
ト）は行わず、制御装置とは独立に機能を遂行もしな
い。制御装置はデータ・ストリームを解釈し制御ユニッ
ト端末のために機能を遂行する。しかし、ユーザがロー
カル信頼性、ＲＡＳ、ネットワーク管理および構成情報
をユーザがつながっている制御装置から直接に得たいと
欲する場合、制御ユニット端末が要求される。
【０００８】他方、分散機能端末はローカルＲＡＳ、ネ
ットワーク管理および構成情報を制御ユニット端末のよ
うに直接に制御装置から得ることが出来ない。しかし、
分散機能端末はデータ・ストリームを解釈し制御装置と
は独立に機能を実行することが出来る。
【０００９】拡張型分散機能端末（ＤＦＴ−Ｅ）は分散
機能端末の拡張版であり、デバイスと制御装置が同一デ
バイス/制御装置ポート上で同時に分散機能端末インタ
フェースと限定された制御ユニット端末インタフェース
とをサポートするのを可能にする。従って、拡張型分散
機能端末機能を有するユーザは制御ユニット端末と分散
機能端末のセッションを同時に持つことが出来る。
【００１０】特定の３２７０型端末には直接に関連して
いないが、３１７４エスタブリシュメント制御装置とと
もに作動する他のＦＡＰは３１７４ピア通信装置であ
る。これは現存するインテリジェント・デバイスが３１
７４エスタブリシュメント制御装置を介してＩＢＭ社の
トークン・リングにブリッヂされている星形結線のＬＡ
Ｎセグメントを構成するのを可能にする。３１７４ピア
通信装置はインテリジェント・デバイスがピアからピア
へと通信し、接続オプションを増大し、ホスト接続を維
持し、ファイル、データベース、アプリケーション・プ
ログラムおよびプリンタのごとき資源を共有するための
手段を与える。
【００１１】上述の各ＦＡＰは他のＦＡＰではサポート
されていない独特の機能をユーザに与える。デバイスと
制御装置にとって、同一デバイス/制御装置ポート上で
同時に多数のＦＡＰをサポート出来ることが望ましい。
このようにしてユーザは多数のＦＡＰを介して同時にア
クティブな接続を得ることが出来る。
【００１２】現在、拡張型分散機能端末機能はデバイス
と制御装置が制御ユニット端末と分散機能端末を同時に
サポートすることを可能にする。しかし、拡張型分散機
能端末は３１７４ピアＦＡＰの付加的なサポートを許さ
ない。同様に、拡張型分散機能端末は諸来望まれるかも
しれない他のＦＡＰの付加的サポートをも許さない。現
在多数の同軸ＦＡＰのサポートを組み合わせる包括的な
プロセスは存在しない。
【００１３】
【発明が解決しようとする課題】本発明は制御装置とそ
れにつながれたデバイスの間で同一ポートを介して同時
に通信を行うために多数の同軸ＦＡＰのサポートを組み
合わせる包括的プロセスに関する。
【００１４】
【課題を解決するための手段】制御装置とそれにつなが
れたデバイスの各々は自身の同軸ＦＡＰの収集をサポー
トする。これらは同じものである場合もあるし異なる場
合もある。本プロセスによれば、制御装置と各ユニット
がサポートする特定の同軸ＦＡＰを同定するデバイスと
の間で情報が交換され、制御装置とデバイスの共通の１
組の同軸ＦＡＰが同定される。制御装置とデバイスは１
組の共通ＦＡＰをサポートするため共通の通信バッファ
を構成する。各同軸ＦＡＰは独立してイネーブルされた
りディスエーブルされたり出来る。
【００１５】
【実施例】表１は本発明に従って構成された３２７０型
デバイスの通信バッファを示す。通信バッファは２つの
ユニット間での通信の間制御装置によってアドレスされ
るデバイス内の貯蔵領域である。制御装置は通信バッフ
ァにデータを書き込むとともにそこからデータを読み出
すことが出来る。現在３２７０型デバイスにおける通信
バッファの最小バッファサイズは４ＫＢであり、最大サ
イズは６４ＫＢである。
【００１６】
【表１】 表１に示すごとく、通信バッファ１０は多数の通信領域
１２、１４、１６および１８に区分けされている。１つ
または複数の通信領域がデバイスによってサポートされ
た同軸ＦＡＰに対応する。同軸ＦＡＰの要求によっては
単一の同軸ＦＡＰが１つの通信領域を持ってもよいし、
また多数の通信領域を持ってもよい。
【００１７】各通信領域１２、１４、１６および１８は
２つのユニット間で送信されるべき実際のデータを格納
するためのバッファ・スペースを有する。通信領域は任
意の長さでよく唯一の制限は利用可能な総通信バッファ
・スペースである。また、通信領域は通信バッファ内の
任意の場所に置くことが出来る。各通信領域は同軸ＦＡ
Ｐ・ＩＤで同定される。１つの同軸ＦＡＰが２以上の通
信領域を有する場合、これら通信領域は同じ同軸ＦＡＰ
・ＩＤを持つ。
【００１８】通信バッファは通信領域１２、１４、１６
および１８を制御するための端末制御領域（ＴＣＡ）２
０を持つようにさらに区分けされる。ＴＣＡ ２０は各
サポートされた同軸ＦＡＰにより要求される制御情報を
格納するためのバッファ・スペースを有し、これは特別
の同軸ＦＡＰ・ＩＤによって同定される。通信領域と同
じく、通信領域の長さはその要求に応じて可変であり、
またこれは通信バッファ１０内のどこに置かれてもよ
い。
【００１９】通信制御領域（ＴＣＡ） 前述のごとく、ＴＣＡは通信領域に対する制御情報を格
納するためのバッファ・スペースを有する。制御情報の
内、いくつかの特定のフィールドは本発明の包括的同軸
ＦＡＰプロセス用に予約されている。具体的には、次の
フィールドが包括的同軸ＦＡＰに使用される。
【００２０】 ＤＴＩＤ３フィールド ＤＳＴＡＴＥフィールド ＣＵＳＴＡＴＥフィールド 通信領域のスタート・アドレス 通信領域の長さ ＤＴＩＤ３ ＤＴＩＤ３フィールドは１バイトのフィールドであり、
デバイスが包括的同軸ＦＡＰサポートを提供するか否か
を指定する。包括的同軸ＦＡＰがサポートされる場合、
ＤＴＩＤ３フィールドはＤＳＴＡＴＥフィールドおよび
ＣＵＳＴＡＴＥフィールドとともにどの同軸ＦＡＰがサ
ポートされるかを指定する。具体的には、表２に同軸Ｆ
ＡＰサポートの程度を示すのにＤＴＩＤ３がどのように
用いられるかを示す。ＤＴＩＤ３＝Ｘ'００'の場合、デ
バイスはＤＦＴ−Ｅまたは包括的同軸ＦＡＰをサポート
せず、ＤＳＴＡＴＥフィールド（後述する）の値によっ
てＣＵＴおよび/またはＤＦＴのみをサポートする。Ｄ
ＴＩＤ３＝'０１'の場合、デバイスはＤＦＴ−Ｅのみを
サポートし、包括的同軸ＦＡＰはサポートしない。ＤＴ
ＩＤ３＞Ｘ'０１'の場合、包括的同軸ＦＡＰがサポート
され、サポートされる特定の同軸ＦＡＰが後述するごと
くＤＳＴＡＴＥフィールドおよびＣＵＳＴＡＴＥフィー
ルドの値によって指示される。
【００２１】
【表２】 Ｂ'００００ ００００' ----ＤＦＴ−Ｅまたは包括
的同軸ＦＡＰのサポートなし Ｂ'００００ ０００１' ----ＤＴＦ−Ｅのサポート
のみ。（包括的同軸ＦＡＰのサポートなし） ＤＴＩＤ３＞Ｘ'０１'の場合----包括的同軸ＦＡＰのサ
ポート ＤＳＴＡＴＥおよびＣＵＳＴＡＴＥ デバイス同軸ＦＡＰ状態（ＤＳＴＡＴＥ）フィールドお
よび制御ユニット（制御装置）同軸ＦＡＰ状態（ＣＵＳ
ＴＡＴＥ）フィールドはどの同軸ＦＡＰがサポートされ
ているか（初期からＤＴＩＤ３フィールドとともに使用
されているか）を表し、その後制御装置との通信の間各
同軸ＦＡＰの状態を表す。
【００２２】各同軸ＦＡＰは１バイトのＤＳＴＡＴＥお
よびＣＵＳＴＡＴＥの１つのビットにより表される。例
えば表３に示すごとく、ビット"１"はＣＵＴインタフェ
ースを表し、ビット"２"はＤＦＴインタフェースを表
す。ビット４乃至８は将来追加される同軸ＦＡＰ用に予
約されている。
【００２３】
【表３】 ８７６５ ４３２１ Ｂ'・・・・ ・・・１'----ＣＵＴインタフェース状態 Ｂ'・・・・ ・・１・'----ＤＦＴインタフェイス状態 Ｂ'・・・・ ・１・・'----３１７４ピア・インタフェース状態 Ｂ'・・・・ １・・・'----追加の同軸ＦＡＰ用に予約 Ｂ'・・・１ ・・・・'----追加の同軸ＦＡＰ用に予約 Ｂ'・・１・ ・・・・'----追加の同軸ＦＡＰ用に予約 Ｂ'・１・・ ・・・・'----追加の同軸ＦＡＰ用に予約 Ｂ'１・・・ ・・・・'----追加の同軸ＦＡＰ用に予約 最初、デバイスと制御装置が通信を開始する場合、これ
らはどの同軸ＦＡＰをサポートするのかを決めなければ
ならない。例えば、デバイスのユーザはＣＵＴまたはＤ
ＦＴのみをサポートすることを欲するかもしれず、ある
いは多数の同軸ＦＡＰを同時にサポートすることを欲す
るかもしれない。どの同軸ＦＡＰをデバイスがサポート
出来、どの同軸ＦＡＰのサポートをユーザが欲するかを
判断するために、制御装置はＤＴＩＤ３，ＤＳＴＡＴＥ
およびＣＵＳＴＡＴＥの各フィールドを読む。
【００２４】前述のごとく、ＤＴＩＤ３フィールドの値
がＸ'０１'より大きい場合、デバイスは包括同軸ＦＡＰ
をサポート出来、ユーザは包括的同軸ＦＡＰのサポート
を所望することが出来る。そこで制御装置はどの同軸Ｆ
ＡＰをデバイスがサポート出来るかを判断するためにＤ
ＳＴＡＴＥフィールドの値を読む。例えば、ＤＳＴＡＴ
Ｅフィールドのビット１が高状態即ち"１"であると、Ｃ
ＵＴインターフェースがサポートされる。同様に、ＤＳ
ＴＡＴＥフィールドのビット２が高状態であると、ＤＦ
Ｔインタフェースがサポートされる。ビット３は３１７
４ピアがサポートされるか否かを表す。ビット４乃至８
は将来の未定の同軸ＦＡＰ用に予約されている。
【００２５】次いで制御装置はそれがどの同軸ＦＡＰを
サポートするかを判断し、デバイスと制御装置に共通の
１組の同軸ＦＡＰを同定する。制御装置はこの情報をデ
バイスに伝えので、デバイスはこれらの共通の同軸ＦＡ
Ｐを使用するように構成される。１組の共通の同軸ＦＡ
Ｐ用にシステムを構成するプロセスの詳細を以下に述べ
る。
【００２６】ＤＳＴＡＴＥフィールドおよびＣＵＳＴＡ
ＴＥフィールドは個々の同軸ＦＡＰの種々の状態を表す
のにも使用される。各同軸ＦＡＰは７つの状態の内の１
つを取ることが出来る。これらは未確定、非活動、パワ
ー・オン未決、ディスエーブルド、イネーブル未決、イ
ネーブルド、イネーブルドおよびディスエーブル未決で
ある。
【００２７】同軸ＦＡＰ状態 未確定: 最初、デバイスがパワー・オンされかつ制御
装置との通信を始める前に、同軸ＦＡＰは未確定状態に
ある。デバイスは初期化プロセスに入りＤＳＴＡＴＥフ
ィールドをサポートされている同軸ＦＡＰに対応する適
正な値にセットする。
【００２８】非活動: デバイスの初期化後、同軸ＦＡ
Ｐは非活動状態にある。これはデバイスが通信用に制御
装置により適正に構成されるまで非活動状態に留まる。
【００２９】パワー・オン未決: デバイスが制御装置
により構成され（または再定義され）た後、同軸ＦＡＰ
はパワー・オン未決状態に入り、制御装置のパワー・オ
ン・プロセスが完了するまでこの状態に留まる。
【００３０】ディスエーブルド: 制御装置がパワー・
オン・プロセスを完了した後、同軸ＦＡＰはディスエー
ブルされ、通信が１つまたは複数の同軸ＦＡＰを介して
起こるべきことをデバイスが制御装置に知らせるまでデ
ィスエーブルド状態に留まる。同軸ＦＡＰがディスエー
ブルド状態にあると、制御装置はこれがイネーブル未決
状態に入るまでその特定の同軸ＦＡＰに対してＤＳＴＡ
ＴＥフィールドをチェックするのみである。
【００３１】イネーブル未決: １つまたは複数の同軸
ＦＡＰを介して通信を開始するためにデバイスが制御装
置に信号を送ると、同軸ＦＡＰはイネーブル未決状態に
入り、制御装置がデバイスから受け取った任意のイネー
ブル信号を処理し、イネーブル情報を書き込み、デバイ
スに動作開始命令を発する（デバイスにフレームの送信
を開始するよう指示する）まで、イネーブル未決状態に
留まる。
【００３２】イネーブルド: 同軸ＦＡＰがイネーブル
ド状態にある間、それにつながったデバイスと制御装置
は適当な通信領域で情報を交換するとともにＴＣＡ内で
制御情報を交換する。
【００３３】ディスエーブル未決: つながれたデバイ
スが同軸ＦＡＰをディスエーブルしたいと所望する場
合、これは（必要なクリーンアップを遂行し同軸ＦＡＰ
の特定のエラー情報があればこれを書き込んだ後）単に
ＤＳＴＡＴＥフィールド内の同軸ＦＡＰビットをＢ'０'
にリセットする。制御装置がデバイスにより送られたビ
ット６の状態を受け取った後、これは（必要なクリーン
アップを遂行し同軸ＦＡＰの特定のエラー情報を読み出
した後）ＣＵＳＴＡＴＥフィールド内の同軸ＦＡＰビッ
トをＢ'０'にリセットする。同軸ＦＡＰは上述のごとく
再びディスエーブルド状態に入る。
【００３４】同軸ＦＡＰ状態の遷移 種々の同軸ＦＡＰ状態間の遷移が表４の有限状態マシン
に示される。表４に示すごとく各同軸ＦＡＰは最初パワ
ー・オン時に未確定状態にある。（これは有限状態マシ
ンの状態欄に示される。ＣＵＳＴＡＴＥとＤＳＴＡＴＥ
の値は１番左の欄の括弧内に示される。）状態遷移ダイ
アグラムは１つの同軸ＦＡＰについて説明されている
が、ＤＳＴＡＴＥフィールドおよびＣＵＳＴＡＴＥフィ
ールドのビットを修正すれば多数の同軸ＦＡＰ遷移を同
時に起こすこともできる。
【００３５】
【表４】 パワー・オン時にデバイスはＤＳＴＡＴＥフィールドお
よびＣＵＳＴＡＴＥフィールドを"０"にリセットしＤＴ
ＩＤ３内の適当なビットをセットすることによりどの同
軸ＦＡＰがデバイスによりサポートされているかを示す
ように初期化を行う。さらにデバイスはサポートされて
いる同軸ＦＡＰに関連する追加のパワー・オン情報を書
き込む。追加の情報はサポートされている同軸ＦＡＰご
とにデバイス包括同軸ＦＡＰパワー・オン記述子を含
む。
【００３６】デバイス包括同軸ＦＡＰパワー・オン記述
子（ＤＧＣＰＤ） 下記のごとく、デバイス包括同軸ＦＡＰパワー・オン記
述子はＤＰＣＰＤの長さを示す２バイト長のフィールド
とそれに続く通信領域長記述子より構成される。
【００３７】 通信領域長記述子 通信領域長（ＣＡＬ）記述子はデバイスによりサポート
される同軸ＦＡＰごとに通信領域長を指定する。下記の
ごとく、そのフォーマットはＣＡＬ記述子の長さを示す
１バイト長フィールド（「長さ」）と、通信領域長記述
子であることを示すＣＡＬ記述子識別子（「ＣＡＬＤ
識」）と、サポートされる同軸ＦＡＰ（１−ｎ）ごとに
同軸ＦＡＰ・ＩＤ（「同軸ＦＡＰ・ＩＤｎ」）およびサ
ポートされている同軸ＦＡＰごとに対応する通信領域長
フィールド（「ＣＡＬ（同軸ＦＡＰ・ＩＤｎ」）を含む
同軸ＦＡＰ情報より構成される。
【００３８】 制御装置のポーリングに応答してデバイスは制御装置に
ＰＯＲ（パワー・オン・リセット）を発行し制御装置に
デバイスがパワー・オンされ通信可能状態にあることを
知らせる。
【００３９】ＰＯＲコマンドを受け取ると、制御装置は
ＤＴＩＤ３フィールドおよびＤＳＴＡＴＥフィールドを
読み取ることによって、つながれたデバイスが包括同軸
ＦＡＰをサポートするかまたつながれたデバイスがどの
同軸ＦＡＰをサポートすることを欲するかを判断する。
制御装置はサポートされている同軸ＦＡＰに対して通信
バッファを適正に区分けするためにパワー・オン記述子
（制御装置包括同軸ＦＡＰパワー・オン記述子）を提供
する。
【００４０】制御装置包括同軸ＦＡＰパワー・オン記述
子 下記のごとく、制御装置包括同軸ＦＡＰパワー・オン記
述子（ＣＧＣＰＤ）は記述子の全長を示す２バイト長の
フィールド（「長さ ＣＧＣＰＧ」）と、つながれたデ
バイス内の通信バッファがパワー・オン時にどのように
区分けされるべきかを示す通信バッファ区分け記述子
（ＣＢＰＤ）より構成される。ＣＢＰＤは次のフィール
ドを含む。
【００４１】-ＣＢＰＤの長さを示す長さフィールド
（「長さ ＣＢＰＤ」） -２個以上の同軸ＦＡＰ通信領域（ＣＡ）記述子 各同軸ＦＡＰ・ＣＡ記述子は次のものよりなる。
【００４２】-各サポートされている同軸ＦＡＰ（１ー
ｍ）を同定する同軸ＦＡＰ・ＩＤフィールド（「ＦＡＰ
・ＩＤｍ」） -その同軸ＦＡＰが通信領域のどこから開始するかを示
すＣＡ開始アドレス・フィールド（「ＣＡアドレス（Ｆ
ＡＰｍ）」） -同軸ＦＡＰ通信領域の長さを指定するＣＡ長さフィー
ルド（「ＣＡ長さ（ＦＡＰｍ）」） 制御装置包括同軸ＦＡＰパワー・オン記述子 通信バッファ区分け記述子 同軸ＦＡＰ（１ーｍ）用ＣＡ記述子 制御装置包括同軸ＦＡＰパワー・オン記述子は、つなが
れたデバイスがその通信バッファを適正に区分けして両
ユニットが共通にｍ個の同軸ＦＡＰをサポートできるよ
うにデバイスに情報を与える。
【００４３】次いで制御装置はデバイスおよび制御装置
によってサポートされている同軸ＦＡＰに対応するＣＵ
ＳＴＡＴＥ内の適当なビットをセットする。この時これ
らの同軸ＦＡＰはパワー・オン未決状態にある。前述の
ごとく、パワー・オン未決状態は、デバイスが１組の共
通の同軸ＦＡＰで再構成される（または定義し直され
る）まで各サポートされた同軸ＦＡＰが留まっている状
態である。制御装置は再定義（ＲＤＥＦ）コマンドおよ
び動作開始コマンドをデバイスに発行する。この動作は
制御装置とデバイスの間でどの同軸ＦＡＰが共通であり
両者によりサポートされるべきかを効果的にデバイスに
告げる。
【００４４】デバイスはこれらのコマンドを受け取ると
通信バッファを１組の共通の同軸ＦＡＰに対応する通信
領域にフォーマットし制御装置に「ビット６状態」で応
答する。ビット６状態は本質的に制御装置のコマンドに
対する応答であり、コマンドが何であれ（この場合は再
定義）デバイスが動作を完了したことを示す。
【００４５】制御装置とこれにつながれたデバイスはど
の同軸ＦＡＰが相互にサポートされるかをこの時点で決
定した。ビット６状態を受け取ると、制御装置は共通に
サポートされた同軸ＦＡＰに対するパワー・オン・プロ
セスを終了する。例えば、ある同軸ＦＡＰに対して、制
御装置は追加の初期化を行い、ＣＵＳＴＡＴＥフィール
ドの同軸ＦＡＰビットをリセットし、動作開始コマンド
を発行する。これはその特定の同軸ＦＡＰに対するパワ
ー・オンの完了を知らせる。制御装置は動作開始コマン
ドを発行する前にＣＵＳＴＡＴＥフィールド内の適当な
同軸ＦＡＰビットをセットすることにより多数の同軸Ｆ
ＡＰに対するパワー・オンの終了を知らせることが出来
る。ＤＳＴＡＴＥおよびＣＵＳＴＡＴＥの両フィールド
の同軸ＦＡＰビットがゼロにリセットされると、対応す
る同軸ＦＡＰはディスエーブルド状態にある。
【００４６】通信が特定の同軸ＦＡＰを介して行われる
ように各同軸ＦＡＰはディスエーブルド状態とイネーブ
ルド状態の間で独立して遷移してもよい。＃を介して通
信を開始するために、デバイスは制御装置に同軸ＦＡＰ
がイネーブル未決状態に入ったことを知らせる。デバイ
スは、同軸ＦＡＰ固有情報を書き込み、ＤＳＴＡＴＥフ
ィールド内の適当な同軸ＦＡＰビットをセットし、ビッ
ト６状態を制御装置に戻すことにより制御装置に知らせ
る。制御装置は、デバイスから受け取ったイネーブル情
報を処理し、同軸ＦＡＰ固有イネーブル情報があればこ
れを書き込み、ＣＵＳＴＡＴＥフィールド内の同軸ＦＡ
Ｐビットをセットし、デバイスに動作開始コマンドを発
行する（デバイスにフレームの送信を開始することを指
示する）ことでこれに応答する。選択された同軸ＦＡＰ
はそれを介して通信を行えるようにイネーブルド状態に
変えられる。
【００４７】同軸ＦＡＰがイネーブルド状態にある間、
つながれたデバイスと制御装置はＴＣＡ中の制御情報の
交換を行いつつ適当な通信領域内で情報を交換する。
【００４８】デバイスまたは制御装置のいずれも同軸Ｆ
ＡＰをディスエーブルすることが出来る。デバイス同軸
ＦＡＰをディスエーブルすることを欲する場合、デバイ
スは（必要なクリーン・アップおよび同軸ＦＡＰ固有の
エラー情報があればこれを書き込んだ後）単にＤＳＴＡ
ＴＥフィールド内の適当な同軸ＦＡＰビットをリセット
し、ビット６状態を制御装置に戻すことにより同軸ＦＡ
Ｐをディスエーブル未決状態に置く。デバイスにより送
られたビット６状態を制御装置が受け取った後、制御装
置は（必要なクリーン・アップを行い同軸ＦＡＰ固有の
エラー情報を読み取った後）ＣＵＳＴＡＴＥフィールド
内の同軸ＦＡＰビットをＢ'０'にリセットする。同軸Ｆ
ＡＰは前述のごとく再びディスエーブルド状態に入る。
【００４９】制御装置が同軸ＦＡＰをディスエーブルし
たいと欲する場合、制御装置は同軸ＦＡＰ上にエラーを
強制しなければならない。同軸ＦＡＰがエラーを持つ場
合、つながれたデバイスは上述のごとく自身をディスエ
ーブル未決状態に置き、ＤＳＴＡＴＥフィールド内の同
軸ＦＡＰビットをリセットし、ビット６状態を制御装置
へ戻す。
【００５０】
【発明の効果】本発明によれば、同一ポートを介して制
御装置とそれにつながれたデバイスとの間で同時に通信
するために多数の同軸ＦＡＰのサポートを組み合わせる
ことが出来る。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】同軸によりデバイスにつながれた制御装置
    を有し、前記制御装置が前記同軸を介して動作するよう
    複数のフォーマットおよびプロトコール（ＦＡＰ）をサ
    ポートし、前記デバイスが複数の同軸ＦＡＰをサポート
    し、前記制御装置および前記デバイスが前記同軸ＦＡＰ
    の１つを用いて前記同軸を介して通信するシステムにお
    いて、 前記デバイスがサポートする第１組の同軸ＦＡＰを同定
    するステップと、 前記制御装置がサポートする第２組の同軸ＦＡＰを同定
    するステップと、 前記第１組および前記第２組に共通の第３組の同軸ＦＡ
    Ｐを同定するステップと、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記システムを構成するステップと、 よりなる前記デバイスと前記制御装置に共通の同軸ＦＡ
    Ｐをサポートするために前記システムを構成する方法。
  2. 【請求項２】同軸によりデバイスにつながれた制御装置
    を有し、前記制御装置が前記同軸を介して通信するよう
    第１組のフォーマットおよびプロトコール（ＦＡＰ）を
    サポートし、前記デバイスが前記同軸を介して通信する
    よう第２組の同軸ＦＡＰをサポートし、前記制御装置お
    よび前記デバイスが前記同軸ＦＡＰの１つまたは複数個
    を用いて前記同軸を介して通信するシステムにおいて、 前記第２組の同軸ＦＡＰを同定する情報を前記デバイス
    から受け取るステップと、 前記第１組および第２組の同軸ＦＡＰに共通の同軸ＦＡ
    Ｐよりなる第３組の同軸ＦＡＰを前記第１組および第２
    組の同軸ＦＡＰに基づいて同定するステップと、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記デバイスを構成するステップと、 よりなる前記デバイスを構成する方法。
  3. 【請求項３】同軸によりデバイスにつながれた制御装置
    を有し、前記制御装置が前記同軸を介して通信するよう
    第１組のフォーマットおよびプロトコール（ＦＡＰ）を
    サポートし、前記デバイスが前記同軸を介して通信する
    よう第２組の同軸ＦＡＰをサポートし、前記制御装置お
    よび前記デバイスが前記同軸ＦＡＰの１つまたは複数個
    を用いて前記同軸を介して通信するシステムにおいて、 前記第２組の同軸ＦＡＰを同定する情報を前記制御装置
    に送るステップと、 前記第１組および第２組の同軸ＦＡＰに共通の同軸ＦＡ
    Ｐよりなる第３組の同軸ＦＡＰを同定する情報を前記制
    御装置から受け取るステップと、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記デバイスを構成するステップと、 よりなる前記デバイスを構成する方法。
  4. 【請求項４】１つまたは複数個の同軸フォーマットおよ
    びプロとコール（ＦＡＰ）を用いて同軸を介してデバイ
    スと通信するために第１組のＦＡＰをサポートするデバ
    イスに前記同軸を介してつながれる制御装置において、 前記同軸を介して通信するために第２組の同軸ＦＡＰを
    サポートするための手段と、 前記第１組の同軸ＦＡＰを同定する情報を前記デバイス
    から受け取る手段と、 前記第１組および第２組に共通な同軸ＦＡＰよりなる第
    ３組の同軸ＦＡＰを前記第１組および第２組の同軸ＦＡ
    Ｐから同定する手段と、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記デバイスを構成する手段と、 よりなる制御装置。
  5. 【請求項５】同軸を介してデバイスと通信するために第
    １組のＦＡＰをサポートする制御装置に前記同軸を介し
    てつながれるデバイスにおいて、 前記同軸を介して通信するために第２組の同軸ＦＡＰを
    サポートするための手段と、 前記第２組の同軸ＦＡＰを同定する情報を前記前記制御
    装置に送る手段と、 前記第１組および前記第２組の同軸ＦＡＰに共通の同軸
    ＦＡＰよりなる第３組の同軸ＦＡＰを同定する情報を前
    記制御装置から受け取る手段と、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記デバイスを構成する手段と、 よりなるデバイス。
  6. 【請求項６】同軸を介してデバイスにつながれた制御装
    置を有し、前記制御装置は前記同軸を介して動作するた
    めの複数個のフォーマットおよびプロトコール（ＦＡ
    Ｐ）をサポートし、前記デバイスは複数個の同軸ＦＡＰ
    をサポートし、前記制御装置と前記デバイスが前記同軸
    ＦＡＰの１つを用いて前記同軸を介して通信するシステ
    ムにおいて、 前記デバイスと前記制御装置に共通な同軸ＦＡＰをサポ
    ートするように前記システムを構成する手段よりなり、 該手段は、 前記同軸を介して通信するために第２組の同軸ＦＡＰを
    サポートするための手段と、 前記第２組の同軸ＦＡＰを同定する情報を前記前記制御
    装置に送る手段と、 前記第１組および前記第２組の同軸ＦＡＰに共通の同軸
    ＦＡＰよりなる第３組の同軸ＦＡＰを同定する情報を前
    記制御装置から受け取る手段と、 前記第３組の同軸ＦＡＰの１つまたは複数個が前記デバ
    イスと前記制御装置との間で前記同軸を介して同時に通
    信できるように前記デバイスを構成する手段と、 よりなることを特徴とするシステム。
JP5202437A 1992-10-26 1993-08-17 システムを構成する方法、デバイスを構成する方法、制御装置およびシステム Pending JPH07143202A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/966958 1992-10-26
US07/966,958 US5357625A (en) 1992-10-26 1992-10-26 System for identifying common formats and protocols and allocating respective buffers spaces for simultaneous communication

Publications (1)

Publication Number Publication Date
JPH07143202A true JPH07143202A (ja) 1995-06-02

Family

ID=25512114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5202437A Pending JPH07143202A (ja) 1992-10-26 1993-08-17 システムを構成する方法、デバイスを構成する方法、制御装置およびシステム

Country Status (3)

Country Link
US (1) US5357625A (ja)
JP (1) JPH07143202A (ja)
CA (1) CA2103765A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452287A (en) * 1993-09-20 1995-09-19 Motorola, Inc. Method of negotiation of protocols, classes, and options in computer and communication networks providing mixed packet, frame, cell, and circuit services
US5727170A (en) * 1994-12-29 1998-03-10 Siemens Energy & Automation, Inc. User defined port and protocol scheme for a programmable logic controller
US5649001A (en) * 1995-03-24 1997-07-15 U.S. Robotics Mobile Communications Corp. Method and apparatus for adapting a communication interface device to multiple networks
DE19742716C5 (de) * 1997-09-26 2005-12-01 Phoenix Contact Gmbh & Co. Kg Steuer- und Datenübertragungsanlage und Verfahren zum Übertragen von sicherheitsbezogenen Daten
US6205522B1 (en) 1998-04-15 2001-03-20 Diamond Multimedia Systems, Inc. DSP code swapping with continuous DSP execution
US6134605A (en) * 1998-04-15 2000-10-17 Diamond Multimedia Systems, Inc. Redefinable signal processing subsystem
US6256723B1 (en) 1998-04-15 2001-07-03 Diamond Multimedia Systems, Inc. Signal processing system with distributed uniform memory
AU3728499A (en) * 1998-04-27 1999-11-16 Digital Electronics Corporation Control system, display, host computer for control, and data transmitting method
US20030088799A1 (en) * 2001-11-05 2003-05-08 Bodas Devadatta V. Method and apparatus for regulation of electrical component temperature and power consumption rate through bus width reconfiguration
US7908406B2 (en) * 2006-06-21 2011-03-15 Finisar Corporation Interface architecture for facilitating communication regardless of protocol

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126427A (ja) * 1990-09-18 1992-04-27 Oki Electric Ind Co Ltd データ端末通信制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975830A (en) * 1988-12-05 1990-12-04 Dayna Communications, Inc. Computer communication system having supplemental formats
JP2802088B2 (ja) * 1989-02-06 1998-09-21 株式会社日立製作所 プロトコル選択切替方法
US5224098A (en) * 1991-07-17 1993-06-29 International Business Machines Corporation Compensation for mismatched transport protocols in a data communications network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126427A (ja) * 1990-09-18 1992-04-27 Oki Electric Ind Co Ltd データ端末通信制御装置

Also Published As

Publication number Publication date
US5357625A (en) 1994-10-18
CA2103765A1 (en) 1994-04-27

Similar Documents

Publication Publication Date Title
US4490788A (en) Well-logging data processing system having segmented serial processor-to-peripheral data links
US5063494A (en) Programmable data communications controller
US7058748B1 (en) ATA device control via a packet-based interface
US4845609A (en) Computer communications subsystem using an embedded token-passing network
JP2002300229A (ja) Ｕｓｂ通信制御装置、ｕｓｂ通信システムおよびｕｓｂ通信制御方法
JPH1083375A (ja) Ｓｃｓｉシステム
JPS6336586B2 (ja)
US5922056A (en) Computer system with peripheral device characteristic sensing and automatic communications speed setting
JP4498389B2 (ja) マルチ・ノードコンピュータシステム
JPH07143202A (ja) システムを構成する方法、デバイスを構成する方法、制御装置およびシステム
US6697884B1 (en) Communication protocol for serial peripheral devices
CN111948971A (zh) 一种智能卡管理装置及其数据转接方法
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
US6289402B1 (en) Bidirectional data transfer protocol primarily controlled by a peripheral device
JP2000269961A (ja) Ｕｓｂホストとネットワークとの間のデータ転送素子と、この転送を制御するフロー制御方法
AU544144B2 (en) Input/output system and method of communication for peripheral devices in data processing system
JP3943722B2 (ja) データ転送装置、データ転送システムおよびその方法、画像処理装置、並びに、記録媒体
JP2002335260A (ja) Ｕｓｂ中継装置
JPH06301607A (ja) マルチアクセスｉ／ｏ制御方式
JP2000330703A (ja) 記憶機構を備えたＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ヒューマンインターフェース装置
CN111177037A (zh) 一种计算机外部设备串口远程切换方法与***
JPH041819A (ja) データブロック制御装置
JPH0528548B2 (ja)
JPH0511339B2 (ja)
JP2000132212A (ja) プログラマブルコントローラ用のネットワークユニット