JPH07142871A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH07142871A JPH07142871A JP5288494A JP28849493A JPH07142871A JP H07142871 A JPH07142871 A JP H07142871A JP 5288494 A JP5288494 A JP 5288494A JP 28849493 A JP28849493 A JP 28849493A JP H07142871 A JPH07142871 A JP H07142871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- power supply
- layers
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 高密度に実装された部品の近くに、自由にレ
イアウトできるバイパスコンデンサを有するプリント基
板を提供すること。 【構成】 １はプリント基板全体、２は各層間の絶縁材
のガラスエポキシ（比誘電率約４．６）で各層間の厚み
は０．１ｍｍ、３は第２層を使用した７０μｍ厚の＋５
Ｖの電源層、４は第７層を使用した７０μｍ厚のグラン
ド層、５は第４層を使用したパターン、６は第５層を使用
したパターン、７は電源層３とパターン５をつなぐスル
ーホール、８はグランド層４とパターン６をつなぐスル
ーホールである。パターン５は２ｃｍ角の正方形にスル
ーホールを接続するための突起部を持たせた形状であ
る。パターン６も同様な形状であるが突起部の位置がパ
ターン５とは異なる。上面から透視すればパターン５、
６の正方形の部分が重なり合う。パターン５、６は２〜
３ＧＨｚのシステムの、１６０ｐＦの容量を持つバイパ
スコンデンサとなる。
イアウトできるバイパスコンデンサを有するプリント基
板を提供すること。 【構成】 １はプリント基板全体、２は各層間の絶縁材
のガラスエポキシ（比誘電率約４．６）で各層間の厚み
は０．１ｍｍ、３は第２層を使用した７０μｍ厚の＋５
Ｖの電源層、４は第７層を使用した７０μｍ厚のグラン
ド層、５は第４層を使用したパターン、６は第５層を使用
したパターン、７は電源層３とパターン５をつなぐスル
ーホール、８はグランド層４とパターン６をつなぐスル
ーホールである。パターン５は２ｃｍ角の正方形にスル
ーホールを接続するための突起部を持たせた形状であ
る。パターン６も同様な形状であるが突起部の位置がパ
ターン５とは異なる。上面から透視すればパターン５、
６の正方形の部分が重なり合う。パターン５、６は２〜
３ＧＨｚのシステムの、１６０ｐＦの容量を持つバイパ
スコンデンサとなる。
Description
【０００１】
【産業上の利用分野】本発明は、電源層、グランド層を
有する４層以上のプリント基板に関するものである。
有する４層以上のプリント基板に関するものである。
【０００２】
【従来の技術】現在、ワークステーションなどの情報機
器は、動作クロックを従来の２０〜３０ＭＨｚから４０
〜１００ＭＨｚへ高速化することで性能向上を図ってい
る。このため、供給される電源に高周波ノイズが乗り易
くなっているが、このようなノイズはＩＣの誤動作を引
き起こす可能性があるため、極力避けなければならな
い。
器は、動作クロックを従来の２０〜３０ＭＨｚから４０
〜１００ＭＨｚへ高速化することで性能向上を図ってい
る。このため、供給される電源に高周波ノイズが乗り易
くなっているが、このようなノイズはＩＣの誤動作を引
き起こす可能性があるため、極力避けなければならな
い。
【０００３】これらのワークステーションの基板を安定
動作させるために、パターン層のみの両面基板から４
層、６層と多層化が進み、電源のために１層全てをベタ
パターンにして、専用の電源層を形成するようになっ
た。同様にして、専用のグランド層も設けている。
動作させるために、パターン層のみの両面基板から４
層、６層と多層化が進み、電源のために１層全てをベタ
パターンにして、専用の電源層を形成するようになっ
た。同様にして、専用のグランド層も設けている。
【０００４】さらに、各種ＩＣの電源ピンの近くに、ノ
イズ除去を目的としたバイパスコンデンサと呼よばれる
０．０１μＦから１μＦ程度のコンデンサを配置してい
る。バイパスコンデンサは、両極を電源層とグランド層
にそれぞれ接続させることで、電源にのっている高周波
ノイズを、ＩＣの内部を通さずにグランド層に逃がすこ
とができる。
イズ除去を目的としたバイパスコンデンサと呼よばれる
０．０１μＦから１μＦ程度のコンデンサを配置してい
る。バイパスコンデンサは、両極を電源層とグランド層
にそれぞれ接続させることで、電源にのっている高周波
ノイズを、ＩＣの内部を通さずにグランド層に逃がすこ
とができる。
【０００５】
【発明が解決しようとする課題】最近の情報機器の流れ
は、高性能でありながら小型軽量化される方向に向かっ
ている。これらの機器に使用されるプリント基板は、高
性能化のために配線数も増加し、６層基板から８層基板
へ、さらには１０層基板へと多層化の方向に進んでい
る。また同時に、小型化のために、より小さい部品を密
集して実装する高密度実装化の方向へも動いている。
は、高性能でありながら小型軽量化される方向に向かっ
ている。これらの機器に使用されるプリント基板は、高
性能化のために配線数も増加し、６層基板から８層基板
へ、さらには１０層基板へと多層化の方向に進んでい
る。また同時に、小型化のために、より小さい部品を密
集して実装する高密度実装化の方向へも動いている。
【０００６】バイパスコンデンサに限って言えば、ディ
スクリート部品からチップ部品へ小型化が進み、さらに
より小さいチップ部品へ開発が進んでいる。
スクリート部品からチップ部品へ小型化が進み、さらに
より小さいチップ部品へ開発が進んでいる。
【０００７】しかし、基板の高密度化はチップの小型化
のスピードを上回っていて、小型のチップ部品でもレイ
アウトすることが困難になりつつある。また、ＩＣの電
源ピンから離れた所にレイアウトして、バイパスコンデ
ンサから電源ピンまでパターンを引き回しても、パター
ンのインダクタ成分が高周波を通さないため、十分な効
果は期待できない。
のスピードを上回っていて、小型のチップ部品でもレイ
アウトすることが困難になりつつある。また、ＩＣの電
源ピンから離れた所にレイアウトして、バイパスコンデ
ンサから電源ピンまでパターンを引き回しても、パター
ンのインダクタ成分が高周波を通さないため、十分な効
果は期待できない。
【０００８】本発明は、このような従来のプリント基板
の課題を考慮し、高密度に実装された部品の近くに、自
由にレイアウトできるバイパスコンデンサを有するプリ
ント基板を提供することを目的とするものである。
の課題を考慮し、高密度に実装された部品の近くに、自
由にレイアウトできるバイパスコンデンサを有するプリ
ント基板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、電源層から引
き出された平面パターンと、グランド層から引き出され
た平面パターンが、その間でバイパスコンデンサの働き
を有する。
き出された平面パターンと、グランド層から引き出され
た平面パターンが、その間でバイパスコンデンサの働き
を有する。
【００１０】また、本発明は、電源層またはグランド層
から引き出された平面パターンが、グランド層または電
源層との間で、バイパスコンデンサの働きを有する。
から引き出された平面パターンが、グランド層または電
源層との間で、バイパスコンデンサの働きを有する。
【００１１】また、本発明は、信号線パターンの一部を
拡大して形成した平面パターンと、グランド層、電源
層、または信号線パターンの一部を拡大して形成した他
の平面パターンとの間で、コンデンサの働きを有する。
拡大して形成した平面パターンと、グランド層、電源
層、または信号線パターンの一部を拡大して形成した他
の平面パターンとの間で、コンデンサの働きを有する。
【００１２】すなわち、具体的には、本発明のプリント
基板は、電源層に１つまたは複数のスルーホールで接続
された数平方ｃｍの面積を持つ平面パターンと、上記パ
ターンと同じまたはほぼ同じ形状を持っていて、一層だ
け異なる層にある上記パターンと向き合う位置にあり、
グランド層に１つまたは複数のスルーホールで接続され
た平面パターンから成る構造、あるいは上記構造を繰り
返した構造を持っている。これにより、高密度に実装さ
れた部品に関係なく、電源ピンの近くにバイパスコンデ
ンサに機能を持ったパターンの配置が可能となる。
基板は、電源層に１つまたは複数のスルーホールで接続
された数平方ｃｍの面積を持つ平面パターンと、上記パ
ターンと同じまたはほぼ同じ形状を持っていて、一層だ
け異なる層にある上記パターンと向き合う位置にあり、
グランド層に１つまたは複数のスルーホールで接続され
た平面パターンから成る構造、あるいは上記構造を繰り
返した構造を持っている。これにより、高密度に実装さ
れた部品に関係なく、電源ピンの近くにバイパスコンデ
ンサに機能を持ったパターンの配置が可能となる。
【００１３】
【作用】本発明のプリント基板のパターンは、例えば、
０．１ｍｍ程度に接近した１ｃｍ角の２層の銅箔の間
に、比誘電率が４．０〜５．０の絶縁材が入ることで、
数十ｐＦのコンデンサとなる。上記の容量は、２層の銅
箔の向き合っている面積と絶縁材の比誘電率に比例し、
２層の銅箔の間隔に反比例する。また、電源層とグラン
ド層を交互にｎ枚重ねることで、コンデンサの容量はｎ
−１倍になる。これにより、コンデンサの容量を数十か
ら数百ｐＦの範囲で自由に設定することができる。１０
０ｐＦのコンデンサであれば、１〜５ＧＨｚのノイズに
対するバイパスコンデンサとして使用できる。
０．１ｍｍ程度に接近した１ｃｍ角の２層の銅箔の間
に、比誘電率が４．０〜５．０の絶縁材が入ることで、
数十ｐＦのコンデンサとなる。上記の容量は、２層の銅
箔の向き合っている面積と絶縁材の比誘電率に比例し、
２層の銅箔の間隔に反比例する。また、電源層とグラン
ド層を交互にｎ枚重ねることで、コンデンサの容量はｎ
−１倍になる。これにより、コンデンサの容量を数十か
ら数百ｐＦの範囲で自由に設定することができる。１０
０ｐＦのコンデンサであれば、１〜５ＧＨｚのノイズに
対するバイパスコンデンサとして使用できる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】（実施例１）以下に、本発明の第１の実施
例を、図面を参照しながら説明する。図１（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第２層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第７層を使用した
７０μｍ厚のグランド層、５は第４層を使用したパター
ン、６は第５層を使用したパターンである。７は上記３
の電源層と上記５のパターンをつなぐスルーホール、８
は上記４のグランド層と上記６のパターンをつなぐスル
ーホールである。
例を、図面を参照しながら説明する。図１（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第２層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第７層を使用した
７０μｍ厚のグランド層、５は第４層を使用したパター
ン、６は第５層を使用したパターンである。７は上記３
の電源層と上記５のパターンをつなぐスルーホール、８
は上記４のグランド層と上記６のパターンをつなぐスル
ーホールである。
【００１６】上記パターン５は、図１（ｂ）に示すよう
に２ｃｍ角の正方形パターンにスルーホールを接続する
ための突起部を持たせた形状に加工する。上記パターン
６も同様な形状に加工するが、スルーホールを接続する
ための突起部の位置が、上記パターン５とは異なる。上
記パターン５、６を、８層のプリント基板の第４層と第
５層に配置する。このとき、上面から透視すれば、上記
パターン５、６の正方形の部分が重なり合うように配置
するものとする。
に２ｃｍ角の正方形パターンにスルーホールを接続する
ための突起部を持たせた形状に加工する。上記パターン
６も同様な形状に加工するが、スルーホールを接続する
ための突起部の位置が、上記パターン５とは異なる。上
記パターン５、６を、８層のプリント基板の第４層と第
５層に配置する。このとき、上面から透視すれば、上記
パターン５、６の正方形の部分が重なり合うように配置
するものとする。
【００１７】この場合、上記パターン５、６で下記の容
量Ｃを持つコンデンサとなる。ただし、ε0は真空誘電
率、εは比誘電率、Ｓは平面パターンの向かい合った部
分の面積、ｒは向かい合った平面パターン間の距離とす
る。
量Ｃを持つコンデンサとなる。ただし、ε0は真空誘電
率、εは比誘電率、Ｓは平面パターンの向かい合った部
分の面積、ｒは向かい合った平面パターン間の距離とす
る。
【００１８】
【数１】 （容量Ｃ）＝ε0×ε×Ｓ／ｒ ＝ 約１６０ｐＦ 但し ：ε0＝８．８５×１０-12 Ｆ／ｍ ：ε＝４．６ ：Ｓ＝４ｃｍ2 ：ｒ＝０．１ｍｍ これを、２〜３ＧＨｚのシステムのバイパスコンデンサ
として使用する。
として使用する。
【００１９】（実施例２）以下に、本発明の第２の実施
例を、図面を参照しながら説明する。図２（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第３層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第６層を使用した
７０μｍ厚のグランド層、５は第７層を使用したパター
ンである。７は上記電源層３と上記パターン５をつなぐ
スルーホールである。
例を、図面を参照しながら説明する。図２（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第３層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第６層を使用した
７０μｍ厚のグランド層、５は第７層を使用したパター
ンである。７は上記電源層３と上記パターン５をつなぐ
スルーホールである。
【００２０】上記５は図２（ｂ）に示すように１ｃｍ×
２ｃｍ角の長方形パターンにスルーホールを接続するた
めの突起部を持たせた形状に加工する。上記パターン５
を、上記グランド層４と１層だけ異なる第７層に配置す
る。
２ｃｍ角の長方形パターンにスルーホールを接続するた
めの突起部を持たせた形状に加工する。上記パターン５
を、上記グランド層４と１層だけ異なる第７層に配置す
る。
【００２１】この場合、実施例１と同様に計算すると上
記パターン４、５で下記の容量Ｃを持つコンデンサとな
る。
記パターン４、５で下記の容量Ｃを持つコンデンサとな
る。
【００２２】
【数２】 （容量Ｃ）＝ε0×ε×Ｓ／ｒ ＝ 約８０ ｐＦ 但し、：ε0＝８．８５×１０-12 Ｆ／ｍ ：ε＝４．６ ：Ｓ＝２ｃｍ2 ：ｒ＝０．１ｍｍ これを、４〜５ＧＨｚのシステムのバイパスコンデンサ
として使用する。
として使用する。
【００２３】（実施例３）以下に、本発明の第３の実施
例を、図面を参照しながら説明する。図３（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第２層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第７層を使用した
７０μｍ厚のグランド層、５は第４層と第６層を使用し
たパターン、６は第３層と第５層を使用したパターンで
ある。７は上記電源層３と上記パターン５をつなぐスル
ーホール、８は上記グランド層４と上記パターン６をつ
なぐスルーホールである。
例を、図面を参照しながら説明する。図３（ａ）におい
て、１は８層のプリント基板全体を表している。２は各
層間の絶縁材のガラスエポキシ（比誘電率約４．６）で
各層間の厚みは０．１ｍｍである。３は第２層を使用し
た７０μｍ厚の＋５Ｖの電源層、４は第７層を使用した
７０μｍ厚のグランド層、５は第４層と第６層を使用し
たパターン、６は第３層と第５層を使用したパターンで
ある。７は上記電源層３と上記パターン５をつなぐスル
ーホール、８は上記グランド層４と上記パターン６をつ
なぐスルーホールである。
【００２４】上記パターン５は図３（ｂ）に示すように
半径０．７ｃｍの円形パターンにスルーホールを接続す
るための突起部を持たせた形状に加工する。上記パター
ン６も同様な形状に加工するが、スルーホールを接続す
るための突起部の位置が、上記パターン５とは異なる。
上記パターン５を８層のプリント基板の第４層と第６層
に配置し、上記パターン６を第３層と第５層に配置す
る。このとき、上面から透視すれば、上記パターン５、
６の円形の部分が重なり合うように配置するものとす
る。
半径０．７ｃｍの円形パターンにスルーホールを接続す
るための突起部を持たせた形状に加工する。上記パター
ン６も同様な形状に加工するが、スルーホールを接続す
るための突起部の位置が、上記パターン５とは異なる。
上記パターン５を８層のプリント基板の第４層と第６層
に配置し、上記パターン６を第３層と第５層に配置す
る。このとき、上面から透視すれば、上記パターン５、
６の円形の部分が重なり合うように配置するものとす
る。
【００２５】この場合、電源層および電源パターンとグ
ランド層およびグランドパターンを６層に渡って重ね合
わせているので、電源パターンとグランドパターンの２
層で構成されるコンデンサの５倍の容量となる。２層で
構成されるコンデンサの容量は実施例１と同様に計算で
きるので、上記パターン３、４と上記パターン５、６で
下記の容量Ｃを持つコンデンサとなる。
ランド層およびグランドパターンを６層に渡って重ね合
わせているので、電源パターンとグランドパターンの２
層で構成されるコンデンサの５倍の容量となる。２層で
構成されるコンデンサの容量は実施例１と同様に計算で
きるので、上記パターン３、４と上記パターン５、６で
下記の容量Ｃを持つコンデンサとなる。
【００２６】
【数３】 （容量Ｃ）＝５×ε0×ε×Ｓ／ｒ ＝ 約３１０ｐＦ 但し ：ε0＝８．８５×１０-12 Ｆ／ｍ ：ε＝４．６ ：Ｓ＝１．５ｃｍ2 ：ｒ＝０．１ｍｍ これを、１〜２ＧＨｚのシステムのバイパスコンデンサ
として使用する。
として使用する。
【００２７】（実施例４）以下に、本発明の第４の実施
例を、図面を参照しながら説明する。 図４（ａ）にお
いて、１は８層のプリント基板全体を表している。２は
各層間の絶縁材のガラスエポキシ（比誘電率約４．６）
で各層間の厚みは０．１ｍｍである。３は第２層を使用
した７０μｍ厚の＋５Ｖの電源層、４は第７層を使用し
た７０μｍ厚のグランド層、９は第４層を使用した信号
線パターン、１０は第５層を使用した信号線パターンで
ある。
例を、図面を参照しながら説明する。 図４（ａ）にお
いて、１は８層のプリント基板全体を表している。２は
各層間の絶縁材のガラスエポキシ（比誘電率約４．６）
で各層間の厚みは０．１ｍｍである。３は第２層を使用
した７０μｍ厚の＋５Ｖの電源層、４は第７層を使用し
た７０μｍ厚のグランド層、９は第４層を使用した信号
線パターン、１０は第５層を使用した信号線パターンで
ある。
【００２８】上記９は、図４（ｂ）に示すように信号線
の一端が２ｃｍ角の正方形パターンになるように加工し
た平面パターンである。上記１０も同様な形状に加工し
た平面パターンである。上記平面パターン９と１０を、
８層のプリント基板の第４層と第５層に配置する。この
とき、上面から透視すれば、上記平面パターン９と１０
の正方形の部分が重なり合うように配置するものとす
る。
の一端が２ｃｍ角の正方形パターンになるように加工し
た平面パターンである。上記１０も同様な形状に加工し
た平面パターンである。上記平面パターン９と１０を、
８層のプリント基板の第４層と第５層に配置する。この
とき、上面から透視すれば、上記平面パターン９と１０
の正方形の部分が重なり合うように配置するものとす
る。
【００２９】この場合、上記平面パターン９と１０で下
記の容量Ｃを持つコンデンサとなる。ただし、ε0は真
空誘電率、εは比誘電率、Ｓは平面パターンの向かい合
った部分の面積、ｒは向かい合った平面パターン間の距
離とする。
記の容量Ｃを持つコンデンサとなる。ただし、ε0は真
空誘電率、εは比誘電率、Ｓは平面パターンの向かい合
った部分の面積、ｒは向かい合った平面パターン間の距
離とする。
【００３０】
【数４】 （容量Ｃ）＝ε0×ε×Ｓ／ｒ＝約１６０ｐＦ 但し ：ε0＝８．８５×１０-12 Ｆ／ｍ ：ε＝４．６ ：Ｓ＝４ｃｍ2 ：ｒ＝０．１ｍｍ これを、信号線に直列に入るコンデンサとして使用す
る。
る。
【００３１】
【発明の効果】以上述べたところから明らかなように、
本発明は、部品が高密度に実装された基板でも、他の部
品レイアウトに関係なく、最も効果的な位置にバイパス
コンデンサをレイアウトする事が可能となる。
本発明は、部品が高密度に実装された基板でも、他の部
品レイアウトに関係なく、最も効果的な位置にバイパス
コンデンサをレイアウトする事が可能となる。
【００３２】また、プリント基板に特殊な加工を必要と
しないため、安価に量産する事ができる。
しないため、安価に量産する事ができる。
【図１】（ａ）は本発明の第１の実施例におけるプリン
ト基板の断面図、（ｂ）は第１の実施例の場合の電源パ
ターンの形状図
ト基板の断面図、（ｂ）は第１の実施例の場合の電源パ
ターンの形状図
【図２】（ａ）は本発明の第２の実施例におけるプリン
ト基板の断面図、（ｂ）は第２の実施例の場合の電源パ
ターンの形状図
ト基板の断面図、（ｂ）は第２の実施例の場合の電源パ
ターンの形状図
【図３】（ａ）は本発明の第３の実施例におけるプリン
ト基板の断面図、（ｂ）は第３の実施例の場合の電源パ
ターンの形状図
ト基板の断面図、（ｂ）は第３の実施例の場合の電源パ
ターンの形状図
【図４】（ａ）は本発明の第４の実施例におけるプリン
ト基板の断面図 （ｂ）は第４の実施例の場合の信号線パターンの形状図
ト基板の断面図 （ｂ）は第４の実施例の場合の信号線パターンの形状図
１ ８層プリント基板 ２ 層間絶縁材 ３ 電源層 ４ グランド層 ５ 電源層に接続されたパターン ６ グランド層に接続されたパターン ７ 電源層とパターンを接続するスルーホール ８ グランド層とパターンを接続するスルーホール ９ 信号線の一部を拡大したパターン １０ 信号線の一部を拡大したパターン
Claims (3)
- 【請求項１】電源層と、グランド層とを備えたプリント
基板において、前記電源層から引き出された平面パター
ンと、前記グランド層から引き出された平面パターン
が、その間でバイパスコンデンサの働きを有することを
特徴とするプリント基板。 - 【請求項２】電源層と、グランド層とを備えたプリント
基板において、前記電源層またはグランド層から引き出
された平面パターンが、前記グランド層または電源層と
の間で、バイパスコンデンサの働きを有することを特徴
とするプリント基板。 - 【請求項３】信号線パターンの一部を拡大して形成した
平面パターンと、グランド層、電源層、または信号線パ
ターンの一部を拡大して形成した他の平面パターンとの
間で、コンデンサの働きを有することを特徴とするプリ
ント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288494A JPH07142871A (ja) | 1993-11-17 | 1993-11-17 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288494A JPH07142871A (ja) | 1993-11-17 | 1993-11-17 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142871A true JPH07142871A (ja) | 1995-06-02 |
Family
ID=17730947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5288494A Pending JPH07142871A (ja) | 1993-11-17 | 1993-11-17 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142871A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370013B1 (en) | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
| WO2008102717A1 (ja) * | 2007-02-22 | 2008-08-28 | Buffalo Inc. | 多層プリント配線板 |
| JP2008235293A (ja) * | 2007-02-22 | 2008-10-02 | Buffalo Inc | 多層プリント配線板 |
| US10251274B2 (en) | 2013-06-28 | 2019-04-02 | Canon Kabushiki Kaisha | Printed circuit board |
-
1993
- 1993-11-17 JP JP5288494A patent/JPH07142871A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370013B1 (en) | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
| WO2008102717A1 (ja) * | 2007-02-22 | 2008-08-28 | Buffalo Inc. | 多層プリント配線板 |
| JP2008235293A (ja) * | 2007-02-22 | 2008-10-02 | Buffalo Inc | 多層プリント配線板 |
| US10251274B2 (en) | 2013-06-28 | 2019-04-02 | Canon Kabushiki Kaisha | Printed circuit board |
| US10721821B2 (en) | 2013-06-28 | 2020-07-21 | Canon Kabushiki Kaisha | Printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8107254B2 (en) | Integrating capacitors into vias of printed circuit boards | |
| US5010641A (en) | Method of making multilayer printed circuit board | |
| US5530288A (en) | Passive interposer including at least one passive electronic component | |
| US6545876B1 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| KR100247717B1 (ko) | 감결합 캐패시터가 삽입된 인쇄 회로 기판 및 감결합 캐패시터 제조방법 | |
| CA2422677C (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| JPH06334279A (ja) | 多層フレキシブル電装基板 | |
| US7411474B2 (en) | Printed wiring board assembly with self-compensating ground via and current diverting cutout | |
| US7875808B2 (en) | Embedded capacitor device having a common coupling area | |
| US7919804B2 (en) | Power distribution for high-speed integrated circuits | |
| JPH07142871A (ja) | プリント基板 | |
| JP3328399B2 (ja) | 積層コンデンサアレイ | |
| JPH1187880A (ja) | プリント配線板 | |
| KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
| JPH0215699A (ja) | 多層印刷配線板 | |
| JPH01216591A (ja) | プリント基板 | |
| JPH10290075A (ja) | 多層回路基板 | |
| JPH075653Y2 (ja) | 多層プリント基板の高周波発振回路 | |
| KR100528013B1 (ko) | 커패시터를 갖는 인쇄회로기판 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JP2001177043A (ja) | 電子モジュール | |
| JPS63299298A (ja) | 多層プリント基板 | |
| JPH077270A (ja) | セラミック多層回路基板 | |
| CN117279206A (zh) | 印制电路板、电子设备及运输载具 | |
| KR100632733B1 (ko) | 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20120711 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |