JPH07142754A - 多結晶シリコン素子の製造方法 - Google Patents
多結晶シリコン素子の製造方法Info
- Publication number
- JPH07142754A JPH07142754A JP5290517A JP29051793A JPH07142754A JP H07142754 A JPH07142754 A JP H07142754A JP 5290517 A JP5290517 A JP 5290517A JP 29051793 A JP29051793 A JP 29051793A JP H07142754 A JPH07142754 A JP H07142754A
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- substrate
- thin film
- polycrystalline silicon
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 特性の良好な多結晶シリコン素子を作製す
る。 【構成】 多結晶シリコンからなる基板９に弗素イオン
１０を打ち込み弗素注入層１１を形成し、熱処理により
結晶粒界１２を結晶粒界１３のように補償し、その後加
熱しながら水素イオン１４を注入し、結晶粒界１６及び
接合部８を補償させ、多結晶シリコン素子を得た。
る。 【構成】 多結晶シリコンからなる基板９に弗素イオン
１０を打ち込み弗素注入層１１を形成し、熱処理により
結晶粒界１２を結晶粒界１３のように補償し、その後加
熱しながら水素イオン１４を注入し、結晶粒界１６及び
接合部８を補償させ、多結晶シリコン素子を得た。
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体素子及びその製造方法に関するものであり、特に多
結晶シリコンを主材料とした半導体素子の製造方法に関
するものである。
導体素子及びその製造方法に関するものであり、特に多
結晶シリコンを主材料とした半導体素子の製造方法に関
するものである。
【０００２】
【従来の技術】従来の多結晶シリコン半導体素子の製造
において、多結晶シリコン中に存在する結晶粒界に含ま
れる欠陥を補償するために、多結晶シリコンに水素を注
入、あるいは拡散させることによって導入させるという
方法があった。
において、多結晶シリコン中に存在する結晶粒界に含ま
れる欠陥を補償するために、多結晶シリコンに水素を注
入、あるいは拡散させることによって導入させるという
方法があった。
【０００３】
【発明が解決しようとする課題】従来の技術で、多結晶
シリコンに水素を注入、あるいは拡散させるという方法
は、水素とシリコンとの結合エネルギーが３．１ｅＶと
小さく、約３００℃以上で脱離し始めるため、熱的に不
安定であるという課題があった。また、水素のみで結晶
粒界中の欠陥を補償する場合に、水素が多結晶シリコン
中を極めて速く拡散するため、多結晶シリコン基板ある
いは薄膜全体にわたる結晶粒界中の欠陥補償が可能であ
る反面、水素による欠陥の補償を行う効率が低く、結晶
粒界中の欠陥の量に対して数倍〜数十倍の量の水素を多
結晶シリコンに対して導入しなければならないという課
題があった。特に半導体接合を有する多結晶シリコン素
子の場合には、特性に大きな影響を及ぼす接合部及び空
乏層領域の様な、接合部周辺の限定された領域に存在す
る結晶粒界中の欠陥の補償が十分に行われず、良好な特
性を得ることが困難であるという課題があった。
シリコンに水素を注入、あるいは拡散させるという方法
は、水素とシリコンとの結合エネルギーが３．１ｅＶと
小さく、約３００℃以上で脱離し始めるため、熱的に不
安定であるという課題があった。また、水素のみで結晶
粒界中の欠陥を補償する場合に、水素が多結晶シリコン
中を極めて速く拡散するため、多結晶シリコン基板ある
いは薄膜全体にわたる結晶粒界中の欠陥補償が可能であ
る反面、水素による欠陥の補償を行う効率が低く、結晶
粒界中の欠陥の量に対して数倍〜数十倍の量の水素を多
結晶シリコンに対して導入しなければならないという課
題があった。特に半導体接合を有する多結晶シリコン素
子の場合には、特性に大きな影響を及ぼす接合部及び空
乏層領域の様な、接合部周辺の限定された領域に存在す
る結晶粒界中の欠陥の補償が十分に行われず、良好な特
性を得ることが困難であるという課題があった。
【０００４】
【課題を解決するための手段】以上の課題を解決するた
めに本発明では、多結晶シリコンからなる基板あるいは
薄膜の何れか一方に弗素を導入させる、或いは多結晶シ
リコンからなる基板あるいは薄膜の何れか一方に弗素及
び水素を基板あるいは薄膜の何れかの中に導入させると
いう手段を用いる。
めに本発明では、多結晶シリコンからなる基板あるいは
薄膜の何れか一方に弗素を導入させる、或いは多結晶シ
リコンからなる基板あるいは薄膜の何れか一方に弗素及
び水素を基板あるいは薄膜の何れかの中に導入させると
いう手段を用いる。
【０００５】
【作用】弗素とシリコンとの結合エネルギーが５．６ｅ
Ｖと水素よりも大きいことから、弗素を多結晶シリコン
基板あるいは薄膜に導入することにより、水素を用いる
場合よりも高い温度でも安定な、結晶粒界中の欠陥の補
償を行うことができる。
Ｖと水素よりも大きいことから、弗素を多結晶シリコン
基板あるいは薄膜に導入することにより、水素を用いる
場合よりも高い温度でも安定な、結晶粒界中の欠陥の補
償を行うことができる。
【０００６】また弗素により、特性に大きな影響を及ぼ
す接合部周辺の限定された領域に存在する結晶粒界中の
欠陥の補償を行うことができる。
す接合部周辺の限定された領域に存在する結晶粒界中の
欠陥の補償を行うことができる。
【０００７】さらに弗素及び水素を、多結晶シリコン基
板あるいは薄膜中に導入させる場合には、特性に大きな
影響を及ぼす接合部及びその周辺に存在する結晶粒界中
の欠陥の補償を弗素で行うとともに、多結晶シリコン基
板あるいは薄膜の全体にわたる結晶粒界中の欠陥を水素
により補償することができる。
板あるいは薄膜中に導入させる場合には、特性に大きな
影響を及ぼす接合部及びその周辺に存在する結晶粒界中
の欠陥の補償を弗素で行うとともに、多結晶シリコン基
板あるいは薄膜の全体にわたる結晶粒界中の欠陥を水素
により補償することができる。
【０００８】
【実施例】以下図面を用いて本発明の第１実施例につい
てさらに詳しく説明する。結晶粒界１を有する多結晶シ
リコン基板２の片側には、ドーパント元素を含んだドー
ピング層３をイオン注入，熱拡散等により予め形成す
る。このドーピング層は、例えば多結晶シリコン基板２
がｐ型の場合には、ＰＯＣｌ3などのＰを含んだガス雰
囲気中での熱拡散を行い、ｎ型のドーパントであるＰを
ドーピングすることによって形成する。これにより例え
ば図１−ａに示すように、多結晶シリコン基板２中に、
接合部４が形成される。
てさらに詳しく説明する。結晶粒界１を有する多結晶シ
リコン基板２の片側には、ドーパント元素を含んだドー
ピング層３をイオン注入，熱拡散等により予め形成す
る。このドーピング層は、例えば多結晶シリコン基板２
がｐ型の場合には、ＰＯＣｌ3などのＰを含んだガス雰
囲気中での熱拡散を行い、ｎ型のドーパントであるＰを
ドーピングすることによって形成する。これにより例え
ば図１−ａに示すように、多結晶シリコン基板２中に、
接合部４が形成される。
【０００９】この後、例えば図１−ｂに示すように、多
結晶シリコン基板２に弗素イオン５を打ち込む。素子の
構造・種類によっては、多結晶シリコン基板ではなく、
石英基板等の別種の基板上に堆積し、ドーパント元素の
ドーピングによって接合を形成した多結晶シリコン薄膜
に対して弗素イオン５を打ち込んでも良い。
結晶シリコン基板２に弗素イオン５を打ち込む。素子の
構造・種類によっては、多結晶シリコン基板ではなく、
石英基板等の別種の基板上に堆積し、ドーパント元素の
ドーピングによって接合を形成した多結晶シリコン薄膜
に対して弗素イオン５を打ち込んでも良い。
【００１０】例えば５０ｋｅＶのＦ+イオンを、１ｃｍ2
当たりの照射量として１０13〜１０ 17個打ち込んだ場
合、例えば図１−ｃに示すように、深さ約１００ｎｍに
１０17〜１０21ｃｍ-3の弗素濃度のピークを持つ弗素注
入層６が形成される。
当たりの照射量として１０13〜１０ 17個打ち込んだ場
合、例えば図１−ｃに示すように、深さ約１００ｎｍに
１０17〜１０21ｃｍ-3の弗素濃度のピークを持つ弗素注
入層６が形成される。
【００１１】この後に、熱処理を行い、多結晶シリコン
基板２中の接合部４及びその周辺にある結晶粒界１に弗
素を拡散させ、例えば図１−ｄに示すように、弗素によ
り欠陥を補償された結晶粒界７により、結晶粒界中の欠
陥を補償する。
基板２中の接合部４及びその周辺にある結晶粒界１に弗
素を拡散させ、例えば図１−ｄに示すように、弗素によ
り欠陥を補償された結晶粒界７により、結晶粒界中の欠
陥を補償する。
【００１２】この熱処理によって、例えば図２に示すよ
うに、弗素が結晶粒から結晶粒界へ拡散・凝集し、結晶
粒内よりも結晶粒界での弗素の濃度が大きくなるととも
に、弗素が拡散した領域にある結晶粒界中の欠陥が弗素
により結晶粒界欠陥を補償されることを発明者らは見い
だした。ここで図２は、５０ｋｅＶのＦ+イオンを１０
15ｃｍ-2注入後、窒素雰囲気中で７００℃，３０分熱処
理を行った後の弗素の深さ方向の濃度分布であり、実線
が多結晶シリコン（結晶粒界あり），点線が結晶シリコ
ン（結晶粒界なし）中の弗素の分布である。
うに、弗素が結晶粒から結晶粒界へ拡散・凝集し、結晶
粒内よりも結晶粒界での弗素の濃度が大きくなるととも
に、弗素が拡散した領域にある結晶粒界中の欠陥が弗素
により結晶粒界欠陥を補償されることを発明者らは見い
だした。ここで図２は、５０ｋｅＶのＦ+イオンを１０
15ｃｍ-2注入後、窒素雰囲気中で７００℃，３０分熱処
理を行った後の弗素の深さ方向の濃度分布であり、実線
が多結晶シリコン（結晶粒界あり），点線が結晶シリコ
ン（結晶粒界なし）中の弗素の分布である。
【００１３】なお、弗素注入後における熱処理の温度と
して５００℃以下では弗素の分布が変化せず、また１２
００℃以上では弗素が多結晶シリコン基板２の外に脱離
して多結晶シリコン中の弗素の濃度が極端に減少する。
従って熱処理の温度範囲としては、５００℃以上１２０
０℃以下が好ましく、その中でも６００℃以上９００℃
以下の温度範囲が弗素の分布及び量として好ましい。
して５００℃以下では弗素の分布が変化せず、また１２
００℃以上では弗素が多結晶シリコン基板２の外に脱離
して多結晶シリコン中の弗素の濃度が極端に減少する。
従って熱処理の温度範囲としては、５００℃以上１２０
０℃以下が好ましく、その中でも６００℃以上９００℃
以下の温度範囲が弗素の分布及び量として好ましい。
【００１４】また、５０ｋｅＶのＦ+イオンを用いた場
合の弗素イオンの注入量は、イオン注入により生じる欠
陥が少なく、かつ結晶粒界の欠陥を補償する範囲とし
て、１０14〜１０16ｃｍ-2が好ましい。
合の弗素イオンの注入量は、イオン注入により生じる欠
陥が少なく、かつ結晶粒界の欠陥を補償する範囲とし
て、１０14〜１０16ｃｍ-2が好ましい。
【００１５】なお、イオン注入・熱処理後に、結晶粒界
以外の欠陥が注入層に形成・残留している場合には、欠
陥を含んだ注入層をエッチングして除去する。例えば図
２で示される様な弗素の導入では、表面から深さ１００
ｎｍ程度までの領域に弗素注入によって生じた欠陥が残
留していることから、１００ｎｍ程度エッチング除去す
ればよい。
以外の欠陥が注入層に形成・残留している場合には、欠
陥を含んだ注入層をエッチングして除去する。例えば図
２で示される様な弗素の導入では、表面から深さ１００
ｎｍ程度までの領域に弗素注入によって生じた欠陥が残
留していることから、１００ｎｍ程度エッチング除去す
ればよい。
【００１６】ここで本実施例では、イオン注入と熱拡散
を用いた方法を示しているが、弗化珪素，弗化水素等の
弗素を含んだ気体の雰囲気中で熱処理することや、弗素
化非晶質シリコン等の弗素を含んだ薄膜を形成した後に
熱処理することによって、弗素を多結晶シリコン２中の
接合部４及びその周辺にある結晶粒界に導入させてもよ
い。これら場合でも熱処理の温度として、６００℃以上
９００℃以下の温度範囲が好ましい。
を用いた方法を示しているが、弗化珪素，弗化水素等の
弗素を含んだ気体の雰囲気中で熱処理することや、弗素
化非晶質シリコン等の弗素を含んだ薄膜を形成した後に
熱処理することによって、弗素を多結晶シリコン２中の
接合部４及びその周辺にある結晶粒界に導入させてもよ
い。これら場合でも熱処理の温度として、６００℃以上
９００℃以下の温度範囲が好ましい。
【００１７】弗素を含んだ気体の雰囲気中で熱処理する
場合に、高周波等を印加することによって気体を放電励
起させても良い。さらに、多結晶シリコン基板あるいは
薄膜の形成を、弗素を含んだ雰囲気中で行うことによっ
て、形成時から基板あるいは薄膜中に弗素を導入させて
もよい。
場合に、高周波等を印加することによって気体を放電励
起させても良い。さらに、多結晶シリコン基板あるいは
薄膜の形成を、弗素を含んだ雰囲気中で行うことによっ
て、形成時から基板あるいは薄膜中に弗素を導入させて
もよい。
【００１８】以上の様にして接合部４及びその周辺にあ
る結晶粒界中の欠陥を弗素によって補償することによ
り、接合特性の優れた多結晶シリコン素子を提供でき
る。また弗素を用いていることにより、熱的に安定な欠
陥の補償を行うことができる。
る結晶粒界中の欠陥を弗素によって補償することによ
り、接合特性の優れた多結晶シリコン素子を提供でき
る。また弗素を用いていることにより、熱的に安定な欠
陥の補償を行うことができる。
【００１９】次に、本発明の第２実施例についてさらに
詳しく説明する。まず、実施例１と同様に、例えば図３
−ａに示すように、接合部８を有する多結晶シリコン基
板９に、イオン注入装置等により弗素イオン１０を打ち
込んで弗素注入層１１を形成し、この後に、例えば図３
−ｂに示すように、熱処理により多結晶シリコン中の接
合部８及びその周辺にある結晶粒界１２に、弗素を導入
させて弗素により欠陥が補償された結晶粒界１３のよう
に、結晶粒界中の欠陥の補償を行う。
詳しく説明する。まず、実施例１と同様に、例えば図３
−ａに示すように、接合部８を有する多結晶シリコン基
板９に、イオン注入装置等により弗素イオン１０を打ち
込んで弗素注入層１１を形成し、この後に、例えば図３
−ｂに示すように、熱処理により多結晶シリコン中の接
合部８及びその周辺にある結晶粒界１２に、弗素を導入
させて弗素により欠陥が補償された結晶粒界１３のよう
に、結晶粒界中の欠陥の補償を行う。
【００２０】この熱処理の温度範囲としては、５００℃
以上１２００℃以下が好ましく、その中でも６００℃以
上９００℃以下の温度範囲が弗素の分布及び量として好
ましい。
以上１２００℃以下が好ましく、その中でも６００℃以
上９００℃以下の温度範囲が弗素の分布及び量として好
ましい。
【００２１】また、Ｆ+イオン注入を用いた場合の弗素
イオンの注入量は、注入欠陥が少なく、かつ結晶粒界の
欠陥を補償する範囲として、１０13〜１０16ｃｍ-2が好
ましい。
イオンの注入量は、注入欠陥が少なく、かつ結晶粒界の
欠陥を補償する範囲として、１０13〜１０16ｃｍ-2が好
ましい。
【００２２】さらにイオン注入・熱処理後に、結晶粒界
以外の欠陥が注入層に形成・残留している場合には、欠
陥を含んだ注入層をエッチングして除去することを行
う。
以外の欠陥が注入層に形成・残留している場合には、欠
陥を含んだ注入層をエッチングして除去することを行
う。
【００２３】なお、接合部８及びその周辺にある結晶粒
界に弗素を導入させる方法として、弗素を含んだ気体の
雰囲気中で熱処理する方法や、弗素を含んだ薄膜を形成
した後に熱処理する方法等を用いてもよい。その場合で
も熱処理の温度として、６００℃以上９００℃以下の温
度範囲が好ましい。
界に弗素を導入させる方法として、弗素を含んだ気体の
雰囲気中で熱処理する方法や、弗素を含んだ薄膜を形成
した後に熱処理する方法等を用いてもよい。その場合で
も熱処理の温度として、６００℃以上９００℃以下の温
度範囲が好ましい。
【００２４】以上の様にして弗素を接合部８及びその周
辺にある結晶粒界に導入した後に、例えば図３−ｃに示
すように、水素イオン１４を打ち込んで、水素導入層１
５を形成するとともに、基板全体にわたる結晶粒界中の
欠陥の補償を行う。
辺にある結晶粒界に導入した後に、例えば図３−ｃに示
すように、水素イオン１４を打ち込んで、水素導入層１
５を形成するとともに、基板全体にわたる結晶粒界中の
欠陥の補償を行う。
【００２５】このときの水素注入の条件としては、３ｋ
ｅＶの水素イオンを用いた場合の注入量として１０17〜
１０18ｃｍ-2台、基板温度として２５０℃以上４００℃
以下とする。この温度範囲で水素は多結晶シリコン中を
速く拡散するため、多結晶シリコン基板あるいは薄膜の
全体にわたる結晶粒界中の欠陥補償がある程度行われ
る。
ｅＶの水素イオンを用いた場合の注入量として１０17〜
１０18ｃｍ-2台、基板温度として２５０℃以上４００℃
以下とする。この温度範囲で水素は多結晶シリコン中を
速く拡散するため、多結晶シリコン基板あるいは薄膜の
全体にわたる結晶粒界中の欠陥補償がある程度行われ
る。
【００２６】ここで水素の導入では、完全に補償されな
い接合部８及びその周辺にある結晶粒界中の欠陥は、例
えば図３−ｂに示すように、予め弗素によって補償され
ているため、水素のみを導入する場合よりも効率よく、
特に接合部８及びその周辺にある結晶粒界中の欠陥が補
償される。
い接合部８及びその周辺にある結晶粒界中の欠陥は、例
えば図３−ｂに示すように、予め弗素によって補償され
ているため、水素のみを導入する場合よりも効率よく、
特に接合部８及びその周辺にある結晶粒界中の欠陥が補
償される。
【００２７】なお、注入時の温度範囲としては、２００
℃未満では水素が結晶粒界を拡散しないとともに結晶粒
界中の欠陥の補償が効率よく行えないこと、また水素は
５００℃を越えると脱離することから、２５０℃以上４
００℃以下が好ましい。
℃未満では水素が結晶粒界を拡散しないとともに結晶粒
界中の欠陥の補償が効率よく行えないこと、また水素は
５００℃を越えると脱離することから、２５０℃以上４
００℃以下が好ましい。
【００２８】注入時の基板温度は、基板もしくは基板台
をヒーター等で加熱すること、あるいは注入するイオン
の電流密度を１ｍＡ／ｃｍ2程度とし基板に対する注入
と加熱を同時に行うこと等によって制御する。例えば３
ｋｅＶの水素イオン照射では、イオン電流密度を１ｍＡ
／ｃｍ2とすると、イオンの照射によって基板の温度は
３００℃程度に上昇するため、この注入条件では、ヒー
ター等による多結晶シリコン基板９の加熱の必要がな
い。本実施例では加熱しながら水素イオン注入を行うこ
とによって、結晶粒界に水素を導入しているが、水素，
弗化水素などの水素を含んだ気体の雰囲気中で熱処理す
ることや、プラズマＣＶＤ法で形成したシリコン窒化膜
等の、水素を含んだ薄膜を形成した後に熱処理すること
によって、水素を多結晶シリコン基板９の結晶粒界に導
入させる方法を用いてもよい。これら場合でも熱処理の
温度として、２５０℃以上５００℃以下の温度範囲が好
ましい。水素を含んだ気体の雰囲気中で熱処理する場合
に、高周波電力等を印加して気体を放電励起させても良
い。
をヒーター等で加熱すること、あるいは注入するイオン
の電流密度を１ｍＡ／ｃｍ2程度とし基板に対する注入
と加熱を同時に行うこと等によって制御する。例えば３
ｋｅＶの水素イオン照射では、イオン電流密度を１ｍＡ
／ｃｍ2とすると、イオンの照射によって基板の温度は
３００℃程度に上昇するため、この注入条件では、ヒー
ター等による多結晶シリコン基板９の加熱の必要がな
い。本実施例では加熱しながら水素イオン注入を行うこ
とによって、結晶粒界に水素を導入しているが、水素，
弗化水素などの水素を含んだ気体の雰囲気中で熱処理す
ることや、プラズマＣＶＤ法で形成したシリコン窒化膜
等の、水素を含んだ薄膜を形成した後に熱処理すること
によって、水素を多結晶シリコン基板９の結晶粒界に導
入させる方法を用いてもよい。これら場合でも熱処理の
温度として、２５０℃以上５００℃以下の温度範囲が好
ましい。水素を含んだ気体の雰囲気中で熱処理する場合
に、高周波電力等を印加して気体を放電励起させても良
い。
【００２９】以上の様にして弗素及び水素を導入するこ
とで、結晶粒界中の欠陥を効率よく補償するとともに、
特に、例えば図３−ｄに示すように、接合部８及びその
周辺にある結晶粒界中の欠陥を十分に補償することによ
り、接合特性の極めて優れた多結晶シリコン素子を提供
できる。
とで、結晶粒界中の欠陥を効率よく補償するとともに、
特に、例えば図３−ｄに示すように、接合部８及びその
周辺にある結晶粒界中の欠陥を十分に補償することによ
り、接合特性の極めて優れた多結晶シリコン素子を提供
できる。
【００３０】なお、素子の構造・種類によって、石英基
板等の別種の基板上に形成した多結晶シリコン薄膜を用
いても、同様の効果を得ることができる。
板等の別種の基板上に形成した多結晶シリコン薄膜を用
いても、同様の効果を得ることができる。
【００３１】図４に従来技術及び本発明によって作製し
た多結晶シリコン素子の電流電圧特性を示す。図４に
は、ｐ型多結晶シリコン基板の片側にＰを気相から拡散
させて形成した多結晶シリコン素子（ｐｎダイオード）
に対して、処理を行わないもの（従来技術：点線），水
素の導入のみを行ったもの（従来技術：一点鎖線），本
発明により弗素及び水素の導入を行ったもの（本発明：
実線）について示している。
た多結晶シリコン素子の電流電圧特性を示す。図４に
は、ｐ型多結晶シリコン基板の片側にＰを気相から拡散
させて形成した多結晶シリコン素子（ｐｎダイオード）
に対して、処理を行わないもの（従来技術：点線），水
素の導入のみを行ったもの（従来技術：一点鎖線），本
発明により弗素及び水素の導入を行ったもの（本発明：
実線）について示している。
【００３２】図４から明らかな様に、本発明によって、
特に接合部及びその周辺にある結晶粒界中の欠陥が効率
よく補償されることにより、リーク電流の少ない接合特
性の優れたダイオードが形成されている。
特に接合部及びその周辺にある結晶粒界中の欠陥が効率
よく補償されることにより、リーク電流の少ない接合特
性の優れたダイオードが形成されている。
【００３３】
【発明の効果】本発明は、多結晶シリコンからなる基板
あるいは薄膜の何れか一方に弗素を導入する、または、
多結晶シリコンからなる基板あるいは薄膜の何れか一方
に弗素及び水素を基板あるいは薄膜の何れかの中に導入
させる製造法であるため、熱的に安定な結晶粒界中の欠
陥の補償や、結晶粒界中の欠陥の補償を効率よく行うこ
とができるとともに、素子の特性に大きな影響をもたら
す接合部及びその周辺の様な限定された領域にある結晶
粒界中の欠陥を補償することができることにより、特性
の優れた多結晶シリコン半導体素子を提供することがで
きる。
あるいは薄膜の何れか一方に弗素を導入する、または、
多結晶シリコンからなる基板あるいは薄膜の何れか一方
に弗素及び水素を基板あるいは薄膜の何れかの中に導入
させる製造法であるため、熱的に安定な結晶粒界中の欠
陥の補償や、結晶粒界中の欠陥の補償を効率よく行うこ
とができるとともに、素子の特性に大きな影響をもたら
す接合部及びその周辺の様な限定された領域にある結晶
粒界中の欠陥を補償することができることにより、特性
の優れた多結晶シリコン半導体素子を提供することがで
きる。
【００３４】本発明によって、例えば多結晶シリコン太
陽電池においては、接合特性を改善することが可能とな
り、光電変換効率を上げることができるなど、効果は極
めて大きい。
陽電池においては、接合特性を改善することが可能とな
り、光電変換効率を上げることができるなど、効果は極
めて大きい。
【図１】ａは、本発明に係る半導体素子の製造方法に係
る１実施例の工程概略図で、ｎ型ド−パントを形成した
断面図 ｂは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、弗素イオン照射工程図 ｃは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、弗素注入層形成後の断面図 ｄは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、熱処理終了後の断面図
る１実施例の工程概略図で、ｎ型ド−パントを形成した
断面図 ｂは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、弗素イオン照射工程図 ｃは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、弗素注入層形成後の断面図 ｄは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、熱処理終了後の断面図
【図２】本発明に係る半導体素子に係る１実施例及び、
単結晶シリコンにおける深さ方向の弗素濃度分布図
単結晶シリコンにおける深さ方向の弗素濃度分布図
【図３】ａは、本発明に係る半導体素子の製造方法に係
る１実施例の工程概略図で、弗素イオン照射工程図 ｂは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、熱処理で結晶粒界の欠陥を補償する
工程図 ｃは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、水素イオン照射工程図 ｄは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、多結晶シリコン素子の要部断面図
る１実施例の工程概略図で、弗素イオン照射工程図 ｂは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、熱処理で結晶粒界の欠陥を補償する
工程図 ｃは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、水素イオン照射工程図 ｄは、本発明に係る半導体素子の製造方法に係る１実施
例の工程概略図で、多結晶シリコン素子の要部断面図
【図４】本発明及び従来技術に係る半導体素子の電流−
電圧特性図
電圧特性図
１ 結晶粒界 ２ 多結晶シリコン基板 ３ ドーピング層 ４ 接合部 ５ 弗素を含んだイオン ６ 弗素注入層 ７ 弗素により補償された粒界 ８ 接合部 ９ 多結晶シリコン基板 １０ 弗素を含んだイオン １１ 弗素注入層 １２ 結晶粒界 １３ 弗素により補償された結晶粒界 １４ 水素を含んだイオン １５ 水素導入層 １６ 弗素及び水素により補償された結晶粒界
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 Ａ
Claims (10)
- 【請求項１】多結晶シリコンからなる基板あるいは薄膜
の少なくとも何れか一方に、弗素を導入させることを特
徴とする半導体素子の製造方法。 - 【請求項２】多結晶シリコンからなる基板あるいは薄膜
の少なくとも何れか一方に、弗素及び水素を導入させる
ことを特徴とする半導体素子の製造方法。 - 【請求項３】弗素の導入が、弗素を含むイオンを照射
し、前記イオンの照射時或いは照射後の少なくとも何れ
か一方に、基板あるいは薄膜を５００℃以上１２００℃
以下の温度に加熱することを特徴とする、請求項１また
は２何れかに記載の半導体素子の製造方法。 - 【請求項４】弗素の導入が、弗素を含む気体雰囲気中
で、多結晶シリコンからなる基板あるいは薄膜を５００
℃以上１２００℃以下の温度に加熱することによろこと
を特徴とする、請求項１または２何れかに記載の半導体
素子の製造方法。 - 【請求項５】弗素を含む薄膜を、多結晶シリコンからな
る基板あるいは薄膜の何れかの上に形成し、前記基板あ
るいは前記多結晶シリコンからなる薄膜の何れかを、５
００℃以上１２００℃以下の温度に加熱することを特徴
とする、請求項１または２何れかに記載の半導体素子の
製造方法。 - 【請求項６】弗素の導入が、多結晶シリコンからなる基
板あるいは薄膜の少なくとも何れか一方を、弗素を含む
雰囲気中で形成することを特徴とする、請求項１または
２何れかに記載の半導体素子の製造方法。 - 【請求項７】水素の導入が、多結晶シリコンからなる基
板あるいは薄膜の少なくとも何れか一方に、水素を含む
イオンを照射し、前記イオンの照射時或いは照射後に、
基板あるいは薄膜を６００℃以下の温度に加熱すること
を特徴とする、請求項２記載の半導体素子の製造方法。 - 【請求項８】水素の導入が、水素を含む気体雰囲気中
で、多結晶シリコンからなる基板あるいは薄膜の何れか
を、６００℃以下の温度に加熱することを特徴とする、
請求項２記載の半導体素子の製造方法。 - 【請求項９】水素を含む薄膜を多結晶シリコンからなる
基板あるいは薄膜の何れか一方の上に形成し、前記基板
あるいは薄膜を６００℃以下の温度に加熱することを特
徴とする、請求項２記載の半導体素子の製造方法。 - 【請求項１０】水素の導入が、気体を放電励起させる工
程を含むことを特徴とする、請求項６または８何れかに
記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290517A JPH07142754A (ja) | 1993-11-19 | 1993-11-19 | 多結晶シリコン素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290517A JPH07142754A (ja) | 1993-11-19 | 1993-11-19 | 多結晶シリコン素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142754A true JPH07142754A (ja) | 1995-06-02 |
Family
ID=17757054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5290517A Pending JPH07142754A (ja) | 1993-11-19 | 1993-11-19 | 多結晶シリコン素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP2012507871A (ja) * | 2008-10-31 | 2012-03-29 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 暗電流の改善および画像センサおよび光起電接合の欠陥の低減 |
-
1993
- 1993-11-19 JP JP5290517A patent/JPH07142754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP2012507871A (ja) * | 2008-10-31 | 2012-03-29 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 暗電流の改善および画像センサおよび光起電接合の欠陥の低減 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6068928A (en) | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method | |
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US8088675B2 (en) | Methods of making an emitter having a desired dopant profile | |
| US5294571A (en) | Rapid thermal oxidation of silicon in an ozone ambient | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| EP0589713A2 (en) | A thin film semiconductor device and a method for producing the same | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2599556B2 (ja) | 高濃度ドープ領域を有する半導体装置の製造方法 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JPH07142754A (ja) | 多結晶シリコン素子の製造方法 | |
| JPS6227727B2 (ja) | ||
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS6325508B2 (ja) | ||
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| JP4267810B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0448723A (ja) | 半導体装置の製造方法 | |
| US20220293414A1 (en) | Method for modifying a strain state of at least one semiconductor layer | |
| JP2911291B2 (ja) | 半導体装置の製造方法 | |
| JP3223748B2 (ja) | 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 | |
| JPS5927521A (ja) | 半導体基体の製法 | |
| JPH1187260A (ja) | 半導体装置の製造方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| US6406966B1 (en) | Uniform emitter formation using selective laser recrystallization | |
| JP2776838B2 (ja) | 半導体装置の製造方法 |