JPH07140443A - 液晶素子の駆動方法 - Google Patents
液晶素子の駆動方法Info
- Publication number
- JPH07140443A JPH07140443A JP10869594A JP10869594A JPH07140443A JP H07140443 A JPH07140443 A JP H07140443A JP 10869594 A JP10869594 A JP 10869594A JP 10869594 A JP10869594 A JP 10869594A JP H07140443 A JPH07140443 A JP H07140443A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- period
- selection period
- pulse
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】消去パルスを選択期間外に印加する事で、良好
なコントラストを長時間にわたって維持できるメモリー
性液晶電気光学素子を提供する。 【構成】それぞれの交差部で画素を形成する走査電極群
と信号電極群を有し、該走査電極群と信号電極群の間に
メモリー性を有する液晶を配置してなる液晶素子を線順
次走査方式により駆動してなる液晶素子の駆動方法であ
って、前記各走査電極に電圧を印加する周期中に、当該
走査電極を選択して表示信号に応じた電圧を印加する選
択期間と、当該走査電極を選択せずに他の走査電極を選
択する非選択期間とを有し、前記各走査電極の非選択期
間中に、当該走査電極に対応する画素の液晶分子を一方
向に揃えるためのパルスを印加する期間を設け、この後
所定期間後に前記選択期間となるようにした
なコントラストを長時間にわたって維持できるメモリー
性液晶電気光学素子を提供する。 【構成】それぞれの交差部で画素を形成する走査電極群
と信号電極群を有し、該走査電極群と信号電極群の間に
メモリー性を有する液晶を配置してなる液晶素子を線順
次走査方式により駆動してなる液晶素子の駆動方法であ
って、前記各走査電極に電圧を印加する周期中に、当該
走査電極を選択して表示信号に応じた電圧を印加する選
択期間と、当該走査電極を選択せずに他の走査電極を選
択する非選択期間とを有し、前記各走査電極の非選択期
間中に、当該走査電極に対応する画素の液晶分子を一方
向に揃えるためのパルスを印加する期間を設け、この後
所定期間後に前記選択期間となるようにした
Description
【０００１】
【産業上の利用分野】本発明は、液晶素子に関し、特に
メモリー性を有する液晶を用いた電気光学素子（液晶素
子）の駆動方法に関する。
メモリー性を有する液晶を用いた電気光学素子（液晶素
子）の駆動方法に関する。
【０００２】
【従来の技術】従来、メモリー性を有する強誘電性液晶
素子のマルチプレッシング駆動方法としては、特願昭５
９−８５４８１の「液晶素子の駆動方法」が提案されて
いる。図１（ａ）（ｂ）に特願昭５９一８５４８１の駆
動波形を示す。走査電極Ｖｔには、所定周期毎の選択時
間ｔ0内の最初のｔ1には、パルス幅ｔ1，波高値−Ｖ0の
消去パルスを印加し、残りのｔ2間には、周期２ｔ4，パ
ルス幅ｔ4，波高値＋２Ｖ1で消去パルスと逆符号の選択
パルス列を印加する。一方、信号電極Ｖdには、周期２
ｔ4，パルス幅ｔ4，波高値±Ｖ1の表示パルス列を選択
時間の最後のｔ3間だけ印加する。
素子のマルチプレッシング駆動方法としては、特願昭５
９−８５４８１の「液晶素子の駆動方法」が提案されて
いる。図１（ａ）（ｂ）に特願昭５９一８５４８１の駆
動波形を示す。走査電極Ｖｔには、所定周期毎の選択時
間ｔ0内の最初のｔ1には、パルス幅ｔ1，波高値−Ｖ0の
消去パルスを印加し、残りのｔ2間には、周期２ｔ4，パ
ルス幅ｔ4，波高値＋２Ｖ1で消去パルスと逆符号の選択
パルス列を印加する。一方、信号電極Ｖdには、周期２
ｔ4，パルス幅ｔ4，波高値±Ｖ1の表示パルス列を選択
時間の最後のｔ3間だけ印加する。
【０００３】また、特許出願済みの駆動波形及び液晶に
印加される波形を図２に示す。走査電極Ｘ1 には、選択
期間ｔ0 内に液晶の飽和値を越えるＶ1 及びＶ2 の波高
値及び、極性の異なる電圧パルスをパルス幅ｔ3 ｔ4 で
それぞれ印加し、非選択期間ｔl 内は零Ｖが印加され
る。一方信号電極Ｙ1 には、選択期間ｔ0 内の電圧パル
スＶ1 ，Ｖ2 とそれぞれ同一極性で波高値がＶ3 でパル
ス幅がｔ3 以下の正負電圧パルスを、又光透過状態を別
の状態にする時は、選択期間ｔ0 の時間零Ｖにされる。
印加される波形を図２に示す。走査電極Ｘ1 には、選択
期間ｔ0 内に液晶の飽和値を越えるＶ1 及びＶ2 の波高
値及び、極性の異なる電圧パルスをパルス幅ｔ3 ｔ4 で
それぞれ印加し、非選択期間ｔl 内は零Ｖが印加され
る。一方信号電極Ｙ1 には、選択期間ｔ0 内の電圧パル
スＶ1 ，Ｖ2 とそれぞれ同一極性で波高値がＶ3 でパル
ス幅がｔ3 以下の正負電圧パルスを、又光透過状態を別
の状態にする時は、選択期間ｔ0 の時間零Ｖにされる。
【０００４】これらの駆動方法は、非選択時に液晶に
は、他の画素の選択内容及び多重度に関係なく液晶のし
きい値以下で常に正負電圧パルスの直流成分の平均値が
零となるように構成されており、液晶の劣化防止、及
び、液晶のしきい値に与えるパルス幅依存性、累積応等
効果等による液晶の選択内容変化防止の特徴がある。
は、他の画素の選択内容及び多重度に関係なく液晶のし
きい値以下で常に正負電圧パルスの直流成分の平均値が
零となるように構成されており、液晶の劣化防止、及
び、液晶のしきい値に与えるパルス幅依存性、累積応等
効果等による液晶の選択内容変化防止の特徴がある。
【０００５】
【発明が解決しようとする課題】上記従来の駆動方法に
おいてはいずれの場合も選択期間内に消去パルスを印加
している。しかし、最近の我々の数々の実験によれば、
図３に示すような波形を液晶電気光学素子に印加した場
合その光透過特性は、図４に示すように、メモリー性の
低下現象が認められることが判明した。ところが、図５
に求すような波形を液晶電気光学素子に印加した場合の
図６に示した光透過特性は、メモリー性の低下現像が認
められない。この現象の原因については現在検討中であ
るが、実際のマルチプレックス駆動においては、メモリ
ー性の低下が起こり好ましくない。
おいてはいずれの場合も選択期間内に消去パルスを印加
している。しかし、最近の我々の数々の実験によれば、
図３に示すような波形を液晶電気光学素子に印加した場
合その光透過特性は、図４に示すように、メモリー性の
低下現象が認められることが判明した。ところが、図５
に求すような波形を液晶電気光学素子に印加した場合の
図６に示した光透過特性は、メモリー性の低下現像が認
められない。この現象の原因については現在検討中であ
るが、実際のマルチプレックス駆動においては、メモリ
ー性の低下が起こり好ましくない。
【０００６】本発明は、消去パルスを選択期間外に印加
する事で上記問題点を解決し、良好なコントラストを長
時間にわたって維持できる強誘電性液晶電気光学素子を
提供することを目的とする。
する事で上記問題点を解決し、良好なコントラストを長
時間にわたって維持できる強誘電性液晶電気光学素子を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、それぞれの交
差部で画素を形成する走査電極群と信号電極群を有し、
該走査電極群と信号電極群の間にメモリー性を有する液
晶を配置してなる液晶素子を線順次走査方式により駆動
してなる液晶素子の駆動方法であって、前記各走査電極
に電圧を印加する周期中に、当該走査電極を選択して表
示信号に応じた電圧を印加する選択期間と、当該走査電
極を選択せずに他の走査電極を選択する非選択期間とを
有し、前記各走査電極の非選択期間中に、当該走査電極
に対応する画素の液晶分子を一方向に揃えるためのパル
スを印加する期間を設け、この後所定期間後に前記選択
期間となるようにしたことを特徴とする。
差部で画素を形成する走査電極群と信号電極群を有し、
該走査電極群と信号電極群の間にメモリー性を有する液
晶を配置してなる液晶素子を線順次走査方式により駆動
してなる液晶素子の駆動方法であって、前記各走査電極
に電圧を印加する周期中に、当該走査電極を選択して表
示信号に応じた電圧を印加する選択期間と、当該走査電
極を選択せずに他の走査電極を選択する非選択期間とを
有し、前記各走査電極の非選択期間中に、当該走査電極
に対応する画素の液晶分子を一方向に揃えるためのパル
スを印加する期間を設け、この後所定期間後に前記選択
期間となるようにしたことを特徴とする。
【０００８】
【実施例】以下に本発明の詳細を実施例を挙げて説明す
る。
る。
【０００９】本発明の強誘電性スメクチック液晶のマル
チブレッシング駆動波形を図７に示す。液晶素子は一対
の基板に形成された走査電極群Ｘと信号電極群Ｙからな
る対向透明電極間に、メモリー性を有する液晶を封入し
て構成される。周知のように、一対の対向電極の交差部
に画素が形成される。
チブレッシング駆動波形を図７に示す。液晶素子は一対
の基板に形成された走査電極群Ｘと信号電極群Ｙからな
る対向透明電極間に、メモリー性を有する液晶を封入し
て構成される。周知のように、一対の対向電極の交差部
に画素が形成される。
【００１０】走査電極Ｘ1 には、選択期間ｔ0 内に、パ
ルス幅ｔ3 で零Ｖ、及び、パルス幅ｔ4 で液晶の飽和値
を越える電圧−Ｖ2 を印加し、非選択期間ｔl 内には、
期間ｔ5 及び期間ｔ7 は零Ｖ、パルス幅ｔ6 で液晶の飽
和値を越える選択期間に印加される電圧パルスと逆極性
の電圧パルスを印加する。一方、信号電極Ｙ1 には、選
択期間ｔ0 内の電圧パルス−Ｖ2 と逆極性で波高値がＶ
3 、パルス幅ｔ3 の電圧パルス及び電圧パルス−Ｖ2 と
同極性で波高値が−Ｖ3 、パルス幅ｔ4 の電圧パルスを
印加し、又、光透過状態を別の状態にするときは、選択
期間にそれぞれ逆極性の波高値−Ｖ3 ，Ｖ3の電圧パル
スを印加する。
ルス幅ｔ3 で零Ｖ、及び、パルス幅ｔ4 で液晶の飽和値
を越える電圧−Ｖ2 を印加し、非選択期間ｔl 内には、
期間ｔ5 及び期間ｔ7 は零Ｖ、パルス幅ｔ6 で液晶の飽
和値を越える選択期間に印加される電圧パルスと逆極性
の電圧パルスを印加する。一方、信号電極Ｙ1 には、選
択期間ｔ0 内の電圧パルス−Ｖ2 と逆極性で波高値がＶ
3 、パルス幅ｔ3 の電圧パルス及び電圧パルス−Ｖ2 と
同極性で波高値が−Ｖ3 、パルス幅ｔ4 の電圧パルスを
印加し、又、光透過状態を別の状態にするときは、選択
期間にそれぞれ逆極性の波高値−Ｖ3 ，Ｖ3の電圧パル
スを印加する。
【００１１】波高値の設定は次のように行った。合成波
形のＶ1 −Ｖ3 ，Ｖ1 ＋Ｖ3の値は液晶の飽和電圧以
上、−Ｖ2 ＋Ｖ3 は液晶の飽和電圧未満、−Ｖ2 −Ｖ3
は液晶の飽和値以上となるように設定した。本合成波形
を液晶電気光学素子に印加したときの光応答特性にはメ
モリーの低下も認められず、波高値Ｖ1 ±Ｖ3 の消去パ
ルスの位置を移動させる事で階調表示も可能となった。
同時に本発明は、選択期間内に液晶を一方向に揃えるた
めの消去パルスを印加するマルチブレッシング駆動方法
すべてに応用できる。図７においては、すでに出願済の
駆動波形の消去パルスを選択期間内から非選択期間内へ
移動させるという非常に簡便な方法であるが、メモリー
性の維持、及び階調表示が容易である。 （実施例１）本実施例では、液晶材料にＤＯＢＡＭＢＣ
（Ｐ−decyloxybenzyliden Ｐ’−amino−２−methylb
utyl cinnamata ）を使用し、液晶層厚１．０μｍ，ｔ
o ＝２００μｓ，ｔ1 ＝３ｍｓ，ｔ3 ＝ｔ4 ＝ｔ6 ＝１
００μｓ，ｔ5 ＝２．４ｍｓ，ｔ7 ＝５００μｓ，Ｖ1
＝２０Ｖ，Ｖ2 ＝−２３Ｖ，Ｖ3 ＝４Ｖ としたところ
１：２１のコントラストが得られた。
形のＶ1 −Ｖ3 ，Ｖ1 ＋Ｖ3の値は液晶の飽和電圧以
上、−Ｖ2 ＋Ｖ3 は液晶の飽和電圧未満、−Ｖ2 −Ｖ3
は液晶の飽和値以上となるように設定した。本合成波形
を液晶電気光学素子に印加したときの光応答特性にはメ
モリーの低下も認められず、波高値Ｖ1 ±Ｖ3 の消去パ
ルスの位置を移動させる事で階調表示も可能となった。
同時に本発明は、選択期間内に液晶を一方向に揃えるた
めの消去パルスを印加するマルチブレッシング駆動方法
すべてに応用できる。図７においては、すでに出願済の
駆動波形の消去パルスを選択期間内から非選択期間内へ
移動させるという非常に簡便な方法であるが、メモリー
性の維持、及び階調表示が容易である。 （実施例１）本実施例では、液晶材料にＤＯＢＡＭＢＣ
（Ｐ−decyloxybenzyliden Ｐ’−amino−２−methylb
utyl cinnamata ）を使用し、液晶層厚１．０μｍ，ｔ
o ＝２００μｓ，ｔ1 ＝３ｍｓ，ｔ3 ＝ｔ4 ＝ｔ6 ＝１
００μｓ，ｔ5 ＝２．４ｍｓ，ｔ7 ＝５００μｓ，Ｖ1
＝２０Ｖ，Ｖ2 ＝−２３Ｖ，Ｖ3 ＝４Ｖ としたところ
１：２１のコントラストが得られた。
【００１２】（実施例２）本実施例では、液晶層の厚さ
０．５μｍ，ｔ0 ＝４００μｓ，ｔ1 ＝６ｍｓ，ｔ3 ＝
ｔ4 ＝ｔ6 ＝２００μｓ，ｔ5 ＝４．８ｍｓ，ｔ7 ＝１
ｍｓ，Ｖ1 ＝２５Ｖ，Ｖ2 ＝−１８Ｖ，Ｖ3 ＝２Ｖとし
たところ１：３５のコントラスト比が得られた。
０．５μｍ，ｔ0 ＝４００μｓ，ｔ1 ＝６ｍｓ，ｔ3 ＝
ｔ4 ＝ｔ6 ＝２００μｓ，ｔ5 ＝４．８ｍｓ，ｔ7 ＝１
ｍｓ，Ｖ1 ＝２５Ｖ，Ｖ2 ＝−１８Ｖ，Ｖ3 ＝２Ｖとし
たところ１：３５のコントラスト比が得られた。
【００１３】
【発明の効果】本発明は、電極を有する一対の基板間に
強誘電性液晶を挟持してなる液晶素子を、線順次走査に
よりマルチプレッシング駆動をする方法において走査電
極には、液晶分子を一方向に揃えて消去するための飽和
値を越える大きさの電圧パルスを選択期間外に印加する
事を特微とする。この駆動方法は、メモリー性，コント
ラストの良好な液晶表示素子を提供するものである。同
時に消去パルスの位置を、フレーム周期内で自由に選択
できるので、高速応答プリンターヘッドの階調表示も容
易である。
強誘電性液晶を挟持してなる液晶素子を、線順次走査に
よりマルチプレッシング駆動をする方法において走査電
極には、液晶分子を一方向に揃えて消去するための飽和
値を越える大きさの電圧パルスを選択期間外に印加する
事を特微とする。この駆動方法は、メモリー性，コント
ラストの良好な液晶表示素子を提供するものである。同
時に消去パルスの位置を、フレーム周期内で自由に選択
できるので、高速応答プリンターヘッドの階調表示も容
易である。
【図１】（ａ），（ｂ）出願済みの液晶表示素子の駆動
波形図。
波形図。
【図２】出願済みの液晶表示素子の駆動波形図。
【図３】液晶表示素子の印加波形図。
【図４】液晶表示素子の光応答特製図。
【図５】液晶表示素子の印加波形図。
【図６】液晶表示素子の光応答特性図
【図７】本発明の駆動波形図。
【手続補正書】
【提出日】平成６年６月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来、メモリー性を有する強誘電性液晶
素子のマルチプレッシング駆動方法としては、特願昭５
９−８５４８１号の「液晶素子の駆動方法」が提案され
ている。図１（ａ）（ｂ）に特願昭５９−８５４８１号
の駆動波形を示す。走査電極Ｖｔには、所定周期毎の選
択時間ｔ０内の最初のｔ１には、パルス幅ｔ１’波高値
−Ｖ０の消去パルスを印加し、残りのｔ２間には、周期
２ｔ４’パルス幅ｔ４’波高値＋２ Ｖ１で消去パルス
と逆符号の選択パルス列を印加する。一方、信号電極Ｖ
ｄは、周期２ｔ４’パルス幅ｔ４’波高値±Ｖ１の表示
パルス列を選択時間の最後ｔ３間だけ印加する。
素子のマルチプレッシング駆動方法としては、特願昭５
９−８５４８１号の「液晶素子の駆動方法」が提案され
ている。図１（ａ）（ｂ）に特願昭５９−８５４８１号
の駆動波形を示す。走査電極Ｖｔには、所定周期毎の選
択時間ｔ０内の最初のｔ１には、パルス幅ｔ１’波高値
−Ｖ０の消去パルスを印加し、残りのｔ２間には、周期
２ｔ４’パルス幅ｔ４’波高値＋２ Ｖ１で消去パルス
と逆符号の選択パルス列を印加する。一方、信号電極Ｖ
ｄは、周期２ｔ４’パルス幅ｔ４’波高値±Ｖ１の表示
パルス列を選択時間の最後ｔ３間だけ印加する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】また、特許出願済みの駆動波形及び液晶に
印加される波形を図２に示す。走査電極Ｘ１には、選択
期間ｔ０内に液晶の飽和値を越えるＶ１及びＶ２の波高
値及び、極性の異なる電圧パルスをパルス幅ｔ ３，ｔ４
でそれぞれ印加し、非選択期間ｔ１内は零Ｖが印加され
る。一方信号電極Ｙ１には、選択期間ｔ０内の電圧パル
スＶ１，Ｖ２とそれぞれ同一極性で波高値がＶ３でパル
ス幅がｔ３以下の正負電圧パルスを、又光透過状態を別
の状態にする時は、選択期間ｔ０の時間零Ｖにされる。
印加される波形を図２に示す。走査電極Ｘ１には、選択
期間ｔ０内に液晶の飽和値を越えるＶ１及びＶ２の波高
値及び、極性の異なる電圧パルスをパルス幅ｔ ３，ｔ４
でそれぞれ印加し、非選択期間ｔ１内は零Ｖが印加され
る。一方信号電極Ｙ１には、選択期間ｔ０内の電圧パル
スＶ１，Ｖ２とそれぞれ同一極性で波高値がＶ３でパル
ス幅がｔ３以下の正負電圧パルスを、又光透過状態を別
の状態にする時は、選択期間ｔ０の時間零Ｖにされる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】上記従来の駆動方法に
おいてはいずれの場合も選択期間内に消去パルスを印加
している。しかし、最近の我々の数々の実験によれば、
図３（ａ）に示すような波形を液晶電気光学素子に印加
した場合その光透過特性は、図３（ｂ）に示すように、
メモリー性の低下現象が認められることが判明した。と
ころが、図４（ａ）に示すような波形を液晶電気光学素
子に印加した場合の図に示した光透過特性は、メモリー
性の低下現像が認められない。この現象の原因について
は現在検討中であるが、実際のマルチプレックス駆動に
おいては、メモリー性の低下が起こり好ましくない。こ
れは、図３（ａ）では、消去パルス印加直後に逆極性の
選択信号電圧を印加しているため、消去パルスにより走
査電極と信号電極間に印加された大電圧の電荷が、逆極
性の選択信号電圧により充分に解消しきれずに電極間に
残り、液晶のメモリー性を低下させているものと推測さ
れる。
おいてはいずれの場合も選択期間内に消去パルスを印加
している。しかし、最近の我々の数々の実験によれば、
図３（ａ）に示すような波形を液晶電気光学素子に印加
した場合その光透過特性は、図３（ｂ）に示すように、
メモリー性の低下現象が認められることが判明した。と
ころが、図４（ａ）に示すような波形を液晶電気光学素
子に印加した場合の図に示した光透過特性は、メモリー
性の低下現像が認められない。この現象の原因について
は現在検討中であるが、実際のマルチプレックス駆動に
おいては、メモリー性の低下が起こり好ましくない。こ
れは、図３（ａ）では、消去パルス印加直後に逆極性の
選択信号電圧を印加しているため、消去パルスにより走
査電極と信号電極間に印加された大電圧の電荷が、逆極
性の選択信号電圧により充分に解消しきれずに電極間に
残り、液晶のメモリー性を低下させているものと推測さ
れる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】本発明は、消去パルスを選択期間外に印加
し、その後所定期間経過後に選択期間とすることで上記
問題点を解決し、良好なコントラストを長時間にわたっ
て維持できるメモリー性液晶電気光学素子を提供するこ
とを目的とする。
し、その後所定期間経過後に選択期間とすることで上記
問題点を解決し、良好なコントラストを長時間にわたっ
て維持できるメモリー性液晶電気光学素子を提供するこ
とを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】本発明の実施例としての強誘電性スメクチ
ック液晶のマルチプレッシング駆動波形を図５に示す。
液晶素子は一対の基板に形成された走査電極群Ｘと信号
電極群Ｙからなる対向透明電極間に、メモリー性を有す
る液晶を封入して構成される。周知のように、一対の対
向電極の交差部に画素が形成される。
ック液晶のマルチプレッシング駆動波形を図５に示す。
液晶素子は一対の基板に形成された走査電極群Ｘと信号
電極群Ｙからなる対向透明電極間に、メモリー性を有す
る液晶を封入して構成される。周知のように、一対の対
向電極の交差部に画素が形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】波高値の設定は次のように行った。合成波
形のＶ１−Ｖ３，Ｖ１＋Ｖ３の値は液晶の飽和電圧以
上、−Ｖ２＋Ｖ３は液晶の飽和電圧未満、−Ｖ２−Ｖ３
は液晶の飽和値以上となるように設定した。本合成波形
を液晶電気光学素子に印加したときの光応答特性にはメ
モリーの低下も認められず、波高値Ｖ１±Ｖ３の消去パ
ルスの位置を移動させる事で階調表示も可能となった。
同時に本発明は、選択期間内に液晶を一方向に揃えるた
めの消去パルスを印加するマルチプレッシング駆動方法
すべてに応用できる。図５においては、すでに出願済の
駆動波形の消去パルスを選択期間内から非選択期間内へ
移動させるという非常に簡便な方法であるが、メモリー
性の維持、及び階調表示が容易である。すなわち、消去
パルス印加後に時間を置いてから選択期間を設けたの
で、消去パルスにより走査電極と信号電極間の液晶に印
加された電圧の電荷が、印加後の所定期間である程度解
消され、その上で選択期間によりメモリー性を与えてい
るので、非選択期間に電極間に残った電荷が少なくな
り、メモリー性が低下現象を引き起こすことはない。 （実施例１）本実施例では、液晶材料にＤＯＢＡＭＢＣ
（Ｐ−ｄｅｃｙｌｏｘｙｂｅｎｚｙｌｉｄｅｎ Ｐ’−
ａｍｉｎｏ−２−ｍｅｔｈｙｌｂｕｔｙｌ ｃｉｎｎａ
ｍａｔａ）を使用し、液晶層厚１．０μｍ，ｔ０＝２０
０μｓ，ｔ１＝３ｍｓ，ｔ３＝ｔ４＝ｔ６＝１００μ
ｓ，ｔ５＝２．４ｍｓ，ｔ７＝５００μｓ，Ｖ１＝２０
Ｖ，Ｖ２＝−２３Ｖ，Ｖ３＝４Ｖとしたところ１：２１
のコントラストが得られた。
形のＶ１−Ｖ３，Ｖ１＋Ｖ３の値は液晶の飽和電圧以
上、−Ｖ２＋Ｖ３は液晶の飽和電圧未満、−Ｖ２−Ｖ３
は液晶の飽和値以上となるように設定した。本合成波形
を液晶電気光学素子に印加したときの光応答特性にはメ
モリーの低下も認められず、波高値Ｖ１±Ｖ３の消去パ
ルスの位置を移動させる事で階調表示も可能となった。
同時に本発明は、選択期間内に液晶を一方向に揃えるた
めの消去パルスを印加するマルチプレッシング駆動方法
すべてに応用できる。図５においては、すでに出願済の
駆動波形の消去パルスを選択期間内から非選択期間内へ
移動させるという非常に簡便な方法であるが、メモリー
性の維持、及び階調表示が容易である。すなわち、消去
パルス印加後に時間を置いてから選択期間を設けたの
で、消去パルスにより走査電極と信号電極間の液晶に印
加された電圧の電荷が、印加後の所定期間である程度解
消され、その上で選択期間によりメモリー性を与えてい
るので、非選択期間に電極間に残った電荷が少なくな
り、メモリー性が低下現象を引き起こすことはない。 （実施例１）本実施例では、液晶材料にＤＯＢＡＭＢＣ
（Ｐ−ｄｅｃｙｌｏｘｙｂｅｎｚｙｌｉｄｅｎ Ｐ’−
ａｍｉｎｏ−２−ｍｅｔｈｙｌｂｕｔｙｌ ｃｉｎｎａ
ｍａｔａ）を使用し、液晶層厚１．０μｍ，ｔ０＝２０
０μｓ，ｔ１＝３ｍｓ，ｔ３＝ｔ４＝ｔ６＝１００μ
ｓ，ｔ５＝２．４ｍｓ，ｔ７＝５００μｓ，Ｖ１＝２０
Ｖ，Ｖ２＝−２３Ｖ，Ｖ３＝４Ｖとしたところ１：２１
のコントラストが得られた。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明の効果】本発明は、メモリー性を有する液晶の画
素に有する液晶表示素子を線順次走査方式で駆動する方
法において、画素の液晶分子を一方向に揃えて前の表示
を消去するための電圧パルスを非選択期間に印加するこ
とにより、選択期間に選択した走査電極に対応する画素
の液晶のメモリー状態を、他の走査電極の選択期間中に
消去できるので、フレーム周期を長くすることもなく、
各画素の液晶のコントラスト比をほぼ均一にして、かつ
向上させ、表示画面のちらつきも低減される。また、液
晶分子を一方向に揃える電圧パルスを印加した後、所定
期間経過後に選択期間を設けたので、非選択期間にメモ
リー性の低下現象を引き起こすこともない。この駆動方
法は、メモリー性，コントラストの良好な液晶表示素子
を提供するものである。同時に消去パルスの位置を、フ
レーム周期内で自由に選択できるので、高速応答プリン
ターヘッドの階調表示も容易である。
素に有する液晶表示素子を線順次走査方式で駆動する方
法において、画素の液晶分子を一方向に揃えて前の表示
を消去するための電圧パルスを非選択期間に印加するこ
とにより、選択期間に選択した走査電極に対応する画素
の液晶のメモリー状態を、他の走査電極の選択期間中に
消去できるので、フレーム周期を長くすることもなく、
各画素の液晶のコントラスト比をほぼ均一にして、かつ
向上させ、表示画面のちらつきも低減される。また、液
晶分子を一方向に揃える電圧パルスを印加した後、所定
期間経過後に選択期間を設けたので、非選択期間にメモ
リー性の低下現象を引き起こすこともない。この駆動方
法は、メモリー性，コントラストの良好な液晶表示素子
を提供するものである。同時に消去パルスの位置を、フ
レーム周期内で自由に選択できるので、高速応答プリン
ターヘッドの階調表示も容易である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】（ａ）、（ｂ）出願済みの液晶表示素子の駆動
波形図。
波形図。
【図２】出願済みの液晶表示素子の駆動波形系図。
【図３】液晶表示素子の印加波形図、及び液晶表示素子
の光応答特性図。
の光応答特性図。
【図４】液晶表示素子の印加波形図、及び液晶表示素子
の光応答特性図。
の光応答特性図。
【図５】本発明の駆動波形図。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】削除
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】削除
Claims (1)
- 【請求項１】それぞれの交差部で画素を形成する走査電
極群と信号電極群を有し、該走査電極群と信号電極群の
間にメモリー性を有する液晶を配置してなる液晶素子を
線順次走査方式により駆動してなる液晶素子の駆動方法
であって、 前記各走査電極に電圧を印加する周期中に、当該走査電
極を選択して表示信号に応じた電圧を印加する選択期間
と、当該走査電極を選択せずに他の走査電極を選択する
非選択期間とを有し、 前記各走査電極の非選択期間中に、当該走査電極に対応
する画素の液晶分子を一方向に揃えるためのパルスを印
加する期間を設け、この後所定期間後に前記選択期間と
なるようにしたことを特徴とする液晶素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869594A JPH07140443A (ja) | 1994-05-23 | 1994-05-23 | 液晶素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10869594A JPH07140443A (ja) | 1994-05-23 | 1994-05-23 | 液晶素子の駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60149803A Division JPH0750268B2 (ja) | 1985-07-08 | 1985-07-08 | 液晶素子の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140443A true JPH07140443A (ja) | 1995-06-02 |
Family
ID=14491304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10869594A Pending JPH07140443A (ja) | 1994-05-23 | 1994-05-23 | 液晶素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07140443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080655A1 (ja) | 2006-01-16 | 2007-07-19 | Fujitsu Limited | 表示素子の駆動方法、表示素子および電子端末 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629324A (ja) * | 1985-07-08 | 1987-01-17 | Seiko Epson Corp | 液晶素子の駆動方法 |
-
1994
- 1994-05-23 JP JP10869594A patent/JPH07140443A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629324A (ja) * | 1985-07-08 | 1987-01-17 | Seiko Epson Corp | 液晶素子の駆動方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080655A1 (ja) | 2006-01-16 | 2007-07-19 | Fujitsu Limited | 表示素子の駆動方法、表示素子および電子端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567065B1 (en) | Ferroelectric liquid crystal display and method of driving the same | |
| DE69419201D1 (de) | Ansteuerungsverfahren und -vorrichtung für eine ferroelektrische Flüssigkristallanzeige unter Verwendung von Kompensationsimpulsen | |
| JPH05158444A (ja) | 液晶表示装置 | |
| US5408246A (en) | Electro-optical modulating apparatus and driving method thereof | |
| KR20020009899A (ko) | 액정 표시 장치 및 이의 구동 방법 | |
| JP2652886B2 (ja) | 液晶装置の駆動方法 | |
| JP2005196159A (ja) | 液晶表示装置の駆動方法 | |
| US4927243A (en) | Method and apparatus for driving optical modulation device | |
| JP2001133753A (ja) | 液晶素子の駆動方法 | |
| JPH07140443A (ja) | 液晶素子の駆動方法 | |
| JPS63175890A (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JP2516351B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH0750268B2 (ja) | 液晶素子の駆動方法 | |
| JPS6361233A (ja) | 光学変調素子の駆動法 | |
| JPH0758371B2 (ja) | 液晶素子の駆動方法 | |
| JP2505760B2 (ja) | 光学変調素子の駆動法 | |
| JPS62215240A (ja) | 強誘電性液晶素子の時分割駆動方法 | |
| JPS63259516A (ja) | マトリクス型液晶表示体駆動方法 | |
| JPH03161790A (ja) | 液晶パネルの駆動方法 | |
| JPH0648333B2 (ja) | 液晶マトリツクス表示パネルの駆動法 | |
| JPS63253333A (ja) | マトリクス型液晶表示体駆動方法 | |
| JP2794705B2 (ja) | 液晶素子の駆動方法 | |
| KR100879214B1 (ko) | 액정표시소자 | |
| JPH0580724A (ja) | マトリクス型液晶光学装置の駆動方法 | |
| JPH0660978B2 (ja) | 光学変調装置 |