JPH07135781A - Control method of serially connected multiple inverter apparatus - Google Patents
Control method of serially connected multiple inverter apparatusInfo
- Publication number
- JPH07135781A JPH07135781A JP5279650A JP27965093A JPH07135781A JP H07135781 A JPH07135781 A JP H07135781A JP 5279650 A JP5279650 A JP 5279650A JP 27965093 A JP27965093 A JP 27965093A JP H07135781 A JPH07135781 A JP H07135781A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- inverter
- snubber
- circuit
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体スイッチング素
子を用いた直列多重インバータ装置の制御方法に係り、
特に、過電圧等の異常発生時に、スイッチング素子を破
壊することなくスイッチング素子を一斉にオフとして、
インバータ装置を停止させることのできる直列多重イン
バータ装置の制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of controlling a serial multiple inverter device using a semiconductor switching element,
In particular, when abnormalities such as overvoltage occur, the switching elements are turned off all at once without destroying them.
The present invention relates to a control method for a series multiple inverter device capable of stopping an inverter device.
【０００２】[0002]
【従来の技術】図３は従来技術によるインバータの主回
路の構成を示す回路図である。図３において、１は直流
電源、２は平滑リアクトル、３は平滑コンデンサ、５ａ
はインバータ回路、６は３相誘導電動機、Ｓ１Ｕ〜Ｓ２
Ｗはスイッチング素子、Ｄ１Ｕ〜Ｄ２Ｗはフライホイル
ダイオードである。2. Description of the Related Art FIG. 3 is a circuit diagram showing a configuration of a main circuit of an inverter according to a conventional technique. In FIG. 3, 1 is a DC power supply, 2 is a smoothing reactor, 3 is a smoothing capacitor, 5a.
Is an inverter circuit, 6 is a three-phase induction motor, S1U to S2
W is a switching element, and D1U to D2W are flywheel diodes.
【０００３】従来技術によるインバータ回路は、図３に
示すように、３相の交流電力を出力する上下アームを有
するＵ、Ｖ、Ｗの３相を、フライホイルダイオードＤ１
Ｕ〜Ｄ２Ｗが接続された半導体素子であるスイッチング
素子Ｓ１Ｕ〜Ｓ２Ｗにより形成して構成されている。そ
して、このインバータ回路は、平滑リアクトル２、平滑
コンデンサ３を介して直流電源１から直流電力が供給さ
れ、図示しないスイッチング素子の制御装置により制御
されて、直流電力を３相交流電力に変換して、３相誘導
電動機６等の負荷に電力の供給を行っている。As shown in FIG. 3, an inverter circuit according to the prior art uses a flywheel diode D1 for three phases U, V, W having upper and lower arms for outputting three-phase AC power.
The switching elements S1U to S2W, which are semiconductor elements to which U to D2W are connected, are formed. Then, this inverter circuit is supplied with DC power from the DC power supply 1 via the smoothing reactor 2 and the smoothing capacitor 3, and is controlled by a controller of a switching element (not shown) to convert the DC power into three-phase AC power. Electric power is supplied to a load such as the three-phase induction motor 6.
【０００４】このように構成されるインバータ回路に、
過電圧が印加される等の異常が発生した場合、何らかの
手段により過電圧の発生を検出し、インバータ回路を構
成する全スイッチング素子を一斉にオフとして、インバ
ータの動作を停止させる必要がある。In the inverter circuit configured as described above,
When an abnormality such as application of an overvoltage occurs, it is necessary to detect the occurrence of the overvoltage by some means and turn off all the switching elements forming the inverter circuit all at once to stop the operation of the inverter.
【０００５】このようなインバータ回路の保護に関する
従来技術として、例えば、特開昭６３−２３５０１号公
報等に記載された技術が知られている。この従来技術
は、図３には示していないが、過電圧保護回路を設け、
この保護回路が過電圧の発生あるいは過電圧の印加を検
出した場合、保護回路を動作させると共に、インバータ
回路の全スイッチング素子を一斉にオフに制御し、イン
バータ回路の動作を停止させるというものである。As a conventional technique relating to the protection of such an inverter circuit, for example, a technique described in Japanese Patent Laid-Open No. 63-23501 is known. Although not shown in FIG. 3, this prior art is provided with an overvoltage protection circuit,
When the protection circuit detects the occurrence of an overvoltage or the application of an overvoltage, the protection circuit is operated and at the same time all the switching elements of the inverter circuit are turned off to stop the operation of the inverter circuit.
【０００６】図４は従来技術による直列多重インバータ
の主回路の構成を示す回路図、図５はこの直列多重イン
バータの１相分の回路の詳細を示す回路図、図６は直列
多重インバータの１相分のスイッチング素子のオン状態
に対応する出力電圧を説明する図である。図４、図５に
おいて、５ｂは直列多重インバータ回路、Ｓ１Ｕ〜Ｓ４
Ｗはスイッチング素子、Ｄ１Ｕ〜Ｄ４Ｗはフライホイル
ダイオード、ＤＣ１Ｕ〜ＤＣ２Ｗはクランプダイオー
ド、７ａ〜７ｄはスナバ回路であり、他の符号は図３の
場合と同一である。FIG. 4 is a circuit diagram showing a configuration of a main circuit of a serial multiplex inverter according to the prior art, FIG. 5 is a circuit diagram showing details of a circuit for one phase of the serial multiplex inverter, and FIG. It is a figure explaining the output voltage corresponding to the ON state of the switching element for phases. 4 and 5, 5b is a serial multiplex inverter circuit, S1U to S4.
W is a switching element, D1U to D4W are flywheel diodes, DC1U to DC2W are clamp diodes, 7a to 7d are snubber circuits, and other symbols are the same as those in FIG.
【０００７】図４に示す直列多重インバータは、図３に
示すインバータの各相、各アームを直列接続された２個
のスイッチング素子により構成し、これらのスイッチン
グ素子の接続点と、直列接続された平滑コンデンサ３、
４の接続点との間にクランプダイオードＤＣ１Ｕ〜ＤＣ
２Ｗを接続して構成されている。そして、このインバー
タ回路は、２つの平滑コンデンサ３、４の相互接続点を
電源中性点として利用し、クランプダイオードＤＣ１Ｕ
〜ＤＣ２Ｗが負荷に接続される出力端子を中性点電位に
クランプするように動作している。The serial multiple inverter shown in FIG. 4 is composed of two switching elements in which each phase and each arm of the inverter shown in FIG. 3 are connected in series, and is connected in series with the connection point of these switching elements. Smoothing capacitor 3,
Clamp diodes DC1U to DC between the connection point of 4 and
It is configured by connecting 2W. Then, this inverter circuit uses the interconnection point of the two smoothing capacitors 3 and 4 as the power supply neutral point, and the clamp diode DC1U
~ DC2W operates to clamp the output terminal connected to the load to the neutral potential.
【０００８】このように構成される直列多重インバータ
は、図３に示すインバータに比べスイッチング素子の数
が増加するが、３つのレベルの電圧を出力することがで
きるため、負荷としての３相誘導電動機に対する電流リ
ップルを小さくすることができるという特徴を有するも
のである。そして、このインバータのスイッチング素子
Ｓ１Ｕ〜Ｓ４Ｗとしては、ＧＴＯ、トランジスタ、ＩＧ
ＢＴ等を使用することができる。The serial multiple inverter thus constructed has a larger number of switching elements than the inverter shown in FIG. 3, but since it can output voltages at three levels, it is a three-phase induction motor as a load. The characteristic is that the current ripple with respect to can be reduced. The switching elements S1U to S4W of this inverter include a GTO, a transistor, and an IG.
BT or the like can be used.
【０００９】この直列多重インバータの１相分の回路が
図５に示されており、図５において、前述した主回路半
導体素子による主回路スイッチング素子をＳ１〜Ｓ４と
して示し、これらのスイッチング素子のスイッチング時
に発生するサージを吸収するためのスナバ回路７ａ〜７
ｄが示されている。各スナバ回路７ａ〜７ｄは、スナバ
コンデンサＣｓ１〜Ｃｓ４、スナバダイオードＤｓ１〜
Ｄｓ４、スナバ抵抗Ｒｓ１〜Ｒｓ４により構成されてお
り、それぞれ、スイッチング素子Ｓ１、クランプダイオ
ードＤＣ１、ＤＣ２、スイッチング素子Ｓ４に並列に接
続されている。A circuit for one phase of this serial multiplex inverter is shown in FIG. 5. In FIG. 5, main circuit switching elements by the above-mentioned main circuit semiconductor elements are shown as S1 to S4, and switching of these switching elements is performed. Snubber circuits 7a to 7 for absorbing surges that sometimes occur
d is shown. The snubber circuits 7a to 7d include snubber capacitors Cs1 to Cs4 and snubber diodes Ds1 to Ds1.
Ds4 and snubber resistors Rs1 to Rs4 are connected in parallel to the switching element S1, the clamp diodes DC1 and DC2, and the switching element S4, respectively.
【００１０】この直列多重インバータの各相を構成する
スイッチング素子Ｓ１〜Ｓ４は、図示しないゲート論理
回路から与えられるゲート信号によってオン、オフ制御
される。そして、これらのスイッチング素子の動作は、
素子Ｓ１とＳ３及び素子Ｓ２とＳ４のそれぞれが一組の
インバータとして互いに共役な関係で、オン、オフする
ように制御される。The switching elements S1 to S4 constituting each phase of the serial multiplex inverter are on / off controlled by a gate signal supplied from a gate logic circuit (not shown). And the operation of these switching elements is
The elements S1 and S3 and the elements S2 and S4 are controlled so as to turn on and off in a mutually conjugate relationship as a set of inverters.
【００１１】その結果、各スイッチング素子がオンする
条件と出力端の電圧との関係は図６に示すようなものと
なる。例えば、スイッチング素子Ｓ１とＳ２とがオンと
なると（Ｓ３、Ｓ４はオフ）、出力端子は＋Ｅの電位と
なる（この状態をスイッチングモード１という）。ま
た、逆に、スイッチング素子Ｓ３とＳ４とがオンとなる
と（Ｓ１、Ｓ２はオフ）、出力端子は−Ｅの電位となる
（この状態をスイッチングモード３という）。さらに、
スイッチング素子Ｓ２とＳ３とがオンとなると（Ｓ１、
Ｓ４はオフ）、出力端子は、素子Ｓ２、Ｓ３及びクラン
プダイオードＤＣ１、ＤＣ２を介して平滑コンデンサ
３、４の接続点に接続され、電源中性点の０電位に固定
される（この状態をスイッチングモード２という）。そ
して、スイッチング素子Ｓ１とＳ４との同時オンは禁止
されている。図５に示すインバータ回路は、このような
動作の結果、その出力端子の電位を、＋Ｅ、０、−Ｅの
間で変化させることになる。As a result, the relationship between the conditions under which each switching element is turned on and the voltage at the output end is as shown in FIG. For example, when the switching elements S1 and S2 are turned on (S3 and S4 are off), the output terminal has a potential of + E (this state is called switching mode 1). On the contrary, when the switching elements S3 and S4 are turned on (S1 and S2 are turned off), the output terminal has a potential of −E (this state is called switching mode 3). further,
When the switching elements S2 and S3 are turned on (S1,
(S4 is off), the output terminal is connected to the connection point of the smoothing capacitors 3 and 4 through the elements S2 and S3 and the clamp diodes DC1 and DC2, and is fixed to 0 potential of the power supply neutral point (switching this state). Mode 2). Further, the switching elements S1 and S4 are prohibited from being turned on at the same time. As a result of such an operation, the inverter circuit shown in FIG. 5 changes the potential of its output terminal between + E, 0, and -E.
【００１２】図７は前述した各スイッチングモードにお
ける主回路電流の流れを説明する図、図８はスイッチン
グ素子Ｓ１をオフとしたときのスナバ回路の動作を説明
する図、図９はスイッチング素子Ｓ２をオフとしたとき
のスナバ回路の動作を説明する図、図１０は全スイッチ
ング素子を一斉にオフとしたときの動作を説明する図で
あり、次に、これらの図を参照してスナバ回路の動作を
説明する。FIG. 7 is a diagram for explaining the flow of the main circuit current in each of the switching modes described above, FIG. 8 is a diagram for explaining the operation of the snubber circuit when the switching element S1 is off, and FIG. 9 is a diagram for explaining the switching element S2. FIG. 10 is a diagram for explaining the operation of the snubber circuit when turned off, and FIG. 10 is a diagram for explaining the operation when all the switching elements are simultaneously turned off. Next, referring to these figures, the operation of the snubber circuit will be described. Will be explained.
【００１３】図７に示す各スイッチングモードにおける
主回路電流の流れは、インバータ側から負荷側に流れる
向きを正とし、負荷側からインバータ側に流れる向きを
負として示されている。The flow of the main circuit current in each switching mode shown in FIG. 7 is shown with the direction from the inverter side to the load side being positive and the direction from the load side to the inverter side being negative.
【００１４】いま、図７に示すスイッチングモード１で
電流が正の方向に流れている状態からスイッチング素子
Ｓ１をオフにして、インバータをスイッチングモード２
に移行させるものとする。この場合、図８（１）に示す
ような経路で負荷に流れ込んでいる正の電流は、スイッ
チング素子Ｓ１のオフと同時に、図８（２）に示すよう
に、スナバ回路７ａに流れ込みスナバコンデンサＣｓ１
を充電する。これと同時に、スナバコンデンサＣｓ２の
電荷が放電される。その後、主回路電流は、図８（３）
に示すように、電源の中性点からクランプダイオードＤ
Ｃ１、スイッチング素子Ｓ１を介して負荷側に流れるよ
うになり、インバータは、スイッチングモード２に移
る。In the switching mode 1 shown in FIG. 7, the switching element S1 is turned off from the state where the current is flowing in the positive direction, and the inverter is switched to the switching mode 2
Shall be transferred to. In this case, the positive current flowing into the load through the path as shown in FIG. 8 (1) flows into the snubber circuit 7a and the snubber capacitor Cs1 as shown in FIG. 8 (2) at the same time when the switching element S1 is turned off.
To charge. At the same time, the electric charge of the snubber capacitor Cs2 is discharged. After that, the main circuit current is as shown in Fig. 8 (3).
As shown in, the clamp diode D from the neutral point of the power supply
The current flows to the load side via C1 and the switching element S1, and the inverter shifts to the switching mode 2.
【００１５】また、スイッチングモード２で電流が正の
方向に流れている状態からスイッチング素子Ｓ２をオフ
にして、インバータをスイッチングモード３に移行させ
るものとする。この場合、図９（１）に示すよな経路で
流れている電流は、スイッチング素子Ｓ２のオフと同時
に、図９（２）に示すように、スナバ回路７ｃに流れ込
みスナバコンデンサＣｓ３を充電する。これと同時に。
スナバコンデンサＣｓ４の電荷が放電される。その後、
主回路電流は、図９（３）に示すように、電源の負側か
らスイッチング素子Ｓ４、Ｓ３を介して負荷側に流れる
ようになり、インバータは、スイッチングモード３に移
る。Further, it is assumed that the switching element S2 is turned off from the state where the current is flowing in the positive direction in the switching mode 2 to shift the inverter to the switching mode 3. In this case, the current flowing through the path shown in FIG. 9 (1) flows into the snubber circuit 7c and charges the snubber capacitor Cs3 at the same time as the switching element S2 is turned off, as shown in FIG. 9 (2). At the same time.
The electric charge of the snubber capacitor Cs4 is discharged. afterwards,
As shown in FIG. 9 (3), the main circuit current flows from the negative side of the power source to the load side through the switching elements S4 and S3, and the inverter shifts to the switching mode 3.
【００１６】すなわち、図５に示す回路は、電流正の場
合に、スイッチング素子Ｓ１をオフしたとき、スナバ回
路７ａが、また、スイッチング素子Ｓ２をオフしたと
き、スナバ回路７ｃが、それぞれスナバ回路として作用
する。同様に、この回路は、電流負の場合に、スイッチ
ング素子Ｓ３をオフしたとき、スナバ回路７ｂが、スイ
ッチング素子Ｓ４をオフしたとき、スナバ回路７ｄが、
それぞれスナバ回路として作用する。That is, in the circuit shown in FIG. 5, when the switching element S1 is turned off and the snubber circuit 7c is turned off when the switching element S2 is turned off when the current is positive, the snubber circuit 7c serves as a snubber circuit. To work. Similarly, in this circuit, when the switching element S3 is turned off, the snubber circuit 7b is turned off, and when the switching element S4 is turned off, the snubber circuit 7d is turned off when the current is negative.
Each acts as a snubber circuit.
【００１７】図７には、各スイッチングモードにおいて
どのスナバコンデンサに電荷が蓄えられているかが示さ
れており、図の中に＋−と書かれたスナバコンデンサに
電圧Ｅが印加されていることを表している。FIG. 7 shows which snubber capacitor stores electric charge in each switching mode, and shows that the voltage E is applied to the snubber capacitor indicated by + -in the figure. It represents.
【００１８】例えば、スイッチングモード１で電流正の
場合、その電流は、電源の正側からスイッチング素子Ｓ
１、Ｓ２を介して負荷側に流れている。そして、オン状
態にあり短絡されているスイッチング素子Ｓ１に並列に
接続されたスナバ回路７ａのスナバコンデンサＣｓ１
は、スナバコンデンサＣｓ１−スナバ抵抗Ｒｓ１−スイ
ッチング素子Ｓ１−スナバコンデンサＣｓ１の経路で短
絡され、その電圧は０である。For example, when the current is positive in switching mode 1, the current is switched from the positive side of the power source to the switching element S.
1 and S2 to the load side. And the snubber capacitor Cs1 of the snubber circuit 7a connected in parallel to the switching element S1 which is in the ON state and is short-circuited.
Is short-circuited in the path of snubber capacitor Cs1-snubber resistor Rs1-switching element S1-snubber capacitor Cs1, and the voltage is zero.
【００１９】一方、クランプダイオードＤＣ１に並列に
接続されるスナバ回路７ｂのスナバコンデンサＣｓ２
は、上側が、スイッチング素子Ｓ１、スナバダイオード
ＤＳ２、スナバ抵抗ＲＳ１との並列回路を介して電位＋
Ｅに接続され、下側が直流電源の中性点の電位０に接続
されるので、その印加電圧はＥとなる。On the other hand, the snubber capacitor Cs2 of the snubber circuit 7b connected in parallel with the clamp diode DC1.
The upper side is the potential + via the parallel circuit of the switching element S1, the snubber diode DS2, and the snubber resistor RS1.
Since it is connected to E and the lower side is connected to the potential 0 at the neutral point of the DC power supply, the applied voltage is E.
【００２０】また、スナバ回路７ｃのスナバコンデンサ
Ｃｓ３は、インバータがスイッチングモード１になる前
のスイッチングモード２のときに、スナバコンデンサＣ
ｓ３−スナバ抵抗Ｒｓ３−クランプダイオードＤＣ１−
スイッチング素子Ｓ２−Ｓ３−スナバコンデンサＣｓ３
の経路で短絡されており、スイッチングモード１に移行
したときも、そのまま電圧０に保持されている。The snubber capacitor Cs3 of the snubber circuit 7c is a snubber capacitor Cs3 when the inverter is in switching mode 2 before switching mode 1.
s3-snubber resistor Rs3-clamp diode DC1-
Switching element S2-S3-Snubber capacitor Cs3
Is short-circuited in the path of, and even when the switching mode 1 is entered, the voltage is maintained at 0 as it is.
【００２１】さらに、スナバ回路７ｄのスナバダイオー
ドＣｓ４は、インバータがスイッチングモード１になる
前のスイッチングモード２のときに、上側が、スイッチ
ング素子Ｓ３、スナバ抵抗ＲＳ４とスナバダイオードＤ
Ｓ３との並列回路を介して負荷の電位０に接続され、下
側が電位−Ｅに接続されて電圧Ｅとなっていたのが、ス
イッチングモード１に移行したときも、そのまま保持さ
れて電圧Ｅとなっている。Further, the snubber diode Cs4 of the snubber circuit 7d has a switching element S3, a snubber resistor RS4 and a snubber diode D on the upper side in the switching mode 2 before the inverter enters the switching mode 1.
It was connected to the potential 0 of the load via the parallel circuit with S3, and the lower side was connected to the potential -E to become the voltage E. However, even when the switching mode 1 was entered, it was held as it was and Has become.
【００２２】従って、図５に示す回路は、スイッチング
モード１のとき、スナバコンデンサＣｓ１、Ｃｓ３が電
圧０、スナバコンデンサＣｓ２、Ｃｓ４が電圧Ｅの電圧
を有することになり、同様に、スイッチングモード２の
場合、スナバコンデンサＣｓ２、Ｃｓ３が電圧０、スナ
バコンデンサＣｓ１、Ｃｓ４が電圧Ｅの電圧を有するこ
とになる。また、スイッチングモード３の場合、スナバ
コンデンサＣｓ２、Ｃｓ４は電圧０、スナバコンデンサ
Ｃｓ１、Ｃｓ３は電圧Ｅの電圧を有することになる。Therefore, in the circuit shown in FIG. 5, in the switching mode 1, the snubber capacitors Cs1 and Cs3 have the voltage 0, and the snubber capacitors Cs2 and Cs4 have the voltage E. Similarly, in the switching mode 2, In this case, the snubber capacitors Cs2 and Cs3 have a voltage of 0, and the snubber capacitors Cs1 and Cs4 have a voltage of E. Further, in the switching mode 3, the snubber capacitors Cs2 and Cs4 have a voltage of 0, and the snubber capacitors Cs1 and Cs3 have a voltage of E.
【００２３】また、図５に示す回路は、図７にスイッチ
ング素子の相互接続点の電位を示しているように、通常
動作時、過渡時を除きスイッチング素子には、電圧Ｅま
でしか加わらないものである。そして、従来、この種の
直列多重インバータにおいても、過電圧など異常発生時
に、インバータの全スイッチング素子を一斉にオフする
一斉オフ動作を行い、インバータの動作を停止させてい
る。Further, in the circuit shown in FIG. 5, as shown in the potential of the interconnection point of the switching elements in FIG. 7, the switching element is applied only up to the voltage E except during the normal operation and the transient time. Is. Conventionally, even in this type of serial multiplex inverter, when an abnormality such as an overvoltage occurs, a simultaneous OFF operation of simultaneously turning off all switching elements of the inverter is performed to stop the operation of the inverter.
【００２４】いま、図５に示す直列多重インバータが、
スイッチングモード２で電流正の状態にあるときに、全
てのスイッチング素子が一斉オフに制御されるものとし
て、その場合の動作を図１０を参照して説明する。Now, the serial multiple inverter shown in FIG.
Assuming that all the switching elements are controlled to be turned off all at once when the current is positive in switching mode 2, the operation in that case will be described with reference to FIG.
【００２５】直列多重インバータが、図１０（１）に示
すように、スイッチングモード２で電流正の状態にある
場合、図７で説明したように、スナバ回路７ａ、７ｄの
スナバコンデンサＣＳ１、ＣＳ４が電圧Ｅに充電された
状態にある。この状態で、全てのスイッチング素子が一
斉オフに制御されると、スイッチング素子Ｓ２、Ｓ３が
オフとなるので、図１０（２）に示すスナバ回路７ｃに
電流が流れ込み、かつ、スナバ回路７ｄのスナバコンデ
ンサが放電するモードを経て、フライホイルダイオード
Ｄ３、Ｄ４に電流が流れる図１０（３）に示すような状
態に移る。この状態のとき、スナバコンデンサＣｓ４に
印加されていた電圧Ｅは０になり、逆にスナバコンデン
サＣｓ３が電圧Ｅに充電された状態になる。As shown in FIG. 10 (1), when the serial multiple inverter is in the current positive state in the switching mode 2, the snubber capacitors CS1 and CS4 of the snubber circuits 7a and 7d are connected as described in FIG. The battery is charged to the voltage E. In this state, when all the switching elements are controlled to be turned off at the same time, the switching elements S2 and S3 are turned off, so that a current flows into the snubber circuit 7c shown in FIG. 10 (2) and the snubber circuit 7d snubber circuit 7d. After passing through the mode in which the capacitor is discharged, a state in which a current flows through the flywheel diodes D3 and D4 as shown in FIG. 10 (3) is entered. In this state, the voltage E applied to the snubber capacitor Cs4 becomes 0, and conversely, the snubber capacitor Cs3 is charged to the voltage E.
【００２６】この図１０（３）の状態で、誘導電動機等
の負荷側から電流が供給され、電流の向きが反転する
と、スナバコンデンサＣｓ１が放電し、Ｃｓ２が充電さ
れる図１０（４）に示す状態を経てフライホイルダイオ
ードＤ１、Ｄ２に電流が流れる図１０（５）の状態に移
行する。このときスナバコンデンサＣｓ２、Ｃｓ３にそ
れぞれ電圧Ｅかかっている状態となり、スイッチング素
子Ｓ３とＳ４との接続点の電位は、−Ｅとなる。また、
出力端の電圧は、負荷側からの電圧により＋Ｅとなる。
このため、スイッチング素子Ｓ３には通常の倍の２Ｅの
過電圧が印加される状態となる。In the state of FIG. 10 (3), when the current is supplied from the load side of the induction motor and the direction of the current is reversed, the snubber capacitor Cs1 is discharged and Cs2 is charged, as shown in FIG. 10 (4). After the state shown in the figure, the state shifts to the state of FIG. 10 (5) in which the current flows through the flywheel diodes D1 and D2. At this time, the voltage E is applied to the snubber capacitors Cs2 and Cs3, and the potential at the connection point between the switching elements S3 and S4 becomes -E. Also,
The voltage at the output end becomes + E due to the voltage from the load side.
Therefore, the overvoltage of 2E, which is twice the normal voltage, is applied to the switching element S3.
【００２７】同様に、図５に示す直列多重インバータ
が、スイッチングモード２で電流負の状態にあるとき
に、全てのスイッチング素子が一斉オフに制御されて、
全てのスイッチング素子が一斉オフとされた後に負荷電
流が反転すると、スイッチング素子Ｓ２に電圧２Ｅの過
電圧が印加されることになる。Similarly, when the series multiple inverter shown in FIG. 5 is in the current negative state in switching mode 2, all the switching elements are controlled to be turned off all at once.
When the load current is reversed after all the switching elements are turned off all at once, the overvoltage of the voltage 2E is applied to the switching element S2.
【００２８】前述したようなスイッチング素子への過電
圧の印加は、スイッチング素子が全てオフ状態にあるた
め、スナバコンデンサの電荷が放電することができずに
スナバコンデンサＣｓ２、Ｃｓ３に電荷が溜ったままに
なってしまうために生じるもので、このときの電圧２Ｅ
がスイッチング素子の耐圧を超える場合、スイッチング
素子が破壊されてしまうことになる。When the overvoltage is applied to the switching element as described above, since the switching elements are all in the OFF state, the snubber capacitors cannot be discharged and the snubber capacitors Cs2 and Cs3 remain charged. It is caused by the fact that the voltage at this time is 2E
If exceeds the withstand voltage of the switching element, the switching element will be destroyed.
【００２９】[0029]
【発明が解決しようとする課題】前述した従来技術によ
る直列多重インバータの制御方法は、インバータがスイ
ッチングモード２の状態にあるときに、全てのスイッチ
ング素子が一斉オフに制御されて、全てのスイッチング
素子が一斉オフとされた後に負荷電流が反転すると、ス
イッチング素子に過電圧が印加されてスイッチング素子
が破壊される場合があるという問題点を有している。SUMMARY OF THE INVENTION In the control method of the serial multiple inverter according to the prior art described above, when the inverter is in the switching mode 2, all the switching elements are controlled to be turned off all at once. If the load current is reversed after all are turned off at the same time, an overvoltage may be applied to the switching element and the switching element may be destroyed.
【００３０】本発明の目的は、直列多重インバータにお
いて、全てのスイッチング素子が一斉オフ動作させられ
た場合にも、スイッチング素子に過電圧が印加されない
ようにし、スイッチング素子を破壊させることのない直
列多重インバータ装置の制御方法を提供することにあ
る。An object of the present invention is to prevent serial voltage from being applied to the switching elements even if all the switching elements are simultaneously turned off in the series multiple inverter, and the switching elements are not destroyed. It is to provide a control method of the device.
【００３１】[0031]
【課題を解決するための手段】本発明によれば前記目的
は、直列多重インバータの一斉オフ動作時に、１つの相
を構成する４個のスイッチング素子のうち、出力端側に
接続されている２個のスイッチング素子の何れか一方の
みをオンのままに保持しておき、残りの３個のスイッチ
ング素子をオフに制御するようにすることにより達成さ
れる。According to the present invention, the object is to connect to the output terminal side of the four switching elements constituting one phase at the time of simultaneous OFF operation of the series multiple inverters. This is achieved by keeping only one of the three switching elements turned on and controlling the remaining three switching elements to be turned off.
【００３２】[0032]
【作用】直列多重インバータに過電圧等が印加され、イ
ンバータの保護のため、スイッチング素子を一斉にオフ
動作させる場合に、１つの相を構成する４個のスイッチ
ング素子のうち、出力端側に接続されている２個のスイ
ッチング素子の何れか一方のみをオンのままに保持して
おくことにより、直流電源の中性点側に接続されている
スナバ回路のスナバコンデンサに電荷が蓄積されること
がなくなり、このため、スイッチング素子を一斉にオフ
動作させた後、負荷電流の極性が反転してもスイッチン
グ素子に過電圧が印加されることがない。When an overvoltage or the like is applied to the series multiplex inverter and the switching elements are simultaneously turned off to protect the inverters, they are connected to the output terminal side of the four switching elements forming one phase. By keeping only one of the two switching elements on, the snubber capacitor of the snubber circuit connected to the neutral point side of the DC power supply will not accumulate charge. Therefore, even if the polarities of the load currents are reversed after the switching elements are simultaneously turned off, the overvoltage is not applied to the switching elements.
【００３３】本発明は、このような制御を行うことによ
り、スイッチング素子を一斉にオフに制御した場合に、
スイッチング素子に過電圧が印加されることを防止し
て、確実にインバータの保護を行うことができる。ま
た、出力端側に接続されている２個のスイッチング素子
の何れか一方のみをオンのままに保持しておいても、イ
ンバータの動作を停止させる機能は、何ら変わることな
く行うことができる。According to the present invention, when the switching elements are simultaneously turned off by performing such control,
It is possible to prevent the overvoltage from being applied to the switching element and reliably protect the inverter. Further, even if only one of the two switching elements connected to the output end side is kept on, the function of stopping the operation of the inverter can be performed without any change.
【００３４】[0034]
【実施例】以下、本発明による直列多重インバータ装置
の制御方法の一実施例を図面により詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a control method for a series multiple inverter device according to the present invention will be described in detail below with reference to the drawings.
【００３５】図１は本発明の一実施例によるスイッチン
グ素子の一斉オフの動作を説明する図である。なお、本
発明が適用されるインバータ装置は、図４により説明し
た従来技術と同一の構成を有し、かつ、各相は図５によ
り説明したと同一に構成されているものとする。また、
図１には１相分のみが示されている。FIG. 1 is a diagram for explaining the simultaneous OFF operation of switching elements according to an embodiment of the present invention. The inverter device to which the present invention is applied has the same configuration as that of the conventional technique described with reference to FIG. 4, and each phase is configured with the same configuration as described with reference to FIG. Also,
Only one phase is shown in FIG.
【００３６】図１に示す例は、スイッチング素子の一斉
オフ動作時にスイッチング素子Ｓ２のみをオンのままに
しておく場合の回路動作を示している。また、この例
は、スイッチングモード２で電流正のときに、スイッチ
ング素子に対して一斉オフの制御が行われるとしている
が、他のスイッチングモードのときに、スイッチング素
子の一斉オフの制御が行われる場合も、一旦スイッチン
グモード２に移行してからスイッチング素子の一斉オフ
動作が行われるものとする。The example shown in FIG. 1 shows the circuit operation in the case where only the switching element S2 is kept on during the simultaneous off operation of the switching elements. Further, in this example, when the current is positive in the switching mode 2, the switching elements are controlled to be turned off at the same time, but the switching elements are controlled to be turned off at the same time in other switching modes. Also in this case, it is assumed that the switching elements are once switched to the switching mode 2 and then the switching elements are simultaneously turned off.
【００３７】いま、図１（１）に示すように、スイッチ
ングモード２で正電流の状態からスイッチング素子が一
斉オフされるものとする。本発明の一実施例では、一斉
オフの制御時、スイッチング素子Ｓ２をオンのままとし
て、他のスイッチング素子Ｓ１、Ｓ３、Ｓ４を一斉にオ
フに制御している。このため、図１（１）に示すスイッ
チングモード２で正電流の状態からスイッチング素子が
一斉オフされても、スイッチング素子Ｓ２がオンのまま
なので、図１（２）に示すように、その電流は変化しな
い。従って、この時点で、スナバコンデンサＣｓ４の電
荷が放電されることがなく、また、スナバコンデンサＣ
ｓ３が充電されることもない。Now, as shown in FIG. 1 (1), it is assumed that the switching elements are simultaneously turned off in the switching mode 2 from the positive current state. In one embodiment of the present invention, the switching element S2 is kept on and the other switching elements S1, S3, S4 are simultaneously turned off during the simultaneous off control. Therefore, in the switching mode 2 shown in FIG. 1 (1), even if the switching elements are simultaneously turned off from the positive current state, the switching element S2 remains on. Therefore, as shown in FIG. 1 (2), the current is It does not change. Therefore, at this time, the electric charge of the snubber capacitor Cs4 is not discharged, and the snubber capacitor Cs4 is not discharged.
The s3 is never charged.
【００３８】この状態でその後、負荷電流が反転する
と、図１（３）に示すような、スナバ回路７ａ、７ｂに
電流が流れ、スナバコンデンサＣｓ１の電荷が放電さ
れ、スナバコンデンサＣｓ２が充電される状態を経由し
て、図１（４）に示すような、フライホイルダイオード
Ｄ１、Ｄ２に電流が流れる状態に移行する。When the load current is subsequently reversed in this state, a current flows through the snubber circuits 7a and 7b as shown in FIG. 1C, the snubber capacitor Cs1 is discharged, and the snubber capacitor Cs2 is charged. The state shifts to a state in which current flows through the flywheel diodes D1 and D2 as shown in FIG. 1 (4).
【００３９】このとき、スナバコンデンサＣｓ４は、＋
Ｅの電圧を保持したままとなっているため、スイッチン
グ素子Ｄ３とＤ４との接続点の電位が０となり、スイッ
チング素子Ｓ３には、電圧Ｅしか印加されないことにな
り、スイッチング素子Ｓ３に過電圧が加わることがな
い。At this time, the snubber capacitor Cs4 is +
Since the voltage of E is maintained, the potential at the connection point between the switching elements D3 and D4 becomes 0, and only the voltage E is applied to the switching element S3, and an overvoltage is applied to the switching element S3. Never.
【００４０】前述したように、本発明の一実施例によれ
ば、直列多重インバータ装置に過電圧等が生じ、インバ
ータ回路を構成しているスイッチング素子を一斉にオフ
制御する場合に、スイッチング素子に過電圧が印加され
ることがなく、安全にインバータ装置を停止させること
ができる。As described above, according to one embodiment of the present invention, when an overvoltage or the like is generated in the serial multiplex inverter device and the switching elements forming the inverter circuit are simultaneously controlled to be turned off, the overvoltage is applied to the switching elements. Is not applied, and the inverter device can be safely stopped.
【００４１】図２は本発明の他の実施例によるスイッチ
ング素子の一斉オフの動作を説明する図である。なお、
本発明が適用されるインバータ装置は、図４により説明
した従来技術と同一の構成を有し、かつ、各相は図５に
より説明したと同一に構成されているものとする。ま
た、図２には１相分のみが示されている。FIG. 2 is a diagram for explaining the simultaneous OFF operation of switching elements according to another embodiment of the present invention. In addition,
The inverter device to which the present invention is applied has the same configuration as that of the conventional technique described with reference to FIG. 4, and each phase has the same configuration as described with reference to FIG. Further, FIG. 2 shows only one phase.
【００４２】図２に示す例は、スイッチング素子の一斉
オフ動作時にスイッチング素子Ｓ３のみをオンのままに
しておく場合の回路動作を示している。また、この例
は、スイッチングモード２で電流正のときに、スイッチ
ング素子に対して一斉オフの制御が行われるとしている
が、図１の場合と同様に、他のスイッチングモードのと
きに、スイッチング素子の一斉オフの制御が行われる場
合、一旦スイッチングモード２に移行してからスイッチ
ング素子の一斉オフ動作が行われるものとする。The example shown in FIG. 2 shows the circuit operation in the case where only the switching element S3 is kept on during the simultaneous off operation of the switching elements. Further, in this example, when the current is positive in the switching mode 2, the simultaneous OFF control is performed on the switching elements. However, as in the case of FIG. 1, the switching elements are switched in the other switching modes. When the simultaneous OFF control is performed, it is assumed that the switching elements 2 are temporarily switched to the switching mode 2 and then the switching elements are simultaneously turned OFF.
【００４３】いま、図２（１）に示すように、スイッチ
ングモード２で正電流の状態からスイッチング素子が一
斉オフされるものとする。本発明の他の実施例では、一
斉オフの制御時、スイッチング素子Ｓ３をオンのままと
して、他のスイッチング素子Ｓ１、Ｓ２、Ｓ４を一斉に
オフに制御している。このため、図２（１）に示すスイ
ッチングモード２で正電流の状態からスイッチング素子
が一斉オフされると、スイッチング素子Ｓ３がオンのま
まなので、図２（２）に示すような、その電流がスナバ
回路７ｃ、７ｄに流れ、スナバコンデンサＣｓ３を充電
し、スナバコンデンサＣｓ４を放電する状態を経由し
て、図２（３）に示すような、フライホイルダイオード
Ｄ３、Ｄ４に電流が流れるモードに移る。Now, as shown in FIG. 2A, it is assumed that the switching elements are simultaneously turned off in the switching mode 2 from the positive current state. In another embodiment of the present invention, during the simultaneous OFF control, the switching element S3 is kept ON and the other switching elements S1, S2, S4 are simultaneously OFF controlled. Therefore, when the switching elements are simultaneously turned off from the positive current state in the switching mode 2 shown in FIG. 2 (1), the switching element S3 remains on, so that the current as shown in FIG. 2 (2) changes. It flows into the snubber circuits 7c and 7d, charges the snubber capacitor Cs3 and discharges the snubber capacitor Cs4, and then shifts to a mode in which current flows through the flywheel diodes D3 and D4 as shown in FIG. 2C. .
【００４４】その後、負荷電流が反転すると、スイッチ
ング素子Ｓ３がオンとなっているので、図２（４）に示
すような、電流がスイッチングＳ３を通ってスナバ回路
７ｃ、７ｄに流れ、スナバコンデンサＣｓ３を放電し、
スナバコンデンサＣｓ４を充電する状態を経由して、図
２（５）に示すようなスイッチングモード２で電流負の
状態になる。このとき、図１により説明したと同様に、
スイッチング素子Ｓ２に過電圧が印加されることがな
い。After that, when the load current is reversed, the switching element S3 is turned on, so that the current flows through the switching S3 to the snubber circuits 7c and 7d as shown in FIG. 2 (4), and the snubber capacitor Cs3. Discharge the
After the snubber capacitor Cs4 is charged, the current becomes negative in switching mode 2 as shown in FIG. 2 (5). At this time, as described with reference to FIG. 1,
No overvoltage is applied to the switching element S2.
【００４５】図１、図２により説明した本発明の実施例
は、電流正の状態からスイッチング素子の一斉オフを行
うとして説明したが、本発明は、電流負の状態からスイ
ッチング素子を一斉にオフとしても、スイッチング素子
に過電圧が印加されることがなく、インバータ装置を安
全に停止させることができる。Although the embodiments of the present invention described with reference to FIGS. 1 and 2 have been described as switching off all the switching elements from the positive current state, the present invention turns off all the switching elements from the negative current state. Even in this case, the inverter device can be safely stopped without applying an overvoltage to the switching element.
【００４６】また、図１、図２により説明した本発明の
実施例は、スイッチング素子の一斉オフ時にスイッチン
グ素子Ｓ２、Ｓ３のどちらかがオンとなっているが、残
りの３つの素子がオフとなっていることにより、インバ
ータの動作を確実に停止させることができる。In the embodiment of the present invention described with reference to FIGS. 1 and 2, either one of the switching elements S2 and S3 is turned on when the switching elements are simultaneously turned off, but the remaining three elements are turned off. By doing so, the operation of the inverter can be surely stopped.
【００４７】前述した本発明の一実施例の説明は、イン
バータ回路の１相分の動作として説明したが、本発明
は、単相インバータに対しても、また、多相のインバー
タに対しても適用することができる。そして、多相のイ
ンバータの場合、オンのままに保持するスイッチング素
子を、各相の同一アーム側のスイッチング素子として制
御を行えばよい。Although the above description of one embodiment of the present invention has been described as the operation for one phase of the inverter circuit, the present invention is applicable to a single-phase inverter and a multi-phase inverter. Can be applied. In the case of a multi-phase inverter, the switching elements that are kept on may be controlled as the switching elements on the same arm side of each phase.
【００４８】[0048]
【発明の効果】以上説明のように本発明によれば、直列
多重インバータ装置に特別な装置を付加することなく、
スイッチング素子の一斉オフ動作時に、スイッチング素
子に過電圧が印加されてスイッチング素子を破壊するこ
となく、確実に直列多重インバータ装置を停止させるこ
とができる。As described above, according to the present invention, without adding a special device to the series multiple inverter device,
It is possible to surely stop the series multiple inverter device without applying an overvoltage to the switching elements during the simultaneous OFF operation of the switching elements and destroying the switching elements.
【図１】本発明の一実施例によるスイッチング素子の一
斉オフの動作を説明する図である。FIG. 1 is a diagram illustrating a simultaneous OFF operation of switching elements according to an embodiment of the present invention.
【図２】本発明の他の実施例によるスイッチング素子の
一斉オフの動作を説明する図である。FIG. 2 is a diagram illustrating a simultaneous OFF operation of switching elements according to another embodiment of the present invention.
【図３】従来技術によるインバータの主回路の構成を示
す回路図である。FIG. 3 is a circuit diagram showing a configuration of a main circuit of an inverter according to a conventional technique.
【図４】従来技術による直列多重インバータの主回路の
構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a main circuit of a serial multiple inverter according to a conventional technique.
【図５】直列多重インバータの１相分の回路の詳細を示
す回路図である。FIG. 5 is a circuit diagram showing details of a circuit for one phase of the serial multiple inverter.
【図６】直列多重インバータの１相分のスイッチング素
子のオン状態に対応する出力電圧を説明する図である。FIG. 6 is a diagram illustrating an output voltage corresponding to an ON state of a switching element for one phase of the serial multiple inverter.
【図７】各スイッチングモードにおける主回路電流の流
れを説明する図である。FIG. 7 is a diagram illustrating a flow of a main circuit current in each switching mode.
【図８】スイッチング素子Ｓ１をオフとしたときのスナ
バ回路の動作を説明する図である。FIG. 8 is a diagram illustrating an operation of the snubber circuit when the switching element S1 is turned off.
【図９】スイッチング素子Ｓ２をオフとしたときのスナ
バ回路の動作を説明する図である。FIG. 9 is a diagram illustrating the operation of the snubber circuit when the switching element S2 is turned off.
【図１０】全スイッチング素子を一斉にオフとしたとき
の動作を説明する図である。FIG. 10 is a diagram illustrating an operation when all switching elements are turned off all at once.
１ 直流電源 ２ 平滑リアクトル ３、４ 平滑コンデンサ ５ａ、５ｂ インバータ回路 ６ ３相誘導電動機 ７ａ〜７ｄ スナバ回路 Ｓ１〜Ｓ４ スイッチング素子 Ｄ１〜Ｄ４ フライホイルダイオード ＤＣ１、ＤＣ２ クランプダイオード 1 DC power supply 2 Smoothing reactor 3, 4 Smoothing capacitor 5a, 5b Inverter circuit 6 Three-phase induction motor 7a-7d Snubber circuit S1-S4 Switching element D1-D4 Flywheel diode DC1, DC2 Clamp diode
Claims (3)
接続された複数個のスイッチング素子と、クランプダイ
オードと、スナバコンデンサを含むスナバ回路とを備
え、前記複数個のスイッチング素子の半数が直列接続さ
れて上下のアームを形成し、上下のアームの接続点がイ
ンバータの出力端とされて構成される直列多重インバー
タ装置の制御方法において、インバータ装置の動作を停
止させる場合、前記上下アームのインバータ装置の出力
端側に接続されているスイッチング素子の一方のみをオ
ン状態のままとし、残りのスイッチング素子をオフに制
御することを特徴とする直列多重インバータ装置の制御
方法。1. A switching circuit comprising a plurality of switching elements connected in series between both ends of a direct current circuit having a neutral point, a clamp diode, and a snubber circuit including a snubber capacitor. In a method of controlling a serial multiple inverter device, in which the upper and lower arms are connected in series to form an output terminal of the inverter, and the operation of the inverter device is stopped, the upper and lower arms are connected. 2. A method for controlling a serial multiplex inverter device, characterized in that only one of the switching devices connected to the output side of the inverter device is left in the ON state and the remaining switching devices are controlled to be OFF.
個のスイッチング素子と、２個のクランプダイオード
と、スイッチング素子に対応したスナバ回路とを１組と
し、これを複数組備えて多相に構成されることを特徴と
する請求項１記載の直列多重インバータ装置の制御方
法。2. The serial multiple inverter device comprises:
2. The serial multiplex according to claim 1, wherein one switching element, two clamp diodes, and a snubber circuit corresponding to the switching element are set as one set, and a plurality of sets are provided to form a multi-phase. Inverter device control method.
グ素子は、前記複数相のそれぞれを形成するスイッチン
グ素子の同一側のアームを形成するスイッチング素子で
あることを特徴とする請求項２記載の直列多重インバー
タ装置の制御方法。3. The serial circuit according to claim 2, wherein the switching element that remains in the ON state is a switching element that forms an arm on the same side of the switching elements that form each of the plurality of phases. Control method for multiple inverter device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05279650A JP3074234B2 (en) | 1993-11-09 | 1993-11-09 | Control method of series multiplex inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05279650A JP3074234B2 (en) | 1993-11-09 | 1993-11-09 | Control method of series multiplex inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135781A true JPH07135781A (en) | 1995-05-23 |
| JP3074234B2 JP3074234B2 (en) | 2000-08-07 |
Family
ID=17613942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05279650A Expired - Lifetime JP3074234B2 (en) | 1993-11-09 | 1993-11-09 | Control method of series multiplex inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074234B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6226192B1 (en) | 1997-10-28 | 2001-05-01 | Kabushiki Kaisha Yaskawa Denki | Three-level neutral point clamping type inverter circuit |
| JP2009195057A (en) * | 2008-02-15 | 2009-08-27 | Fuji Electric Systems Co Ltd | Multiple inverter system |
| WO2013054567A1 (en) * | 2011-10-14 | 2013-04-18 | 三菱電機株式会社 | Power conversion device |
| JP2013198182A (en) * | 2012-03-16 | 2013-09-30 | Meidensha Corp | Multiple inverter |
| JP2013215043A (en) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | Multilevel power converter |
| JP2015050851A (en) * | 2013-09-02 | 2015-03-16 | 東芝三菱電機産業システム株式会社 | Controller of power converter |
| CN105191107A (en) * | 2013-06-14 | 2015-12-23 | 富士电机株式会社 | Multilevel inverter |
| CN105531921A (en) * | 2014-04-03 | 2016-04-27 | 富士电机株式会社 | Safety control device |
-
1993
- 1993-11-09 JP JP05279650A patent/JP3074234B2/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6226192B1 (en) | 1997-10-28 | 2001-05-01 | Kabushiki Kaisha Yaskawa Denki | Three-level neutral point clamping type inverter circuit |
| JP2009195057A (en) * | 2008-02-15 | 2009-08-27 | Fuji Electric Systems Co Ltd | Multiple inverter system |
| WO2013054567A1 (en) * | 2011-10-14 | 2013-04-18 | 三菱電機株式会社 | Power conversion device |
| JPWO2013054567A1 (en) * | 2011-10-14 | 2015-03-30 | 三菱電機株式会社 | Power converter |
| JP2013198182A (en) * | 2012-03-16 | 2013-09-30 | Meidensha Corp | Multiple inverter |
| JP2013215043A (en) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | Multilevel power converter |
| CN105191107A (en) * | 2013-06-14 | 2015-12-23 | 富士电机株式会社 | Multilevel inverter |
| EP3010137A4 (en) * | 2013-06-14 | 2017-03-15 | Fuji Electric Co., Ltd. | Multilevel inverter |
| JP2015050851A (en) * | 2013-09-02 | 2015-03-16 | 東芝三菱電機産業システム株式会社 | Controller of power converter |
| CN105531921A (en) * | 2014-04-03 | 2016-04-27 | 富士电机株式会社 | Safety control device |
| CN105531921B (en) * | 2014-04-03 | 2018-08-28 | 富士电机株式会社 | Safety control |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074234B2 (en) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9787213B2 (en) | Power cell bypass method and apparatus for multilevel inverter | |
| US6351397B1 (en) | Protection apparatus and protection method of PWM cycloconverter | |
| US6229722B1 (en) | Multiple inverter system | |
| JP6203289B2 (en) | Power converter | |
| AU749081B2 (en) | Method for symmetrizing asymmetric faults | |
| US10587203B2 (en) | Power conversion apparatus | |
| US9553441B2 (en) | Method and apparatus for protecting an intermediate circuit capacitor in a power converter | |
| CN110176898B (en) | Motor drive device including short-circuit determination unit for capacitor of DC link unit | |
| EP1411624B1 (en) | Power inverter | |
| JPH10243660A (en) | Power converting apparatus | |
| JP3074234B2 (en) | Control method of series multiplex inverter device | |
| JP4059098B2 (en) | AC-AC power converter backup device | |
| JP6974258B2 (en) | Power converter | |
| US5400242A (en) | Multi-series inverter arrangement | |
| JP3864793B2 (en) | PWM cycloconverter and PWM cycloconverter protection method | |
| US20190260308A1 (en) | Power conversion device | |
| JPH1132426A (en) | Protection equipment for inverter | |
| US4264952A (en) | Inverter apparatus | |
| US6594130B2 (en) | Method and circuit for the protection of a thyristor | |
| JP3219081B2 (en) | Inverter fault diagnosis method | |
| US11411399B2 (en) | Arrangement and method for a power bus | |
| JP2023037869A (en) | Power conversion device | |
| JPH099636A (en) | Power converting apparatus of common power supply system | |
| JP2611972B2 (en) | Super-synchronous cervius device | |
| JPH03253297A (en) | Secondary exciter |