JPH07134223A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JPH07134223A JPH07134223A JP5279967A JP27996793A JPH07134223A JP H07134223 A JPH07134223 A JP H07134223A JP 5279967 A JP5279967 A JP 5279967A JP 27996793 A JP27996793 A JP 27996793A JP H07134223 A JPH07134223 A JP H07134223A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- cap
- optical
- transparent substrate
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明は、光半導体チップを用いる光通信用
発光装置および受光装置の製造方法、特に光半導体チッ
プの光半導体装置内への気密封止に関し、多数個の光半
導体チップの気密封止を一括して同時に行い、工程を短
縮する。 【構成】 複数の光半導体チップ２が、二次元的に前記
透明基板１上に配列してはんだ付けされた前記透明基板
１に、下面に前記絶縁性リング５に対応して二次元的に
形成された凸部12を有するキャップ10を位置合わせして
はんだ付けし、複数の光半導体チップ２を一括して気密
封止する。更に、光ファイバ14から出射された光15を、
光ファイバ14の光軸に対して垂直な方向に曲げる光反射
手段を有する光ファイバ装置16を透明基板１に接着す
る。
発光装置および受光装置の製造方法、特に光半導体チッ
プの光半導体装置内への気密封止に関し、多数個の光半
導体チップの気密封止を一括して同時に行い、工程を短
縮する。 【構成】 複数の光半導体チップ２が、二次元的に前記
透明基板１上に配列してはんだ付けされた前記透明基板
１に、下面に前記絶縁性リング５に対応して二次元的に
形成された凸部12を有するキャップ10を位置合わせして
はんだ付けし、複数の光半導体チップ２を一括して気密
封止する。更に、光ファイバ14から出射された光15を、
光ファイバ14の光軸に対して垂直な方向に曲げる光反射
手段を有する光ファイバ装置16を透明基板１に接着す
る。
Description
【０００１】
【産業上の利用分野】本発明は、光半導体チップを用い
る光通信用発光装置および受光装置の製造方法、特に光
半導体チップの光半導体装置内への気密封止に関する。
る光通信用発光装置および受光装置の製造方法、特に光
半導体チップの光半導体装置内への気密封止に関する。
【０００２】
【従来の技術】図７は従来例の説明図である。図におい
て、２は光半導体チップ、３は電極パターン、６は活性
部、７は活性部電極パターン、８ははんだバンプ、９は
レンズ、10はキャップ、14は光ファイバ、15は光、17は
引出電極、18はワイヤ、25はブロック、26はリード線、
27は絶縁物、28は窓である。
て、２は光半導体チップ、３は電極パターン、６は活性
部、７は活性部電極パターン、８ははんだバンプ、９は
レンズ、10はキャップ、14は光ファイバ、15は光、17は
引出電極、18はワイヤ、25はブロック、26はリード線、
27は絶縁物、28は窓である。
【０００３】従来は、図７に示すように、リード線26、
電極パターン３等の付いたブロック25に光半導体チップ
２をボンディングした後、ブロック25に光ファイバ14か
らの光15を透過する透明な窓28付きのキャップ10を溶接
して気密封止を行っていた。
電極パターン３等の付いたブロック25に光半導体チップ
２をボンディングした後、ブロック25に光ファイバ14か
らの光15を透過する透明な窓28付きのキャップ10を溶接
して気密封止を行っていた。
【０００４】
【発明が解決しようとする課題】しかし、このような方
法では、キャップ10にチップ状の窓28を貼り合わせる必
要があり、その際、窓28の成形、メタライズ、貼り合わ
せという工程が必要となる。従って、これらの工程を光
半導体チップ２毎に１個づづ行うために手間がかかり生
産性が悪く、歩留りも低下するといった問題があった。
法では、キャップ10にチップ状の窓28を貼り合わせる必
要があり、その際、窓28の成形、メタライズ、貼り合わ
せという工程が必要となる。従って、これらの工程を光
半導体チップ２毎に１個づづ行うために手間がかかり生
産性が悪く、歩留りも低下するといった問題があった。
【０００５】また、窓28の強度を大きくすることと、窓
28の熱膨張係数をキャップ10に一致させる必要があるた
め、窓27の材料にはサファイア等の高価な材料が使用さ
れ、また、キャップ10にも高価でしかも加工性の悪いコ
バール等の材料が用いられていた。
28の熱膨張係数をキャップ10に一致させる必要があるた
め、窓27の材料にはサファイア等の高価な材料が使用さ
れ、また、キャップ10にも高価でしかも加工性の悪いコ
バール等の材料が用いられていた。
【０００６】そのため、材料部品のコストが大きくなる
といった問題を生じていた。更に、従来の方法では、光
半導体チップ２のボンディングやキャップ10の気密封止
の両方を１個ずつ行っているため、量産性に限界があっ
た。
といった問題を生じていた。更に、従来の方法では、光
半導体チップ２のボンディングやキャップ10の気密封止
の両方を１個ずつ行っているため、量産性に限界があっ
た。
【０００７】本発明は、このような問題点に鑑みて提供
されたもので、多数個の光半導体チップの気密封止を一
括して同時に行い、工程を短縮する光半導体装置の製造
方法を提供することを目的としている。
されたもので、多数個の光半導体チップの気密封止を一
括して同時に行い、工程を短縮する光半導体装置の製造
方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図、図２は本発明の第１の実施例の説明図である。図に
おいて、１は透明基板、２は光半導体チップ、３は電極
パターン、４は被膜、５は絶縁性気密リング、６は活性
部、７は活性部電極パターン、８ははんだバンプ、９は
レンズ、10はキャップ、11はキャップはんだバンプ、12
は凸部、13はチップ基板、14は光ファイバ、15は光、16
は光ファイバ装置、17は引出電極、18はワイヤである。
図、図２は本発明の第１の実施例の説明図である。図に
おいて、１は透明基板、２は光半導体チップ、３は電極
パターン、４は被膜、５は絶縁性気密リング、６は活性
部、７は活性部電極パターン、８ははんだバンプ、９は
レンズ、10はキャップ、11はキャップはんだバンプ、12
は凸部、13はチップ基板、14は光ファイバ、15は光、16
は光ファイバ装置、17は引出電極、18はワイヤである。
【０００９】上記問題点を解決するために、複数個の光
半導体チップ２を一枚のウエハ状の透明基板１に本発明
の方法により二次元的に多数個搭載し、やはり一枚の基
板からなるキャップを本発明の方法によりはんだ付けし
て、光半導体チップの一括同時気密封止を行った後、キ
ャップならびに透明基板をカッティングして光半導体装
置を得る。
半導体チップ２を一枚のウエハ状の透明基板１に本発明
の方法により二次元的に多数個搭載し、やはり一枚の基
板からなるキャップを本発明の方法によりはんだ付けし
て、光半導体チップの一括同時気密封止を行った後、キ
ャップならびに透明基板をカッティングして光半導体装
置を得る。
【００１０】即ち、本発明の目的は、図１（ａ）に示す
ように、透明基板１上に、はんだ濡れ性のある複数の電
極パターン３と、該電極パターン３の周縁に、はんだ濡
れ性のある被膜４が被着された絶縁性気密リング５を形
成する工程と、裏面に複数のはんだバンプ８と凸状のレ
ンズ９とを有する該光半導体チップ２の該はんだバンプ
８を該電極パターン２に位置決めしてはんだ付けする工
程と、該絶縁性気密リング５に、下面にキャップはんだ
バンプ11を有するキャップ10の該キャップはんだバンプ
11をはんだ付けして該光半導体チップ２を気密封止する
工程と、図１（ｂ）に示すように、該キャップ10を該絶
縁性気密リング５の外側で、個々の該光半導体チップ２
毎に切り離し、続いて、該透明基板１を個々の該光半導
体チップ２を含むチップ基板13に切り離す工程とを含む
ことにより、また、図２（ａ）に示すように、複数の前
記光半導体チップ２が、二次元的に前記透明基板１上に
配列してはんだ付けされた前記透明基板１に、図１
（ａ）に示すように、下面に前記絶縁性リング５に対応
して二次元的に形成された前記キャップはんだバンプ11
を有するキャップ10を位置合わせしてはんだ付けし、複
数の該光半導体チップ２を一括して気密封止することに
より、更に、図３〜図６の実施例に示すように、光ファ
イバ14から出射された光15を、前記光半導体チップ２の
レンズ９に入射するように、該光ファイバ14の光軸を曲
げる光反射手段を有する光ファイバ装置16を前記透明基
板１に接着することにより達成される。
ように、透明基板１上に、はんだ濡れ性のある複数の電
極パターン３と、該電極パターン３の周縁に、はんだ濡
れ性のある被膜４が被着された絶縁性気密リング５を形
成する工程と、裏面に複数のはんだバンプ８と凸状のレ
ンズ９とを有する該光半導体チップ２の該はんだバンプ
８を該電極パターン２に位置決めしてはんだ付けする工
程と、該絶縁性気密リング５に、下面にキャップはんだ
バンプ11を有するキャップ10の該キャップはんだバンプ
11をはんだ付けして該光半導体チップ２を気密封止する
工程と、図１（ｂ）に示すように、該キャップ10を該絶
縁性気密リング５の外側で、個々の該光半導体チップ２
毎に切り離し、続いて、該透明基板１を個々の該光半導
体チップ２を含むチップ基板13に切り離す工程とを含む
ことにより、また、図２（ａ）に示すように、複数の前
記光半導体チップ２が、二次元的に前記透明基板１上に
配列してはんだ付けされた前記透明基板１に、図１
（ａ）に示すように、下面に前記絶縁性リング５に対応
して二次元的に形成された前記キャップはんだバンプ11
を有するキャップ10を位置合わせしてはんだ付けし、複
数の該光半導体チップ２を一括して気密封止することに
より、更に、図３〜図６の実施例に示すように、光ファ
イバ14から出射された光15を、前記光半導体チップ２の
レンズ９に入射するように、該光ファイバ14の光軸を曲
げる光反射手段を有する光ファイバ装置16を前記透明基
板１に接着することにより達成される。
【００１１】
【作用】本発明の手段によれば、多数の光半導体チップ
が二次元的に配列された透明基板と、多数のキャップが
二次元に配列されたキャップを使用して、ウエハ単位で
一括気密封止をすることができるようになるので、従来
に比べて生産効率があがり、歩留りも向上する。
が二次元的に配列された透明基板と、多数のキャップが
二次元に配列されたキャップを使用して、ウエハ単位で
一括気密封止をすることができるようになるので、従来
に比べて生産効率があがり、歩留りも向上する。
【００１２】また、窓材料のメタライズ加工、ボンディ
ング、配線もウエハ単位で一括処理することができるよ
うになるので、大量生産に適している。しかも、表面実
装形態をとっているので、従来のプリント基板上へ部品
を実装するための実装装置を用いてボンディングを自動
化することが容易になる効果がある。その結果低コスト
化が実現出来る。
ング、配線もウエハ単位で一括処理することができるよ
うになるので、大量生産に適している。しかも、表面実
装形態をとっているので、従来のプリント基板上へ部品
を実装するための実装装置を用いてボンディングを自動
化することが容易になる効果がある。その結果低コスト
化が実現出来る。
【００１３】
【実施例】図１は本発明の原理説明図、図２〜図６は本
発明の幾つかの実施例の説明図であり、図２の斜視図を
除いて、模式断面図で示す。
発明の幾つかの実施例の説明図であり、図２の斜視図を
除いて、模式断面図で示す。
【００１４】図において、１は透明基板、２は光半導体
チップ、３は電極パターン、４は被膜、５は絶縁性気密
リング、６は活性部、７は活性部電極パターン、８はは
んだバンプ、９はレンズ、10はキャップ、11はキャップ
はんだバンプ、12は凸部、13はチップ基板、14は光ファ
イバ、15は光、16、16a は光ファイバ装置、17は引出電
極、18はワイヤ、19は光ファイバアレイ、20はフォトダ
イオードアレイ、21はガラス基板、22は光導波路、23は
半導体レーザチップ、24はＶ溝付Si基板である。
チップ、３は電極パターン、４は被膜、５は絶縁性気密
リング、６は活性部、７は活性部電極パターン、８はは
んだバンプ、９はレンズ、10はキャップ、11はキャップ
はんだバンプ、12は凸部、13はチップ基板、14は光ファ
イバ、15は光、16、16a は光ファイバ装置、17は引出電
極、18はワイヤ、19は光ファイバアレイ、20はフォトダ
イオードアレイ、21はガラス基板、22は光導波路、23は
半導体レーザチップ、24はＶ溝付Si基板である。
【００１５】先ず、図１〜図２を用いて、本発明の第１
の実施例について説明する。図２（ａ）に示すように、
透明基板１として石英基板を使用し、この石英基板上に
ウエハ状態のままで多数の光半導体チップ２を実装し、
次いで１枚のウエハ状態のキャップで多数の光半導体チ
ップを気密封じするものである。
の実施例について説明する。図２（ａ）に示すように、
透明基板１として石英基板を使用し、この石英基板上に
ウエハ状態のままで多数の光半導体チップ２を実装し、
次いで１枚のウエハ状態のキャップで多数の光半導体チ
ップを気密封じするものである。
【００１６】工程的には、石英基板１上にリフトオフ法
を用いて、チタン／金(Ti/Au) の電極パターン３を形成
し、続いて、プラズマＣＶＤ法を用いて、 Si3N4膜から
なる絶縁性気密リング５を形成する。
を用いて、チタン／金(Ti/Au) の電極パターン３を形成
し、続いて、プラズマＣＶＤ法を用いて、 Si3N4膜から
なる絶縁性気密リング５を形成する。
【００１７】次に、モノリシックレンズ付きフリップチ
ップＰＩＮダイオードからなる光半導体チップを石英基
板１上に順次二次元的にフリップチップボンディングす
る。この、光半導体装置は、図１に断面図で示すよう
に、光半導体チップ２表面の活性部６にも活性部電極パ
ターン７を有し、チップ２の裏面に光半導体チップ２を
透明基板１にはんだ付けするための４個のはんだバンプ
と中心に基板を球面状に加工した１個のレンズ９とを有
する。
ップＰＩＮダイオードからなる光半導体チップを石英基
板１上に順次二次元的にフリップチップボンディングす
る。この、光半導体装置は、図１に断面図で示すよう
に、光半導体チップ２表面の活性部６にも活性部電極パ
ターン７を有し、チップ２の裏面に光半導体チップ２を
透明基板１にはんだ付けするための４個のはんだバンプ
と中心に基板を球面状に加工した１個のレンズ９とを有
する。
【００１８】次に、活性部電極パターン７と引き出し電
極とを金のワイヤで接続する。このあと封止工程に入
る。キャップの材料には表面が（１００）面のシリコン
(Si)板を用いる。このSi板を苛性カリ（ＫＯＨ）の水溶
液でエッチングして、透明石英基板１の絶縁性気密リン
グ５に対応した位置にリング状の凸部12を形成する。
極とを金のワイヤで接続する。このあと封止工程に入
る。キャップの材料には表面が（１００）面のシリコン
(Si)板を用いる。このSi板を苛性カリ（ＫＯＨ）の水溶
液でエッチングして、透明石英基板１の絶縁性気密リン
グ５に対応した位置にリング状の凸部12を形成する。
【００１９】そして、凸部12の表面にリング状に錫(Sn)
のキャップはんだバンプ11を蒸着しパターニングして形
成する。キャップはんだバンプ11をはんだ濡れ性の良い
金属被膜（例えばAu）４に重ねて接着し、２００℃に加
熱して気密封止をする。
のキャップはんだバンプ11を蒸着しパターニングして形
成する。キャップはんだバンプ11をはんだ濡れ性の良い
金属被膜（例えばAu）４に重ねて接着し、２００℃に加
熱して気密封止をする。
【００２０】次に、ダイシングソーを使用して先ずキャ
ップ10のみを絶縁性気密リング５の外側で切断し、その
後、石英基板１を光半導体チップ２毎に切断する。そし
て図１（ｂ）に示すように光ファイバ14を取り付けてフ
ォトダイオードからなる光半導体チップ２が気密封止さ
れた光受信装置が出来上がる。
ップ10のみを絶縁性気密リング５の外側で切断し、その
後、石英基板１を光半導体チップ２毎に切断する。そし
て図１（ｂ）に示すように光ファイバ14を取り付けてフ
ォトダイオードからなる光半導体チップ２が気密封止さ
れた光受信装置が出来上がる。
【００２１】尚、透明基板１内での光半導体装置２の相
対位置精度が良好なので、光ファイバ14を光半導体装置
２と同じピッチで配列したものを使用すると、二次元的
に配列したフォトダイオードと二次元的に配列した光フ
ァイバ14とをウエハ単位で一括してできる光結合できる
ことはいうまでもない。
対位置精度が良好なので、光ファイバ14を光半導体装置
２と同じピッチで配列したものを使用すると、二次元的
に配列したフォトダイオードと二次元的に配列した光フ
ァイバ14とをウエハ単位で一括してできる光結合できる
ことはいうまでもない。
【００２２】次に第２の実施例について図３により説明
する。この発明はフォトダイオードアレイ20を使用し、
先端を斜め研磨した光ファイバアレイ19を透明基板１に
貼り合わせたものである。
する。この発明はフォトダイオードアレイ20を使用し、
先端を斜め研磨した光ファイバアレイ19を透明基板１に
貼り合わせたものである。
【００２３】尚、光ファイバアレイ19の貼り合わせは透
明基板１をチップ基板13に分割してから行った。その他
の部分は第１の実施例と同様である。図３（ｂ）は図３
（ａ）のＡ−Ａ’ラインでカットした断面図を示す。
明基板１をチップ基板13に分割してから行った。その他
の部分は第１の実施例と同様である。図３（ｂ）は図３
（ａ）のＡ−Ａ’ラインでカットした断面図を示す。
【００２４】次に、第３の実施例は図４に示すように、
ガラス板にイオン交換法を用いてレンズ９を形成した透
明基板１と焦点距離を調整するため必要な厚さを有する
ガラス基板21とを積層して用いた例である。なお、図４
では省略しているが、第１の実施例と同様に絶縁性気密
リング５や気密封止用のキャップ10を用いて気密封止め
を行うことはいうまでもない。
ガラス板にイオン交換法を用いてレンズ９を形成した透
明基板１と焦点距離を調整するため必要な厚さを有する
ガラス基板21とを積層して用いた例である。なお、図４
では省略しているが、第１の実施例と同様に絶縁性気密
リング５や気密封止用のキャップ10を用いて気密封止め
を行うことはいうまでもない。
【００２５】次に、第４の実施例を図５に示す。本実施
例では、前記実施例の透明基板１と光ファイバ装置16と
を組み合わせた部品と同等の部品を、Ｖ溝付Si基板24の
表面にSiO2膜(1a)を貼り合わせた基板のＶ溝に光ファイ
バ装置16a に置き換えたものである。なお、図５では省
略しているが、第１の実施例と同様に絶縁性気密リング
５や気密封止用のキャップ10を用いて気密封止めを行う
ことはいうまでもない。
例では、前記実施例の透明基板１と光ファイバ装置16と
を組み合わせた部品と同等の部品を、Ｖ溝付Si基板24の
表面にSiO2膜(1a)を貼り合わせた基板のＶ溝に光ファイ
バ装置16a に置き換えたものである。なお、図５では省
略しているが、第１の実施例と同様に絶縁性気密リング
５や気密封止用のキャップ10を用いて気密封止めを行う
ことはいうまでもない。
【００２６】次に、図６は本発明を用いて半導体レーザ
を気密封止する例を示すものである。先ず、ガラス板に
イオン交換法でレンズ９を形成した透明基板１の表面
に、TiとAuを真空蒸着して半導体レーザチップ23をボン
ディングし、更に配線を行うための電極パターン３を形
成し、その後絶縁性気密リング５と被膜４を形成する。
を気密封止する例を示すものである。先ず、ガラス板に
イオン交換法でレンズ９を形成した透明基板１の表面
に、TiとAuを真空蒸着して半導体レーザチップ23をボン
ディングし、更に配線を行うための電極パターン３を形
成し、その後絶縁性気密リング５と被膜４を形成する。
【００２７】次に屈折率が異なるポリイミド膜を３層ス
ピンコートし、フォトリソグラフィーとドライエッチン
グを用いて斜めミラー付の光導波路22を形成する。次に
半導体レーザチップ23をボンディングし、キャップ10で
気密封止する。
ピンコートし、フォトリソグラフィーとドライエッチン
グを用いて斜めミラー付の光導波路22を形成する。次に
半導体レーザチップ23をボンディングし、キャップ10で
気密封止する。
【００２８】半導体レーザチップ23の場合はボンディン
グだけで電気的接合を行うことができるので、これまで
の例のようにワイヤボンディングを行う必要はない。
グだけで電気的接合を行うことができるので、これまで
の例のようにワイヤボンディングを行う必要はない。
【００２９】
【発明の効果】本発明では、先ずウエハ状の透明基板に
多数の光半導体チップを実装した後、やはりウエハ状の
キャップをそのまま気密封止に用いるため、一括封止が
簡単に行われ、大量生産が可能となる。また、キャップ
にSiウエハ使用し、キャップ下面の突起形成をエッチン
グで、やはりウエハ単位で行うため、キャップコストが
低減される。 この結果、光半導体装置のコストが著し
く低減される。
多数の光半導体チップを実装した後、やはりウエハ状の
キャップをそのまま気密封止に用いるため、一括封止が
簡単に行われ、大量生産が可能となる。また、キャップ
にSiウエハ使用し、キャップ下面の突起形成をエッチン
グで、やはりウエハ単位で行うため、キャップコストが
低減される。 この結果、光半導体装置のコストが著し
く低減される。
【００３０】また、実施例２〜４のように、光ファイバ
が基板と平行にセットされるため、光半導体装置辞退が
薄型になる効果、図5 の方法では光の反射位置が固定さ
れるため、電極パターンを所望の位置に形成すると、チ
ップ２をボンディングするだけで、無調整で光結合が行
われる。また、図６の方法では導波路と電極パターンを
リソグラフィで形成するので、レンズと導波路と電極パ
ターンの位置精度が高くなり、無調整で光結合が行われ
る等の効果がある。
が基板と平行にセットされるため、光半導体装置辞退が
薄型になる効果、図5 の方法では光の反射位置が固定さ
れるため、電極パターンを所望の位置に形成すると、チ
ップ２をボンディングするだけで、無調整で光結合が行
われる。また、図６の方法では導波路と電極パターンを
リソグラフィで形成するので、レンズと導波路と電極パ
ターンの位置精度が高くなり、無調整で光結合が行われ
る等の効果がある。
【図１】 本発明の原理説明図
【図２】 本発明の第１の実施例の説明図
【図３】 本発明の第２の実施例の説明図
【図４】 本発明の第３の実施例の説明図
【図５】 本発明の第４の実施例の説明図
【図６】 本発明の第５の実施例の説明図
【図７】 従来例の説明図
１ 透明基板 1a SiO2膜 ２ 光半導体チップ ３ 電極パターン ４ 被膜 ５ 絶縁性気密リング ６ 活性部 ７ 活性部電極パターン ８ はんだバンプ ９ レンズ 10 キャップ 11 キャップはんだバンプ 12 凸部 13 チップ基板 14 光ファイバ 15 光 16、16a 光ファイバ装置 17 引出電極 18 ワイヤ 19 光ファイバアレイ 20 フォトダイオードアレイ 21 ガラス基板 22 光導波路 23 半導体レーザチップ 24 Ｖ溝付Si基板
Claims (3)
- 【請求項１】 透明基板(1) 上に、はんだ濡れ性のある
複数の電極パターン(3) と、該電極パターン(3) の周縁
に、はんだ濡れ性のある被膜(4) が被着された絶縁性気
密リング(5) を形成する工程と、 裏面に複数のはんだバンプ(8) と凸状のレンズ(9) とを
有する該光半導体チップ(2) の該はんだバンプ(8) を該
電極パターン(2) に位置決めしてはんだ付けする工程
と、 該絶縁性気密リング(5) に、下面にキャップはんだバン
プ(11)を有するキャップ(10)の該キャップはんだバンプ
(11)をはんだ付けして該光半導体チップ(2) を気密封止
する工程と、 該キャップ(12)を該絶縁性気密リング(5) の外側で、個
々の該光半導体チップ(2) 毎に切り離し、続いて、該透
明基板(1) を個々の該光半導体チップ(2) 含むチップ基
板(13)に切り離す工程とを含むことを特徴とする光半導
体装置の製造方法。 - 【請求項２】 複数の前記光半導体チップ(2) が、二次
元的に前記透明基板(1) 上に配列してはんだ付けされた
前記透明基板(1) に、下面に前記絶縁性リング(5) に対
応して二次元的に形成された前記キャップはんだバンプ
(11)を有するキャップ(10)を位置合わせしてはんだ付け
し、複数の該光半導体チップ(2) を一括して気密封止す
ることを特徴とする請求項１記載の光半導体装置の製造
方法。 - 【請求項３】 光ファイバ(14)から出射された光(15)
を、前記光半導体チップ(2) のレンズ(9) に入射するよ
うに、該光ファイバ(14)の光軸を曲げる光反射手段を有
する光ファイバ装置(16)を前記透明基板(1) に接着する
ことを特徴とする請求項１、または請求項２記載の光半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27996793A JP3277646B2 (ja) | 1993-11-10 | 1993-11-10 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27996793A JP3277646B2 (ja) | 1993-11-10 | 1993-11-10 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134223A true JPH07134223A (ja) | 1995-05-23 |
| JP3277646B2 JP3277646B2 (ja) | 2002-04-22 |
Family
ID=17618434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27996793A Expired - Fee Related JP3277646B2 (ja) | 1993-11-10 | 1993-11-10 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277646B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001497A1 (en) * | 1999-06-29 | 2001-01-04 | Honeywell Inc. | Hermetic chip-scale package for photonic devices |
| JP2002100785A (ja) * | 2000-07-18 | 2002-04-05 | Infineon Technologies Ag | 表面実装可能なオプトエレクトロニクスモジュールおよび該オプトエレクトロニクスモジュールを有するオプトエレクトロニクス結合ユニット |
| JP2004526307A (ja) * | 2001-01-31 | 2004-08-26 | ジェンテクス・コーポレーション | 高出力放射エミッタデバイスおよび電子部品用熱放散パッケージ |
| JP2005094009A (ja) * | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | 光受信機パッケージ |
| JP2005208107A (ja) * | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 光モジュールの製造方法、光通信装置、電子機器 |
| US7489031B2 (en) | 2001-01-31 | 2009-02-10 | Gentex Corporation | High power radiation emitter device and heat dissipating package for electronic components |
| JP2011176049A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 半導体素子の実装構造 |
| JP2012521570A (ja) * | 2009-03-26 | 2012-09-13 | ウーハン・テレコミュニケーション・デバイシーズ・カンパニー・リミテッド | 横方向結合光ファイバー構造部材とその加工方法 |
| JP2014215499A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社フジクラ | 光モジュール |
| WO2017179149A1 (ja) * | 2016-04-13 | 2017-10-19 | オリンパス株式会社 | 内視鏡用光伝送モジュールの製造方法および内視鏡 |
-
1993
- 1993-11-10 JP JP27996793A patent/JP3277646B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001497A1 (en) * | 1999-06-29 | 2001-01-04 | Honeywell Inc. | Hermetic chip-scale package for photonic devices |
| US7004644B1 (en) | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
| JP2002100785A (ja) * | 2000-07-18 | 2002-04-05 | Infineon Technologies Ag | 表面実装可能なオプトエレクトロニクスモジュールおよび該オプトエレクトロニクスモジュールを有するオプトエレクトロニクス結合ユニット |
| JP2004526307A (ja) * | 2001-01-31 | 2004-08-26 | ジェンテクス・コーポレーション | 高出力放射エミッタデバイスおよび電子部品用熱放散パッケージ |
| US7489031B2 (en) | 2001-01-31 | 2009-02-10 | Gentex Corporation | High power radiation emitter device and heat dissipating package for electronic components |
| JP2005094009A (ja) * | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | 光受信機パッケージ |
| JP2005208107A (ja) * | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 光モジュールの製造方法、光通信装置、電子機器 |
| US7186036B2 (en) | 2004-01-20 | 2007-03-06 | Seiko Epson Corporation | Method for manufacturing optical module, optical communication device, and electronic device |
| JP2012521570A (ja) * | 2009-03-26 | 2012-09-13 | ウーハン・テレコミュニケーション・デバイシーズ・カンパニー・リミテッド | 横方向結合光ファイバー構造部材とその加工方法 |
| JP2011176049A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 半導体素子の実装構造 |
| JP2014215499A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社フジクラ | 光モジュール |
| WO2017179149A1 (ja) * | 2016-04-13 | 2017-10-19 | オリンパス株式会社 | 内視鏡用光伝送モジュールの製造方法および内視鏡 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277646B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6558976B2 (en) | Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture | |
| US7160478B2 (en) | Method for producing electronic componets | |
| US8233757B2 (en) | Wafer based optical chassis and associated methods | |
| US7083999B2 (en) | Optical device, method of manufacturing the same, optical module, circuit board and electronic instrument | |
| CN100530865C (zh) | 具有集成光学元件和对准柱的表面发射激光器封装件 | |
| US7991251B2 (en) | Optical module mounted with WDM filter | |
| US7961989B2 (en) | Optical chassis, camera having an optical chassis, and associated methods | |
| JP2005094009A (ja) | 光受信機パッケージ | |
| US9679784B2 (en) | Wafer-level packaged optical subassembly and transceiver module having same | |
| WO2018037551A1 (ja) | 内視鏡用光モジュール、内視鏡、および内視鏡用光モジュールの製造方法 | |
| JP3277646B2 (ja) | 光半導体装置の製造方法 | |
| US20220329039A1 (en) | Micromechanical optical component and manufacturing method | |
| JP2003197927A (ja) | 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器 | |
| CN102144292A (zh) | 半导体装置以及其制造方法 | |
| JPH04241477A (ja) | 半導体デバイス用サブマウントおよび半導体光デバイスモジュール | |
| KR100524672B1 (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
| JPH0582810A (ja) | 光電変換装置 | |
| JPH06188458A (ja) | 光素子モジュール | |
| KR100317397B1 (ko) | 자유공간 광연결 모듈 구조 | |
| JP3045556B2 (ja) | 光結合装置の製造方法 | |
| JP2003227969A (ja) | 光モジュールおよびその製造方法 | |
| JP2002033505A (ja) | 面型受光素子、その製造方法、およびこれを用いた装置 | |
| JPH10170772A (ja) | 光モジュール及びその製造方法 | |
| JP2001135833A (ja) | 受光素子の光結合構造及び受光素子の製造方法 | |
| JP2010014831A (ja) | Ｗｄｍフィルタを実装した光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |