JPH07131819A - Nonstandard signal detecting circuit for video signal - Google Patents
Nonstandard signal detecting circuit for video signalInfo
- Publication number
- JPH07131819A JPH07131819A JP27040693A JP27040693A JPH07131819A JP H07131819 A JPH07131819 A JP H07131819A JP 27040693 A JP27040693 A JP 27040693A JP 27040693 A JP27040693 A JP 27040693A JP H07131819 A JPH07131819 A JP H07131819A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- adder
- output
- color burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、テレビジョン受像機
に用いられる映像信号の非標準信号検出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonstandard signal detection circuit for video signals used in a television receiver.
【０００２】[0002]
【従来の技術】ＶＴＲやゲーム機の普及によりテレビジ
ョン受像機への入力ビデオ信号には非標準信号も加わっ
てきた。本来、ＶＴＲの録再生信号は周波数インタリー
ブ関係があり、標準信号となっているが、テープの伸び
縮みやメカ系のジッターにより周波数インターリーブ関
係が崩れ、非標準信号となってしまっている。特に、早
送り再生や巻き戻し再生時には、ヘッドがテープ上のト
ラックをまたがってしまい、上記関係の崩れ方が顕著に
なる。2. Description of the Related Art With the spread of VTRs and game machines, non-standard signals have been added to the input video signals to television receivers. Originally, the recording / reproducing signal of the VTR has a frequency interleave relationship and is a standard signal, but the frequency interleave relationship is broken due to expansion and contraction of the tape and mechanical system jitter, resulting in a non-standard signal. In particular, at the time of fast-forward reproduction and rewinding reproduction, the head straddles the tracks on the tape, and the manner of breaking the above relationship becomes remarkable.
【０００３】この非標準信号をカラーロックで動作して
いるＹ／Ｃ分離回路にてＹとＣの分離を行うと、輝度信
号に色信号の成分が残ってしまい、ドットとなって画面
上に現れる。このような弊害を取り除くためのは、ライ
ン間の相関関係を用いていない１次元のＹ／Ｃ分離を用
いるのが望ましい。しかし、１次元Ｙ／Ｃ分離では標準
信号時にクロスカラービートが現れる弊害を生じる。そ
こで、非標準信号時と標準信号時に１次元Ｙ／Ｃ分離回
路と２次元Ｙ／Ｃ分離回路を切り換えて、これらの影響
を取り除くようにする。このために非標準信号の検出が
必要になってくる。When the Y / C separation circuit operating with the color lock separates this non-standard signal from Y and C, a component of the color signal remains in the luminance signal and becomes a dot on the screen. appear. In order to remove such an adverse effect, it is desirable to use one-dimensional Y / C separation that does not use the correlation between lines. However, the one-dimensional Y / C separation causes an adverse effect that a cross color beat appears at the time of a standard signal. Therefore, the non-standard signal and the standard signal are switched between the one-dimensional Y / C separation circuit and the two-dimensional Y / C separation circuit so as to eliminate these influences. Therefore, it becomes necessary to detect non-standard signals.
【０００４】図９は従来の映像信号の非標準信号を検出
するための検出回路を説明するための回路構成図であ
る。入力ｉｎより入力された映像信号のサブキャリア信
号をＡＰＣ回路１に入力し、映像信号内のカラーバース
ト信号に位相同期したサブキャリア信号を生成する。ク
ロック発生回路２にてサブキャリア信号からサブキャリ
ア信号の４倍の周波数のシステムクロックを生成する。
サブキャリア信号をシステムクロックにてＡ／Ｄコンバ
ータ３にてデジタルデータに変換する。そのデジタルデ
ータを１ライン遅延する１Ｈ遅延回路４および加算器６
に入力する。１Ｈ遅延回路４にて１ライン分遅延された
信号は、１フレーム遅延する１Ｆ遅延回路５と加算器７
に入力する。加算器６の出力はサブキャリア信号のライ
ン間の差分信号を、加算器７にはフレーム間の差分信号
を出力する。FIG. 9 is a circuit configuration diagram for explaining a conventional detection circuit for detecting a nonstandard signal of a video signal. The subcarrier signal of the video signal input from the input in is input to the APC circuit 1, and a subcarrier signal phase-synchronized with the color burst signal in the video signal is generated. The clock generation circuit 2 generates a system clock having a frequency four times as high as the subcarrier signal from the subcarrier signal.
The subcarrier signal is converted into digital data by the A / D converter 3 with the system clock. 1H delay circuit 4 and adder 6 for delaying the digital data by one line
To enter. The signal delayed by one line by the 1H delay circuit 4 is delayed by one frame by the 1F delay circuit 5 and the adder 7.
To enter. The output of the adder 6 outputs the difference signal between lines of the subcarrier signal, and the adder 7 outputs the difference signal between frames.
【０００５】入力信号が標準信号であれば、サブキャリ
ア信号は隣接ライン間で反転し、かつ隣接フレーム間で
も反転することになる。このとき加算器６、７の出力は
０になる。入力信号が非標準信号であれば、サブキャリ
ア信号は隣接ライン間および隣接フレーム間で不規則な
位相関係になる。このとき加算器６、７の出力は変動す
る。If the input signal is a standard signal, the subcarrier signal is inverted between adjacent lines and also between adjacent frames. At this time, the outputs of the adders 6 and 7 become zero. If the input signal is a nonstandard signal, the subcarrier signals have an irregular phase relationship between adjacent lines and adjacent frames. At this time, the outputs of the adders 6 and 7 change.
【０００６】加算器６の出力はバンドパスフィルタ回路
８にてノイズ成分の除去を行い、絶対値回路１０にて無
極性のデータに変換し、積分器１２にて時間的な平均値
に変換して比較器１４に入力する。比較器１４の他方の
入力には基準値保持回路１６からの基準値を入力する。The bandpass filter circuit 8 removes the noise component from the output of the adder 6, the absolute value circuit 10 converts it to non-polar data, and the integrator 12 converts it to a temporal average value. Input to the comparator 14. The reference value from the reference value holding circuit 16 is input to the other input of the comparator 14.
【０００７】同様に加算器７の出力は、バンドパスフィ
ルタ回路９にてノイズ成分の除去を行い、絶対値回路１
１にて無極性のデータに変換し、積分器１３にて時間的
な平均値に変換して比較器１５に入力する。比較器１５
の他方の入力には、基準値保持回路１７からの基準値を
入力する。比較器１４、１５では基準値保持回路１６、
１７の基準値との比較を行い、基準値を越えた場合に非
標準信号であるという判定を判定回路１８で行い、それ
に応じた論理値を出力ｏｕｔより出力する。Similarly, the output of the adder 7 is subjected to removal of noise components in the bandpass filter circuit 9, and the absolute value circuit 1
The data is converted to non-polar data at 1 and is converted to a temporal average value at the integrator 13 and input to the comparator 15. Comparator 15
The reference value from the reference value holding circuit 17 is input to the other input of. In the comparators 14 and 15, the reference value holding circuit 16,
The comparison with the reference value of 17 is performed, and when the reference value is exceeded, the determination circuit 18 determines that the signal is a non-standard signal, and outputs a logical value corresponding thereto from the output out.
【０００８】このように、カラーサブキャリア信号を用
いて非標準信号の検出を行う場合には、カラーバースト
に同期したサブキャリア信号の発生用のＡＰＣ回路が必
要になる。ＡＰＣ回路をデジタル回路で実現しようとす
ると、Ａ／Ｄコンバータが必要になり、かつ回路規模が
増大してしまい、これをＩＣ化する場合にはチップサイ
ズが増大し、コストアップにつながる問題があった。As described above, when a non-standard signal is detected using a color subcarrier signal, an APC circuit for generating a subcarrier signal synchronized with a color burst is required. If the APC circuit is to be realized by a digital circuit, an A / D converter is required and the circuit scale increases, and when this is integrated into an IC, the chip size increases, which causes a problem of cost increase. It was
【０００９】[0009]
【発明が解決しようとする課題】上記した従来の映像信
号の非標準信号検出回路は、カラーサブキャリア信号を
用いて非標準信号の検出を行う場合にはカラーバースト
に同期したサブキャリア信号の発生用のＡＰＣ回路が必
要になる。ＡＰＣ回路をデジタル化しようとすると、Ａ
／Ｄコンバータが必要になって回路規模が増大してしま
い、ＩＣ化した場合でもチップサイズが増大してコスト
アップにつながる問題があった。The above-mentioned conventional non-standard signal detection circuit for a video signal generates a sub-carrier signal synchronized with a color burst when the non-standard signal is detected using the color sub-carrier signal. For the APC circuit is required. When trying to digitize the APC circuit, A
Since the / D converter is required and the circuit scale is increased, there is a problem that the chip size is increased and the cost is increased even when integrated into an IC.
【００１０】この発明は、ＡＰＣ回路を用いずに映像信
号のカラーバースト信号から直接にライン間の相関を求
める構成とし、回路規模の削減を図る。According to the present invention, the circuit scale is reduced by adopting a configuration in which the correlation between lines is directly obtained from the color burst signal of the video signal without using the APC circuit.
【００１１】[0011]
【課題を解決するための手段】この発明の映像信号の非
標準信号検出回路は、隣接するラインの映像信号から取
り出したカラーバースト信号を水平同期信号から生成し
たクロックによりそれぞれ積分する積分器と、前記積分
器の出力を加算する加算器と、前記加算器の加算結果を
ある基準値と比較する比較手段と、前記比較手段の結果
により非標準信号を検出する検出手段とを備えてなるこ
とを特徴とする。A non-standard signal detection circuit for video signals according to the present invention includes an integrator that integrates a color burst signal extracted from video signals of adjacent lines with a clock generated from a horizontal synchronizing signal. An adder for adding the outputs of the integrators, a comparing means for comparing the addition result of the adder with a certain reference value, and a detecting means for detecting a non-standard signal based on the result of the comparing means. Characterize.
【００１２】[0012]
【作用】上記した手段により、映像信号のカラーバース
ト信号をＨロッククロックを用いての隣接ライン間の相
関関係を求めることにより、非標準信号と標準信号を判
別し、この判別結果に基づいて１次元Ｙ／Ｃ分離回路と
２次元Ｙ／Ｃ分離回路とを切り換えることで、ドット妨
害等の弊害をなくすことができる。According to the above-mentioned means, the color burst signal of the video signal is used to determine the correlation between the adjacent lines by using the H lock clock to discriminate between the non-standard signal and the standard signal. By switching between the dimensional Y / C separation circuit and the two-dimensional Y / C separation circuit, it is possible to eliminate harmful effects such as dot interference.
【００１３】[0013]
【実施例】以下、この発明の実施例について図面ととも
に詳細に説明する。図１はこの発明の一実施例を説明す
るための回路構成図である。図２に示した２次元Ｙ／Ｃ
分離回路の、映像信号をバンドパスフィルタ回路３４を
通して得た出力から抜き出したカラーバースト信号を０
Ｈカラーバースト信号とし、映像信号を１Ｈ遅延回路３
２とバンドパスフィルタ回路３５を通して得た出力から
抜き出したカラーバースト信号を１Ｈカラーバースト信
号として、それぞれこの実施例の入力信号とする。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a circuit configuration diagram for explaining one embodiment of the present invention. Two-dimensional Y / C shown in FIG.
The color burst signal extracted from the output of the separation circuit obtained by passing the video signal through the bandpass filter circuit 34 is set to 0.
H color burst signal, video signal 1H delay circuit 3
2 and the color burst signal extracted from the output obtained through the band pass filter circuit 35 is used as the 1H color burst signal, which is the input signal of this embodiment.
【００１４】０Ｈカラーバースト信号は、加算器１９の
一方の入力に供給する。加算器１９の出力は、図３の
（ａ）のＨロッククロック９１０ｆＨ（以下、９１０ｆ
Ｈと略す。）の１／４のクロック（ｂ）で動作するフリ
ップフロップ２０および水平同期信号から生成し、
（ｃ）に示すカラーバーストゲート信号分だけ遅延させ
たパルス信号ＨＤ’（ｄ）に基づいて動作するフリップ
フロップ２１に供給する。フリップフロップ２０の出力
は、加算器１９の他方の入力に供給する。加算器１９、
フリップフロップ２０，２１は積分器１ａを構成する。
フリップフロップ２１の出力、すなわち積分器１ａの出
力は、加算器２５の一方の入力に供給する。The 0H color burst signal is supplied to one input of the adder 19. The output of the adder 19 is the H lock clock 910fH (hereinafter referred to as 910f) in FIG.
Abbreviated as H. ) Generated from the flip-flop 20 that operates at the clock (b) of 1/4) and the horizontal synchronization signal,
The signal is supplied to the flip-flop 21 which operates based on the pulse signal HD ′ (d) delayed by the color burst gate signal shown in (c). The output of the flip-flop 20 is supplied to the other input of the adder 19. Adder 19,
The flip-flops 20 and 21 form an integrator 1a.
The output of the flip-flop 21, that is, the output of the integrator 1a is supplied to one input of the adder 25.
【００１５】同様に１Ｈカラーバースト信号は、加算器
２２に一方の入力に供給する。加算器２２の出力は９１
０ｆＨの１／４のクロックで動作するフリップフロップ
２３および水平同期信号から生成し、カラーバーストゲ
ート信号分遅延させたパルス信号ＨＤ’によりで動作す
るフリップフロップ２４に供給する。フリップフロップ
２３の出力は加算器２２の他方の入力に供給する。加算
器２２、フリップフロップ２３，２４は積分器１ｂを構
成する。積分器１ｂの出力は、加算器２５の他方の入力
に供給する。Similarly, the 1H color burst signal is supplied to one input of the adder 22. The output of the adder 22 is 91
It is supplied from the flip-flop 23 which operates with a 1/4 clock of 0fH and the flip-flop 24 which operates with a pulse signal HD ′ generated from the horizontal synchronizing signal and delayed by the color burst gate signal. The output of the flip-flop 23 is supplied to the other input of the adder 22. The adder 22 and the flip-flops 23 and 24 form an integrator 1b. The output of the integrator 1b is supplied to the other input of the adder 25.
【００１６】この加算器２５の出力には隣接ライン間の
カラーバースト信号の差分信号を出力する。標準信号時
は隣接ライン間では位相が反転しているので、加算器２
５の出力は０になる。非標準信号時には、図４にあるよ
うに９１０ｆＨ／４とカラーバースト信号との間の位相
関係が不規則になり、加算器２５の出力からはその位相
関係に応じたデータを出力する。At the output of the adder 25, a difference signal of color burst signals between adjacent lines is output. Since the phase is inverted between adjacent lines when using a standard signal, adder 2
The output of 5 becomes 0. When the signal is a non-standard signal, the phase relationship between 910fH / 4 and the color burst signal becomes irregular as shown in FIG. 4, and the output of the adder 25 outputs data according to the phase relationship.
【００１７】加算器２５の出力は、絶対値回路２６にて
無極性のデータに変換し、１ライン分の時間に比べて非
常に長い時定数をもつフィルタ回路２７にて時間的な平
均化を行う。フィルタ２７の出力は比較器２８の一方の
入力に供給し、他方の入力には予め設定された基準値を
供給する。比較器２８では両データの大小関係を求め、
基準値に対してフィルタ２７の出力が大きい場合には非
標準信号と判定し、それに応じた論理値を出力する。こ
の理論値をセレクタ回路２９の制御信号入力端子に供給
し、セレクタ回路２９にて非標準信号時には１次元Ｙ／
Ｃ分離回路３０の出力信号を、標準信号時には２次元Ｙ
／Ｃ分離回路３１の出力信号を選択して出力する。The output of the adder 25 is converted into non-polar data by the absolute value circuit 26, and is temporally averaged by the filter circuit 27 having a very long time constant compared with the time for one line. To do. The output of the filter 27 is supplied to one input of the comparator 28, and the preset reference value is supplied to the other input. In the comparator 28, the magnitude relation between both data is calculated,
When the output of the filter 27 is larger than the reference value, it is determined as a non-standard signal and a logical value corresponding to it is output. This theoretical value is supplied to the control signal input terminal of the selector circuit 29, and the selector circuit 29 produces a one-dimensional Y /
The output signal of the C separation circuit 30 is a two-dimensional Y when the standard signal is used.
The output signal of the / C separation circuit 31 is selected and output.
【００１８】この実施例では、非標準信号時と標準信号
時とにより、１次元Ｙ／Ｃ分離回路３０と２次元Ｙ／Ｃ
分離回路３１とを切り換えるようにしたため、ドット妨
害などの弊害をなくすことが可能となる。これは、特に
ＶＴＲの早送り再生や巻き戻し再生の場合に用いると効
果が大きい。また、１Ｈ遅延回路や１フィールド遅延回
路の追加が不必要であるためＩＣ化する場合には、チッ
プサイズを抑えることができるばかりか、ＡＰＣ回路を
不必要であるため回路規模的にはさらに有利なものとな
る。In this embodiment, the one-dimensional Y / C separation circuit 30 and the two-dimensional Y / C are used depending on the non-standard signal time and the standard signal time.
Since the separation circuit 31 is switched, it is possible to eliminate the harmful effects such as dot interference. This is particularly effective when used for fast-forward playback and rewind playback of a VTR. Further, since it is unnecessary to add a 1H delay circuit or a 1-field delay circuit, it is possible to reduce the chip size when integrated into an IC, and the APC circuit is unnecessary, which is further advantageous in terms of circuit scale. It will be
【００１９】図５は、この発明の他の実施例を説明する
ための回路構成図である。この実施例は、図６に示すよ
うに、クロックは９１０ｆＨ／４だけでなく、位相が９
０゜ずつシフトした４つのクロックＣＫＡ〜ＣＫＤを用
い、それに対応した４つの積分器にて加算を行うことに
より、非標準の検出精度をさらに上げる構成としたもの
である。FIG. 5 is a circuit configuration diagram for explaining another embodiment of the present invention. In this embodiment, as shown in FIG. 6, not only the clock is 910 fH / 4 but also the phase is 9
By using four clocks CKA to CKD shifted by 0 ° and performing addition by four integrators corresponding thereto, the nonstandard detection accuracy is further increased.
【００２０】図５において、積分器３９〜４６は、図１
の積分器１ａと同一の構成をしている。積分器３９およ
び積分器４３は、バーストの位相０゜に相当するクロッ
クＣＫＡにより、それぞれ０Ｈカラーバースト信号およ
び１Ｈカラーバースト信号を積分して加算器４７に供給
する。積分器４０および積分器４４はバーストの位相９
０゜に相当するクロックＣＫＢでそれぞれ０Ｈカラーバ
ースト信号および１Ｈカラーバースト信号を積分して加
算器４８に供給する。積分器４１および積分器４５はバ
ーストの位相１８０゜に相当するクロックＣＫＣでそれ
ぞれ０Ｈカラーバースト信号および１Ｈカラーバースト
信号を積分して加算器４９に供給する。積分器４２およ
び積分器４６はバーストの位相２７０゜に相当するクロ
ックＣＫＤでそれぞれ０Ｈカラーバースト信号および１
Ｈカラーバースト信号を積分して加算器５０に供給す
る。In FIG. 5, the integrators 39 to 46 are shown in FIG.
The integrator 1a has the same configuration. The integrator 39 and the integrator 43 integrate the 0H color burst signal and the 1H color burst signal, respectively, by the clock CKA corresponding to the phase 0 ° of the burst, and supply the integrated signal to the adder 47. The integrator 40 and the integrator 44 are used for the phase 9 of the burst.
The 0H color burst signal and the 1H color burst signal are integrated by the clock CKB corresponding to 0 ° and supplied to the adder 48. The integrator 41 and the integrator 45 integrate the 0H color burst signal and the 1H color burst signal with the clock CKC corresponding to the burst phase of 180 °, and supply the integrated signals to the adder 49. The integrator 42 and the integrator 46 receive the 0H color burst signal and 1 respectively with the clock CKD corresponding to the burst phase 270 °.
The H color burst signal is integrated and supplied to the adder 50.
【００２１】加算器４７、４８、４９、５０では、それ
ぞれ０゜、９０゜、１８０゜、２７０゜でのカラーバー
スト信号のライン間位相関係に応じたデータを出力す
る。加算器４７の出力は絶対値回路５４に、加算器４８
の出力は絶対値回路５５に、加算器４９の出力は絶対値
回路５５に、加算器５０の出力は絶対値回路５６に供給
し、無極性のデータに変換する。絶対値回路５４と絶対
値回路５５の出力をそれぞれ加算器５１に供給し、０゜
での位相関係に応じたデータと９０゜での位相関係に応
じたデータの加算結果を得る。絶対値回路５６の出力と
絶対値回路５７の出力を加算器５３に供給し、１８０゜
での位相関係に応じたデータと２７０゜での位相関係に
応じたデータの加算結果を得る。The adders 47, 48, 49 and 50 output data according to the phase relationship between the lines of the color burst signal at 0 °, 90 °, 180 ° and 270 °, respectively. The output of the adder 47 is supplied to the absolute value circuit 54 and the adder 48
Is supplied to the absolute value circuit 55, the output of the adder 49 is supplied to the absolute value circuit 55, and the output of the adder 50 is supplied to the absolute value circuit 56 to be converted into non-polar data. The outputs of the absolute value circuit 54 and the absolute value circuit 55 are supplied to the adder 51, respectively, and the addition result of the data according to the phase relationship at 0 ° and the data according to the phase relationship at 90 ° is obtained. The output of the absolute value circuit 56 and the output of the absolute value circuit 57 are supplied to the adder 53, and the addition result of the data according to the phase relationship at 180 ° and the data according to the phase relationship at 270 ° is obtained.
【００２２】さらに加算器５１と加算器５３の出力は加
算器５２に供給して加算し、それに基づき、カラーバー
スト信号の１周期に渡ってライン間の位相関係に応じた
データを得る。これによりバースト信号の１周期内の位
相誤差の検出も可能となる。この結果を１ラインの時間
に比べて十分に長い時定数のフィルタ５８にて時間的な
平均化を行う。フィルタ５８の出力は比較器５９の一方
の入力に供給し、他方の入力には予め設定された基準値
を供給する。比較器５９では両データの大小関係を求
め、基準値に対してフィルタ５８の出力が大きい場合に
は非標準信号と判定し、それに応じた論理値を出力でき
る。Further, the outputs of the adder 51 and the adder 53 are supplied to the adder 52 to be added, and based on this, data corresponding to the phase relationship between the lines is obtained over one cycle of the color burst signal. As a result, it becomes possible to detect a phase error within one cycle of the burst signal. This result is temporally averaged by the filter 58 having a time constant sufficiently longer than the time for one line. The output of the filter 58 is supplied to one input of the comparator 59, and the preset reference value is supplied to the other input. The comparator 59 determines the magnitude relationship between both data, and when the output of the filter 58 is larger than the reference value, it is determined as a non-standard signal and a logical value corresponding to it can be output.
【００２３】図７はこの発明のもう一つの他の実施例を
説明するための回路構成図である。この実施例は図１の
比較器２８に変えてヒステリシス特性を持った比較器２
８´とした部分が図１の構成と異なり、他の構成は全く
同じである。FIG. 7 is a circuit configuration diagram for explaining another embodiment of the present invention. In this embodiment, a comparator 2 having a hysteresis characteristic is used instead of the comparator 28 of FIG.
8'is different from the configuration in FIG. 1 and the other configurations are exactly the same.
【００２４】０Ｈカラーバースト信号と１Ｈカラーバー
スト信号がそれぞれ供給された積分器１ａ，１ｂは、そ
の出力を加算器２５にそれぞれ供給し、加算器２５より
隣接ライン間のカラーバーストゲート信号の差分信号を
出力する。標準信号時は隣接ライン間では位相が反転し
ているので、加算器２５の出力は０になる。非標準信号
時には、図４にあるように９１０ｆＨ／４とカラーバー
スト信号との間の位相関係が不規則になり、加算器２５
の出力にはその位相関係に応じたデータを出力する。The integrators 1a and 1b supplied with the 0H color burst signal and the 1H color burst signal respectively supply the outputs to the adder 25, and the adder 25 outputs the difference signal of the color burst gate signals between adjacent lines. Is output. At the time of the standard signal, since the phase is inverted between the adjacent lines, the output of the adder 25 becomes 0. In the case of a non-standard signal, the phase relationship between 910fH / 4 and the color burst signal becomes irregular as shown in FIG.
The data corresponding to the phase relationship is output to the output of.
【００２５】この加算器２５の出力は、絶対値回路２６
により無極性のデータに変換し、１ライン分の時間に比
べて非常に長い時定数をもつフィルタ回路２７にて時間
的な平均化を行う。フィルタ２７の出力はヒステリシス
特性をもった比較器２８´の一方の入力に供給する。比
較器２８´の他方の入力には、予め設定された基準値を
入力する。比較器２８´では両データの大小関係を求
め、基準値に対してフィルタ２７の出力が大きい場合に
は非標準信号と判定し、それに応じた論理値を出力す
る。The output of the adder 25 is the absolute value circuit 26.
Is converted into non-polarized data by means of, and the averaging in time is performed by the filter circuit 27 having a very long time constant compared with the time for one line. The output of the filter 27 is supplied to one input of a comparator 28 'having a hysteresis characteristic. A preset reference value is input to the other input of the comparator 28 '. The comparator 28 'finds the magnitude relationship between the two data. If the output of the filter 27 is larger than the reference value, it is determined to be a non-standard signal and a logical value corresponding to it is output.
【００２６】ここで、フィルタ２７の出力信号が外部ノ
イズなどの影響を受けて図８のようになったとすると、
この図からもわかるように、判定結果は基準値に対して
頻繁に変わる現象が生じる。そこで、比較器２８´に図
８にあるように高レベルしきい値と低レベルしきい値を
有するヒステリシス特性を持たせたことにより、しきい
値にマージンを持ち、ノイズなどの外部からの影響に対
して標準・非標準信号の判定が頻繁に変化することな
く、判定に応じた理論値を出力できる。この理論値をセ
レクタ回路２９の制御信号入力端子に入力し、セレクタ
回路２９にて非標準信号時には１次元Ｙ／Ｃ分離回路３
０の出力信号を、標準信号時には２次元Ｙ／Ｃ分離回路
３１の出力信号を選択するようにする。If the output signal of the filter 27 is affected by external noise or the like and becomes as shown in FIG.
As can be seen from this figure, there is a phenomenon that the determination result frequently changes with respect to the reference value. Therefore, by providing the comparator 28 'with a hysteresis characteristic having a high level threshold and a low level threshold as shown in FIG. 8, there is a margin in the threshold and influence from outside such as noise. On the other hand, it is possible to output a theoretical value according to the determination without frequently changing the determination of the standard / non-standard signal. This theoretical value is input to the control signal input terminal of the selector circuit 29, and when the selector circuit 29 is a non-standard signal, the one-dimensional Y / C separation circuit 3
When the output signal of 0 is the standard signal, the output signal of the two-dimensional Y / C separation circuit 31 is selected.
【００２７】これにより、外来のノイズなどの影響によ
りフィルタ２７の出力信号が、比較器２８´の基準値に
対して頻繁に変わることによる標準・非標準信号の判定
の誤りを防止することができる。As a result, it is possible to prevent erroneous determination of standard / non-standard signals due to the output signal of the filter 27 frequently changing with respect to the reference value of the comparator 28 'due to the influence of external noise or the like. .
【００２８】この実施例は、上記した実施例に限定され
るものではなく、たとえば、図１の積分器１ａ，１ｂ
は、１ライン分のバーストの積分値を蓄えておくレジス
タがあれば、１つの構成でもよい。また、図５の比較器
５９にヒステリシス特性を持たせるとさらなる性能向上
を図ることができる。This embodiment is not limited to the above-mentioned embodiment, and for example, the integrators 1a and 1b shown in FIG.
May have one configuration as long as there is a register for storing the integrated value of the burst for one line. Further, if the comparator 59 of FIG. 5 has a hysteresis characteristic, the performance can be further improved.
【００２９】[0029]
【発明の効果】以上説明したように、この発明の映像信
号の非標準信号検出回路によれば、比較的簡単な構成に
より、高精度な非標準信号検出が行うことが可能とな
る。また、１Ｈ遅延回路や１フィールド遅延回路の追加
の不要やＡＰＣ回路を不必要となるためＩＣ化に有利と
なる。As described above, according to the video signal nonstandard signal detection circuit of the present invention, highly accurate nonstandard signal detection can be performed with a relatively simple configuration. In addition, it is advantageous for an IC since the addition of the 1H delay circuit and the 1-field delay circuit is unnecessary and the APC circuit is unnecessary.
【図１】この発明の一実施例を説明するための回路構成
図。FIG. 1 is a circuit configuration diagram for explaining an embodiment of the present invention.
【図２】図１に入力する０Ｈおよび１Ｈカラーバースト
信号を生成する２次元Ｙ／Ｃ分離回路を構成図。FIG. 2 is a configuration diagram of a two-dimensional Y / C separation circuit that generates OH and 1H color burst signals input to FIG.
【図３】図１の要部の信号波形図。FIG. 3 is a signal waveform diagram of a main part of FIG.
【図４】図１の動作を説明するための信号波形図。FIG. 4 is a signal waveform diagram for explaining the operation of FIG.
【図５】この発明の他の実施例を説明するための回路構
成図。FIG. 5 is a circuit configuration diagram for explaining another embodiment of the present invention.
【図６】図５の動作を説明するための信号波形図。6 is a signal waveform diagram for explaining the operation of FIG.
【図７】この発明のもう一つの他の実施例を説明するた
めの回路構成図。FIG. 7 is a circuit configuration diagram for explaining another embodiment of the present invention.
【図８】図７の動作を説明するための信号波形図。8 is a signal waveform diagram for explaining the operation of FIG.
【図９】従来の非標準を検出する回路を説明するための
回路構成図。FIG. 9 is a circuit configuration diagram for explaining a conventional non-standard detecting circuit.
１ａ，１ｂ…積分器 ２５…加算器 ２７…フィルタ ２８，２８´…比較器 ２９…セレクタ回路 ３０…１次元Ｙ／Ｃ分離回路 ３１…２次元Ｙ／Ｃ分離回路 1a, 1b ... Integrator 25 ... Adder 27 ... Filter 28, 28 '... Comparator 29 ... Selector circuit 30 ... One-dimensional Y / C separation circuit 31 ... Two-dimensional Y / C separation circuit
Claims (2)
たカラーバースト信号を水平同期信号から生成したクロ
ックによりそれぞれ積分する第１および第２の積分器
と、 前記第１および第２の積分器の出力を加算する加算器
と、 前記加算器の加算結果をある基準値と比較する比較器
と、 前記比較器の結果により非標準信号を検出する検出手段
とを備えてなることを特徴とする映像信号の非標準信号
検出回路。1. A first and second integrator for integrating a color burst signal extracted from video signals of adjacent lines by a clock generated from a horizontal synchronizing signal, and outputs of the first and second integrators. A video signal, comprising: an adder for adding a value, a comparator for comparing the addition result of the adder with a certain reference value, and a detection means for detecting a non-standard signal based on the result of the comparator. Non-standard signal detection circuit.
手段に、ヒステリシス特性を持たせてたことを特徴とす
る請求項１記載の映像信号の非標準信号検出回路。2. The non-standard signal detection circuit for video signals according to claim 1, wherein the means for comparing the addition result with the reference value has a hysteresis characteristic.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27040693A JPH07131819A (en) | 1993-10-28 | 1993-10-28 | Nonstandard signal detecting circuit for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27040693A JPH07131819A (en) | 1993-10-28 | 1993-10-28 | Nonstandard signal detecting circuit for video signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131819A true JPH07131819A (en) | 1995-05-19 |
Family
ID=17485826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27040693A Withdrawn JPH07131819A (en) | 1993-10-28 | 1993-10-28 | Nonstandard signal detecting circuit for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131819A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0806876A2 (en) * | 1996-05-08 | 1997-11-12 | Deutsche Thomson-Brandt Gmbh | Method and device for differentiating between standard and non-standard signals |
| US7515211B2 (en) | 2003-08-29 | 2009-04-07 | Mitsubishi Denki Kabushiki Kaisha | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus |
-
1993
- 1993-10-28 JP JP27040693A patent/JPH07131819A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0806876A2 (en) * | 1996-05-08 | 1997-11-12 | Deutsche Thomson-Brandt Gmbh | Method and device for differentiating between standard and non-standard signals |
| EP0806876A3 (en) * | 1996-05-08 | 1999-09-01 | Deutsche Thomson-Brandt Gmbh | Method and device for differentiating between standard and non-standard signals |
| US7515211B2 (en) | 2003-08-29 | 2009-04-07 | Mitsubishi Denki Kabushiki Kaisha | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus |
| DE112004001627B4 (en) * | 2003-08-29 | 2010-07-29 | Mitsubishi Denki K.K. | Video signal processing circuit, video signal display device and video signal recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07131819A (en) | Nonstandard signal detecting circuit for video signal | |
| US5923377A (en) | Jitter reducing circuit | |
| KR0177923B1 (en) | Video signal processing apparatus and method for the time base compensation | |
| US6801246B2 (en) | Method and apparatus for detecting change in video source material | |
| KR930007378Y1 (en) | Picture quality compensating circuit for vtr | |
| US6330391B1 (en) | VTR signal processing circuit | |
| JP3133288B2 (en) | Time base collector | |
| JP2638937B2 (en) | YC separation control circuit | |
| EP0420184B1 (en) | Video signal processing circuit | |
| JPH0632467B2 (en) | VTR recording / reproducing video signal jitter detection method | |
| JP3114180B2 (en) | Synchronous discontinuity detector | |
| JP2563402B2 (en) | Non-standard signal detection circuit | |
| JPS5827594Y2 (en) | magnetic recording and playback device | |
| JPH01264492A (en) | Jitter detector for vtr recording and reproducing video signal | |
| JPS6015195B2 (en) | Carrier color signal processing circuit | |
| JP3230527B2 (en) | Video signal sync separator | |
| JPH1175085A (en) | Digital synchronizing separator device | |
| JPS6366118B2 (en) | ||
| JPH01117592A (en) | Nonstandard signal discrimination circuit | |
| JPH0342557B2 (en) | ||
| JPH07274208A (en) | Time base correction circuit | |
| JPH0722386B2 (en) | Gate signal generator for horizontal sync signal detection | |
| JP2003046806A (en) | Image signal recorder and image signal processor | |
| JPH08163592A (en) | H-list discontinuous point image quality correction pulse generation circuit for magnetic reproducing device | |
| JPH04314287A (en) | Reproduction signal detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |