JPH07130971A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH07130971A JPH07130971A JP27534093A JP27534093A JPH07130971A JP H07130971 A JPH07130971 A JP H07130971A JP 27534093 A JP27534093 A JP 27534093A JP 27534093 A JP27534093 A JP 27534093A JP H07130971 A JPH07130971 A JP H07130971A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- type diffusion
- region
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 87
- 238000009792 diffusion process Methods 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000012795 verification Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 59
- 108091006146 Channels Proteins 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体集積回路に関し、
特に論理検証機能を有するCMOSゲートアレイに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit,
In particular, it relates to a CMOS gate array having a logic verification function.
【0002】[0002]
【従来の技術】近年、各分野のシステムのLSI化が進
み、短納期,低開発コストで小量生産が可能ないわゆる
ゲートアレイが著しい伸びを示している。ゲートアレイ
は複数の基本ゲートが接続されてなり、それぞれの基本
ゲートは少なくとも1つの基本セールが電源配線と接地
配線と入力配線と出力配線とにより接続されてなる。2. Description of the Related Art In recent years, LSIs for systems in various fields have been developed, and so-called gate arrays capable of small-volume production with short delivery time and low development cost have been remarkably growing. The gate array is formed by connecting a plurality of basic gates, and each basic gate is formed by connecting at least one basic sail by a power supply wiring, a ground wiring, an input wiring, and an output wiring.
【0003】半導体集積回路装置の平面図である図3を
参照すると、CMOSゲートアレイの基本セルの一例
は、半導体基板(図示せず)表面に設けられた矩形の第
1の素子形成領域3aaおよび矩形の第2の素子形成領
域3bと、ゲート絶縁膜(図示せず)を介して第1の素
子形成領域3aa上および第2の素子形成領域3b上に
設けられた第1のゲート電極5a,5bと、素子形成領
域3aa表面および素子形成領域3b表面に設けられた
3つのN+ 型拡散層16および3つのP+ 型拡散層17
とから構成されている。上記素子形成領域3aaおよび
素子形成領域3bは、それぞれ半導体基板表面のX方向
にそれぞれ平行に,かつ,X方向に直交するY方向に平
行に交互に配置されている。上記ゲート電極5a,5b
は、ゲート絶縁膜を介して、それぞれの一対の素子形成
領域3aa上および素子形成領域3b上をそれぞれY方
向に平行に横断している。上記N+ 型拡散層16および
P+型拡散層17は、これらのゲート電極5a,5bに
より分断された素子形成領域3aa表面および素子形成
領域3b表面にそれぞれ設けられている。Referring to FIG. 3 which is a plan view of a semiconductor integrated circuit device, one example of a basic cell of a CMOS gate array is a rectangular first element formation region 3aa and a rectangular first element formation region 3aa provided on the surface of a semiconductor substrate (not shown). A rectangular second element forming region 3b, a first gate electrode 5a provided on the first element forming region 3aa and a second element forming region 3b via a gate insulating film (not shown), 5b, three N + type diffusion layers 16 and three P + type diffusion layers 17 provided on the surface of the element forming region 3aa and the surface of the element forming region 3b.
It consists of and. The element forming regions 3aa and 3b are alternately arranged in parallel with the X direction on the surface of the semiconductor substrate and in parallel with the Y direction orthogonal to the X direction. The gate electrodes 5a and 5b
Cross over each of the pair of element forming regions 3aa and 3b in parallel with the Y direction via the gate insulating film. The N + type diffusion layer 16 and the P + type diffusion layer 17 are provided on the surface of the element forming region 3aa and the surface of the element forming region 3b which are divided by the gate electrodes 5a and 5b, respectively.
【0004】ゲートアレイの分野でも年々高集積化が進
み、図3に例示したような基本セルが600×103 個
以上配線接続されて集積された600Kゲート以上のゲ
ートアレイが製品化されている。このような大規模ゲー
トアレイでは、論理検証および不良発生時の故障解析が
非常に困難になっている。このような問題を解決するた
めに、それぞれの基本セルにそれぞれ1つずつMOSト
ランジスタ(以後、クロスチェック・トランジスタと記
す)を接続し、それぞれの基本ゲートの出力電位を検出
することによって論理検証を行なっている。In the field of gate arrays, the degree of integration is increasing year by year, and a gate array of 600K gates or more in which 600 × 10 3 or more basic cells as shown in FIG. 3 are connected by wiring is commercialized. . In such a large-scale gate array, logic verification and failure analysis when a failure occurs are very difficult. In order to solve such a problem, one MOS transistor (hereinafter referred to as a cross check transistor) is connected to each basic cell, and the logic verification is performed by detecting the output potential of each basic gate. I am doing it.
【0005】半導体集積回路装置の平面図である図4を
参照すると、図3に示した1つの基本セルを多少変更し
た基本セルから構成された2入力NORからなる論理検
証機能を有した基本ゲートは、以下のようになってい
る。Referring to FIG. 4 which is a plan view of a semiconductor integrated circuit device, a basic gate having a logic verification function composed of a two-input NOR formed of basic cells obtained by slightly modifying one basic cell shown in FIG. Is as follows.
【0006】P型シリコン基板(図示せず)表面にはP
ウェル(図示せず)およびNウェル(図示せず)が設け
られ、Pウェル表面およびNウェル表面にはそれぞれ複
数の第1の素子形成領域3abおよび複数の矩形の第2
の素子形成領域3bが設けられている。素子形成領域3
ab,3bの配列は、概ね(図3に示した)素子形成領
域3aa,3bの配列と同じである。素子形成領域3a
b,3bが形成されていないP型シリコン基板表面には
フィールド酸化膜(図示せず)が設けられている。ゲー
ト電極5a,5bが、ゲート絶縁膜(図示せず)を介し
て、それぞれの一対の素子形成領域3ab上および素子
形成領域3b上をそれぞれY方向に平行に横断してい
る。さらに、クロスチェック・トランジスタのゲート電
極5caが、ゲート絶縁膜を介して素子分離領域3ab
上に設けられている。このゲート電極5caはゲート電
極5a,5bと同一の配線層からなるクロスチェック入
力配線5cbの一部が転用され、このクロスチェック入
力配線5cbは素子形成領域3b間のX方向の空隙部に
おいてY方向に平行に設けられている。ゲート電極5
a,5bにより分断された素子形成領域3bには、P+
型拡散層17a(ドレイン領域)とP+ 型拡散層17b
(ソース領域)とP+ 型拡散層17cとが設けられてい
る。また、ゲート電極5a,5b,5caにより分断さ
れた素子形成領域3bには、N+ 型拡散層16a(ドレ
イン領域)とN+ 型拡散層16b(ソース領域)とN+
型拡散層16cとが設けられている。A P-type silicon substrate (not shown) has P on the surface.
A well (not shown) and an N well (not shown) are provided, and a plurality of first element formation regions 3ab and a plurality of rectangular second regions are formed on the P well surface and the N well surface, respectively.
The element forming region 3b is provided. Element formation area 3
The array of abs and 3b is substantially the same as the array of the element formation regions 3aa and 3b (shown in FIG. 3). Element forming region 3a
A field oxide film (not shown) is provided on the surface of the P-type silicon substrate on which b and 3b are not formed. Gate electrodes 5a and 5b respectively cross the pair of element forming regions 3ab and 3b in parallel with the Y direction via a gate insulating film (not shown). Further, the gate electrode 5ca of the cross check transistor is separated from the element isolation region 3ab through the gate insulating film.
It is provided above. A part of the cross check input wiring 5cb made of the same wiring layer as the gate electrodes 5a and 5b is diverted to the gate electrode 5ca, and the cross check input wiring 5cb is formed in the Y direction in the void portion in the X direction between the element formation regions 3b. It is installed in parallel with. Gate electrode 5
In the element formation region 3b divided by a and 5b, P +
Type diffusion layer 17a (drain region) and P + type diffusion layer 17b
The (source region) and the P + type diffusion layer 17c are provided. Further, in the element forming region 3b divided by the gate electrodes 5a, 5b, 5ca, the N + type diffusion layer 16a (drain region), the N + type diffusion layer 16b (source region) and the N + type diffusion layer 16b are formed.
A mold diffusion layer 16c is provided.
【0007】層間絶縁膜(図示せず)に設けられたコン
タクト孔22を介して、入力配線23a,23bはそれ
ぞれゲート電極5a,5bに接続され、電源配線23c
はP+ 型拡散層17bに接続され、接地配線23dはN
+ 型拡散層16bに接続され、出力配線23eはN+ 型
拡散層16aおよびP+ 型拡散層17aに接続されてい
る。また、クロスチェック出力配線23fは、層間絶縁
膜に設けられたコンタクト孔22aを介して、N+ 型拡
散層16cに接続されている。クロスチェック出力配線
23fは、X方向に平行に配置されている。Input wirings 23a and 23b are connected to gate electrodes 5a and 5b through contact holes 22 provided in an interlayer insulating film (not shown), and power supply wiring 23c.
Is connected to the P + type diffusion layer 17b, and the ground wiring 23d is N
The output wiring 23e is connected to the + type diffusion layer 16b, and is connected to the N + type diffusion layer 16a and the P + type diffusion layer 17a. The cross check output wiring 23f is connected to the N + type diffusion layer 16c via a contact hole 22a provided in the interlayer insulating film. The cross check output wiring 23f is arranged parallel to the X direction.
【0008】このように、1つの基本セルには、N+ 型
拡散層16c,ゲート電極5caおよびN+ 型拡散層1
6aからなるNチャネルMOSトランジスタがそれぞれ
1つずつクロスチェック・トランジスタとして設けられ
ている。図4の場合には1つの基本ゲートに1つのクロ
スチェック・トランジスタのみが設けられており、この
トランジスタを構成するN+ 型拡散層16aは出力配線
23eに接続されている。この基本ゲートの出力電位を
検出は、以下のように行なわれる。他の列の基本ゲート
に属するクロスチェック入力配線および他の行の基本ゲ
ートに属するクロスチェック出力配線をそれぞれ接地電
位に印加しておき、このクロスチェック・トランジスタ
のゲート電極5caに接続されたクロスチェック入力配
線5cbに正電位を印加してこのトランジスタをオン状
態にし、このときのN+ 型拡散層16cの電位をクロス
チェック出力配線23fにより検出する。このような動
作を(マトリックク的に)繰り返して行なうことによ
り、全ての基本ゲートの出力電位の検出が行なえること
になり、ゲートアレイが大規模化しても、その細部にお
ける論理検証を行なうことが可能となる。Thus, in one basic cell, the N + type diffusion layer 16c, the gate electrode 5ca and the N + type diffusion layer 1 are included.
One N-channel MOS transistor 6a is provided as a cross-check transistor. In the case of FIG. 4, only one cross check transistor is provided in one basic gate, and the N + type diffusion layer 16a constituting this transistor is connected to the output wiring 23e. The output potential of this basic gate is detected as follows. The cross check input wiring belonging to the basic gates of the other columns and the cross check output wiring belonging to the basic gates of the other rows are respectively applied to the ground potential, and the cross check connected to the gate electrode 5ca of this cross check transistor. A positive potential is applied to the input wiring 5cb to turn on this transistor, and the potential of the N + type diffusion layer 16c at this time is detected by the cross check output wiring 23f. By repeating such an operation (in a matrix manner), the output potentials of all the basic gates can be detected, and even if the gate array becomes large in scale, it is possible to perform logic verification in detail. It will be possible.
【0009】なお、例えば2つの基本セルから構成され
る3入力NANDゲート等では、1つの基本ゲートに2
つのクロスチェック・トランジスタが設けられている。
この2つのクロスチェック・トランジスタのうちの1つ
は出力配線に接続されN+ 型拡散層を有しているが、他
の1つのクロスチェック・トランジスタのN+ 型拡散層
には出力配線が接続されていない。この場合、上記のよ
うな検出方法を採用しているため、出力配線に接続され
たクロスチェック・トランジスタの検出の際には、出力
配線に接続されていないクロスチェック・トランジスタ
はオフ状態になっているため、出力電位の検証に支障は
ない。For example, in a 3-input NAND gate composed of two basic cells, one basic gate has two
Two cross-check transistors are provided.
This one of the two cross-check transistor has connected N + -type diffusion layer to the output line, connected to the output wiring in the N + diffusion layer of the other one cross check transistor It has not been. In this case, since the detection method as described above is adopted, when detecting the cross-check transistor connected to the output wiring, the cross-check transistor not connected to the output wiring is turned off. Therefore, there is no problem in verifying the output potential.
【0010】[0010]
【発明が解決しようとする課題】ゲートアレイにおいて
は、CADを用いて自動設計を行なうため、拡散層にコ
ンタクト孔を配置できる位置(格子)が定められてい
る。このことから、それぞれの基本セルにクロスチェッ
ク・トランジスタを配置すると、格子を1つ増やす必要
があり、このため例えばNチャネルMOSトランジスタ
が形成される素子形成領域の一部が矩形からはみ出した
部分を有する形状になり、N+ 拡散層の面積が増大す
る。そのため、それぞれの基本ゲートの出力に付加され
る寄生容量が増加する。その結果、ゲートアレイに要求
される重要な性能である動作速度の低下という問題が生
じる。In the gate array, since CAD is used for automatic design, positions (lattices) where contact holes can be arranged in the diffusion layer are defined. Therefore, if a cross-check transistor is arranged in each basic cell, it is necessary to increase the number of lattices by one. Therefore, for example, a part of the element formation region in which the N-channel MOS transistor is formed protrudes from the rectangle. As a result, the area of the N + diffusion layer increases. Therefore, the parasitic capacitance added to the output of each basic gate increases. As a result, there arises a problem that the operation speed is lowered, which is an important performance required for the gate array.
【0011】[0011]
【課題を解決するための手段】本発明の半導体集積回路
装置は、それぞれ半導体基板表面のX方向に平行に配置
され,X方向に直交するY方向に平行に交互に配置され
た第1の素子形成領域および第2の素子形成領域と、対
をなすこの第1の素子形成領域およびこの第2の素子形
成領域をそれぞれY方向に平行に第1のゲート絶縁膜を
介して横断し,それぞれのこの対にたいしてそれぞれ少
なくとも1つずつ設けられた第1のゲート電極と、この
第1のゲート電極により分断されたこの第1の素子形成
領域およびこの第2の素子形成領域にそれぞれに設けら
れたN+ 型拡散層およびP+ 型拡散層とからなる複数の
基本セルを有し、それぞれの上記基本セルの1つの上記
N+ 型拡散層に直接に接続された第1のソース・ドレイ
ン領域,それぞれX方向に平行に設けられたクロスチェ
ック出力配線に接続された第2のソース・ドレイン領
域,およびこの第1のソース・ドレイン領域とこの第2
のソース・ドレイン領域とを接続するチャネル領域とが
設けられた多結晶シリコン膜と、第2のゲート絶縁膜を
介してこのチャネル領域表面に対向し,この基本セルの
X方向の空隙部にそれぞれY方向に平行に設けられたク
ロスチェック入力配線に接続された第2のゲート電極と
からなるクロスチェック用の薄膜トランジスタを有し、
少なくとを1つの上記基本セルが電源配線,入力配線,
上記薄膜トランジスタに接続された上記N+ 型拡散層の
1つに接続される出力配線,および上記薄膜トランジス
タに接続されないこのN+ 型拡散層の少なくとも1つに
接続される接地配線により接続されてなる基本ゲートを
有する。In a semiconductor integrated circuit device of the present invention, first elements are arranged parallel to the X direction on the surface of a semiconductor substrate and alternately arranged parallel to the Y direction orthogonal to the X direction. The first element formation region and the second element formation region forming a pair with the formation region and the second element formation region are traversed in parallel with each other in the Y direction via the first gate insulating film. At least one first gate electrode is provided for each pair, and N provided in each of the first element formation region and the second element formation region divided by the first gate electrode. First source / drain regions, each having a plurality of basic cells composed of a + type diffusion layer and a P + type diffusion layer, and directly connected to one of the N + type diffusion layers of each of the basic cells. X Second source-drain region connected to cross-check the output wiring provided in parallel with the direction, and the this first source-drain region second
And a polycrystalline silicon film provided with a channel region connecting to the source / drain region of the basic cell and the surface of the channel region via the second gate insulating film, and in the void portion in the X direction of the basic cell, respectively. A cross-check thin film transistor comprising a second gate electrode connected to a cross-check input wiring provided parallel to the Y direction,
At least one of the above basic cells has power wiring, input wiring,
A basic structure connected by an output wiring connected to one of the N + type diffusion layers connected to the thin film transistor and a ground wiring connected to at least one of the N + type diffusion layers not connected to the thin film transistor. It has a gate.
【0012】好ましくは、上記薄膜トランジスタがトッ
プゲート型の薄膜トランジスタであり、上記第1のゲー
ト電極がこの薄膜トランジスタを構成する上記多結晶シ
リコン膜と同一層の多結晶シリコン膜からなる。もしく
は、上記薄膜トランジスタがボトムゲート型の薄膜トラ
ンジスタであり、上記第1のゲート電極が上記クロスチ
ェック入力配線と同一層の導電体膜からなる。Preferably, the thin film transistor is a top gate type thin film transistor, and the first gate electrode is made of a polycrystalline silicon film in the same layer as the polycrystalline silicon film forming the thin film transistor. Alternatively, the thin film transistor is a bottom gate type thin film transistor, and the first gate electrode is formed of a conductor film in the same layer as the cross check input wiring.
【0013】[0013]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0014】半導体集積回路装置の平面図である図1お
よび図1のXX線での断面図である図2を参照すると、
本発明の一実施例は、2入力NORゲートからなる基本
ゲートが1つの基本セルから構成されており、この2入
力NORゲートはトップゲート型のNチャネル薄膜トラ
ンジスタ(TFT)をクロスチェック・トランジスタと
して有している。Referring to FIG. 1 which is a plan view of the semiconductor integrated circuit device and FIG. 2 which is a sectional view taken along line XX of FIG.
In one embodiment of the present invention, a basic gate composed of a two-input NOR gate is composed of one basic cell, and this two-input NOR gate has a top gate type N-channel thin film transistor (TFT) as a cross-check transistor. is doing.
【0015】まず、本実施例の基本セルについて説明す
る。First, the basic cell of this embodiment will be described.
【0016】P型シリコン基板1表面には、それぞれX
方向に平行に、複数の帯状のPウェル2および複数の帯
状のNウェル(図示せず)が設けられている。これらの
Pウェル2表面およびNウェル表面には、それぞれX方
向に平行に矩形の複数の第1の素子形成領域3aおよび
矩形の複数の第2の素子形成領域3bが設けられてい
る。さらに、これらの素子形成領域3aと素子形成領域
3bとは、X方向に直交するY方向に平行に,交互に配
置されている。素子形成領域3aおよび素子形成領域3
b設けられていないP型シリコン基板1表面には、フィ
ールド酸化膜3が設けられている。Pウェル2表面およ
びNウェル表面は、第1のゲート絶縁膜であるゲート酸
化膜4により覆われている。第1のゲート電極であり,
N+ 型の多結晶シリコン膜からなるゲート電極5a,5
bは、ゲート酸化膜4を介して、それぞれ一対の素子形
成領域3a上および素子形成領域3b上を横断してい
る。これらゲート電極5a,5bにより分断されて、素
子形成領域3a表面および素子形成領域3b表面にはそ
れぞれN+ 型拡散層6a,6bおよびP+ 型拡散層7
a,7b,7cが設けられている。X is formed on the surface of the P-type silicon substrate 1.
A plurality of strip-shaped P wells 2 and a plurality of strip-shaped N wells (not shown) are provided parallel to the direction. A plurality of rectangular first element forming regions 3a and a plurality of rectangular second element forming regions 3b are provided on the surface of the P well 2 and the surface of the N well, respectively, in parallel to the X direction. Further, the element forming regions 3a and the element forming regions 3b are arranged alternately in parallel to the Y direction orthogonal to the X direction. Element forming region 3a and element forming region 3
A field oxide film 3 is provided on the surface of the P-type silicon substrate 1 not provided with b. The surface of the P well 2 and the surface of the N well are covered with a gate oxide film 4 which is a first gate insulating film. Is the first gate electrode,
Gate electrodes 5a, 5 made of N + type polycrystalline silicon film
b crosses over the pair of element forming regions 3a and 3b through the gate oxide film 4, respectively. Divided by these gate electrodes 5a and 5b, N + type diffusion layers 6a and 6b and P + type diffusion layer 7 are formed on the surface of element formation region 3a and the surface of element formation region 3b, respectively.
a, 7b, 7c are provided.
【0017】次に、本実施例のクロスチェック・トラン
ジスタとなるTFTについて説明する。Next, the TFT which serves as the cross-check transistor of this embodiment will be described.
【0018】それぞれの基本セルには1つずつこのTF
Tが接続されている。このTFTは、ゲート電極5a,
5bと同一層の多結晶シリコン膜9と、第2のゲート絶
縁膜であるゲート酸化膜4Aと、第2のゲート電極であ
るゲート電極10aとからなる。この多結晶シリコン膜
9は、第1のソース・ドレイン領域であるN+ 型ソース
・ドレイン領域9aa,第2のソース・ドレイン領域で
あるN+ 型ソース・ドレイン領域9ab,およびN+ 型
ソース・ドレイン領域9aaとN+ 型ソース・ドレイン
領域9abとを接続するP型のチャネル領域9bとから
なる。このN+型ソース・ドレイン領域9aaは、ゲー
ト酸化膜4に設けられたダイレクト・コンタクト孔8を
介して、N+ 型拡散層6aに直接に接続されている。こ
のN+ 型ソース・ドレイン領域9abは、層間絶縁膜1
1に設けられたコンタクト孔12aを介して、クロスチ
ェック出力配線13fの1つに接続されている。クロス
チェック出力配線13fは、X方向に平行に設けられて
いる。上記ゲート酸化膜4Aは、上記チャネル領域9c
表面(上面および側面)を覆っている。上記ゲート電極
10aは、ゲート酸化膜4Aを介して、チャネル領域9
c上を覆っている。このゲート電極10aは、1つのク
ロスチェック入力配線10bの一部が転用されて設けら
れている。クロスチェック入力配線10bは、上記基本
セルのX方向の空隙部において,Y方向に平行に設けら
れている。このクロスチェック入力配線10bは、第2
層のN+ 型の多結晶シリコン膜からなる。One TF is provided for each basic cell.
T is connected. This TFT has a gate electrode 5a,
5b, a polycrystalline silicon film 9 in the same layer, a gate oxide film 4A which is a second gate insulating film, and a gate electrode 10a which is a second gate electrode. The polycrystalline silicon film 9, first a source-drain region N + -type source and drain regions 9aa, second source-drain region and a N + -type source and drain regions 9ab, and N + -type source It is composed of a P-type channel region 9b connecting the drain region 9aa and the N + -type source / drain region 9ab. The N + type source / drain region 9aa is directly connected to the N + type diffusion layer 6a through the direct contact hole 8 formed in the gate oxide film 4. The N + type source / drain region 9ab is formed by the interlayer insulating film 1.
It is connected to one of the cross check output wirings 13f through the contact hole 12a provided in No. 1. The cross check output wiring 13f is provided in parallel with the X direction. The gate oxide film 4A is formed on the channel region 9c.
Covers the surface (top and side). The gate electrode 10a has the channel region 9 via the gate oxide film 4A.
c is covered. The gate electrode 10a is provided by diverting a part of one cross check input wiring 10b. The cross check input wiring 10b is provided in parallel with the Y direction in the void portion of the basic cell in the X direction. The cross check input wiring 10b is the second
The layer is made of an N + type polycrystalline silicon film.
【0019】次に、上記基本セルを配線して得られた本
実施例の基本ゲートについて説明する。Next, the basic gate of this embodiment obtained by wiring the above basic cell will be described.
【0020】層間絶縁膜11に設けられたコンタクト孔
12を介して、入力配線13a,13bはそれぞれゲー
ト電極5a,5bに接続され、電源配線13cはP+ 型
拡散層7bに接続され、接地配線13dはN+ 型拡散層
6bに接続され、出力配線13eはN+ 型拡散層6aお
よびP+ 型拡散層7aに接続され、本実施例による2入
力NORゲートが得られる。この場合、N+ 型拡散層6
aおよびN+ 型拡散層6bはそれぞれこの基本セルを構
成するNチャネルMOSトランジスタのドレイン領域お
よびソース領域となり、P+ 型拡散層7aおよびP+ 型
拡散層7bはそれぞれこの基本セルを構成するPチャネ
ルMOSトランジスタのドレイン領域およびソース領域
となる。上記入力配線13a,13b,電源配線13
c,接地配線13d,出力配線13eおよびクロスチェ
ック出力配線13fは、同一層の金属膜からなる。The input wirings 13a and 13b are connected to the gate electrodes 5a and 5b, respectively, and the power supply wiring 13c is connected to the P + type diffusion layer 7b through the contact hole 12 provided in the interlayer insulating film 11, and the ground wiring. 13d is connected to the N + type diffusion layer 6b, the output wiring 13e is connected to the N + type diffusion layer 6a and the P + type diffusion layer 7a, and the two-input NOR gate according to the present embodiment is obtained. In this case, the N + type diffusion layer 6
The a and N + type diffusion layers 6b serve as the drain region and the source region of the N channel MOS transistor constituting this basic cell, respectively, and the P + type diffusion layer 7a and P + type diffusion layer 7b respectively form the P region constituting this basic cell. It becomes the drain region and the source region of the channel MOS transistor. The input wirings 13a and 13b, the power supply wiring 13
The c, the ground wiring 13d, the output wiring 13e and the cross check output wiring 13f are made of the same metal film.
【0021】上記一実施例の基本ゲートの出力電位を検
出は、以下のように行なわれる。The detection of the output potential of the basic gate in the above embodiment is performed as follows.
【0022】他の列の基本ゲートに属するクロスチェッ
ク入力配線10bおよび他の行の基本ゲートに属するク
ロスチェック出力配線13fをそれぞれ接地電位に印加
しておき、所望の(基本ゲートの出力端に接続する)T
FTのゲート電極10aに接続されたクロスチェック入
力配線10bに正電位を印加してこのTFTをオン状態
にし、このときのN+ 型拡散層6aの電位をクロスチェ
ック出力配線13fにより検出する。このような動作を
(マトリックク的に)繰り返して行なうことにより、全
ての基本ゲートの出力電位の検出が行なえることにな
り、ゲートアレイが大規模化しても、その細部における
論理検証を行なうことが可能となる。The cross-check input wiring 10b belonging to the basic gates in the other columns and the cross-check output wiring 13f belonging to the basic gates in the other rows are respectively applied to the ground potential, and the desired (connecting to the output end of the basic gate is connected. Yes) T
A positive potential is applied to the cross check input wiring 10b connected to the gate electrode 10a of the FT to turn on the TFT, and the potential of the N + type diffusion layer 6a at this time is detected by the cross check output wiring 13f. By repeating such an operation (in a matrix manner), the output potentials of all the basic gates can be detected, and even if the gate array becomes large in scale, it is possible to perform logic verification in detail. It will be possible.
【0023】上記一実施例では、上述したように、クロ
スチェック・トランジスタがTFTからなるため、図4
に示しなようにクロスチェック・トランジスタを設ける
ために第1の素子形成領域を局部的に突出させる必要が
無くなる。すなわち、本実施例ではクロスチェック・ト
ランジスタを設けても、(出力端となる)NチャネルM
OSトランジスタのドレイン領域の面積の増大は不要と
なり、ゲートアレイに要求される重要な性能である動作
速度の低下は回避することができる。In the above-described embodiment, as described above, since the cross-check transistor is composed of the TFT,
It is not necessary to locally project the first element formation region to provide the cross check transistor as shown in FIG. That is, in this embodiment, even if the cross check transistor is provided, the N channel M (which becomes the output end) is
It is not necessary to increase the area of the drain region of the OS transistor, and it is possible to avoid the decrease in operating speed, which is an important performance required for the gate array.
【0024】次に、上記一実施例の基本ゲートとTFT
との形成までの製造方法の要点を説明する。Next, the basic gate and TFT of the above embodiment
The main points of the manufacturing method up to the formation of are explained.
【0025】まず、P型シリコン基板1表面にPウェル
2とNウェルとが形成された後、フィールド酸化膜3が
形成される。このフィールド酸化膜3の形成により、素
子分離領域3a,3bも形成される。素子分離領域3
a,3b表面には、熱酸化によるゲート酸化膜4が形成
される。所定部分のゲート酸化膜がエッチングされてダ
イレクト・コンタクト孔8が形成される。全面に低濃度
のP型の多結晶シリコン膜が形成され、TFTのチャネ
ル領域の形成予定領域を内包するフォトレジスト膜をマ
スクにしたイオン注入により、この内包領域以外の多結
晶シリコン膜がN+ 型になる。この多結晶シリコン膜が
パターニングされ、ゲート電極5a,5b,多結晶シリ
コン膜9が形成される。First, after the P well 2 and the N well are formed on the surface of the P type silicon substrate 1, the field oxide film 3 is formed. By forming the field oxide film 3, the element isolation regions 3a and 3b are also formed. Element isolation region 3
A gate oxide film 4 is formed on the surfaces of a and 3b by thermal oxidation. A direct contact hole 8 is formed by etching a predetermined portion of the gate oxide film. A low-concentration P-type polycrystalline silicon film is formed on the entire surface, and the polycrystalline silicon film other than the internal region is N + by ion implantation using the photoresist film that encloses the area where the TFT channel region is to be formed as a mask. Become a mold. This polycrystalline silicon film is patterned to form the gate electrodes 5a, 5b and the polycrystalline silicon film 9.
【0026】続いて、熱酸化によりゲート酸化膜4Aが
形成される。この段階でのゲート酸化膜4Aは、露出し
たゲート酸化膜4の表面上,露出したゲート電極5a,
5bおよび多結晶シリコン膜9の表面に形成されてい
る。次に、全面に第2層のN+型の多結晶シリコン膜が
形成され、この多結晶シリコン膜が異方性エッチングに
よりパターニングされてゲート電極10aおよびクロス
チェック入力配線10bが形成される。Subsequently, the gate oxide film 4A is formed by thermal oxidation. At this stage, the gate oxide film 4A is formed on the exposed surface of the gate oxide film 4, the exposed gate electrode 5a,
5b and the surface of the polycrystalline silicon film 9. Next, a second-layer N + -type polycrystalline silicon film is formed on the entire surface, and this polycrystalline silicon film is patterned by anisotropic etching to form the gate electrode 10a and the cross check input wiring 10b.
【0027】その後、N型不純物とP型不純物とのイオ
ン注入がそれぞれ選択的に行なわれ、素子分離領域3a
表面と素子分離領域3b表面とには、それぞれN+ 型拡
散層6a,6bとP+ 型拡散層7a,7b,7cとが形
成される。これらのイオン注入では、ゲート電極5a,
5bおよびクロスチェック入力配線10bもマスクとし
て機能するため、このN型不純物のイオン注入により、
多結晶シリコン膜9ではN+ 型ソース・ドレイン領域9
aa,9abが形成され,P型のチャネル領域9bが画
定される。After that, ion implantation of N-type impurities and P-type impurities is selectively performed, and the element isolation regions 3a are formed.
N + type diffusion layers 6a, 6b and P + type diffusion layers 7a, 7b, 7c are formed on the surface and the surface of the element isolation region 3b, respectively. In these ion implantations, the gate electrodes 5a,
Since 5b and the cross check input wiring 10b also function as a mask, this N-type impurity ion implantation allows
In the polycrystalline silicon film 9, the N + type source / drain region 9 is formed.
aa and 9ab are formed, and a P-type channel region 9b is defined.
【0028】なお、第2のゲート電極であるゲート電極
10a(およびクロスチェック入力配線10b)はN+
型の多結晶シリコン膜に限定する必要はなく、シリサイ
ド膜あるいはポリサイド膜により形成してもよい。ま
た、第2のゲート絶縁膜もゲート酸化膜4Aである必要
はなく、例えばCVD法によるシリコン窒化膜から形成
してもよい。The gate electrode 10a (and the cross check input wiring 10b) which is the second gate electrode is N +
It is not necessary to limit the type to a polycrystalline silicon film, and a silicide film or a polycide film may be used. Further, the second gate insulating film does not have to be the gate oxide film 4A, and may be formed of, for example, a silicon nitride film by the CVD method.
【0029】上記一実施例におけるダイレクト・コンタ
クト孔8を設ける位置の特定について説明する。Identification of the position where the direct contact hole 8 is provided in the above embodiment will be described.
【0030】本実施例でのダイレクト・コンタクト孔8
は、図1に示したように、ゲート電極5bの右側の素子
分離領域3aの境界線を含む部分に設けられている。
(クロスチェック入力配線10bおよび)ダイレクト・
コンタクト孔8は、ゲート電極5aの左側の素子分離領
域3aの境界線を含む部分に設てもよい。すなわち、ダ
イレクト・コンタクト孔は、第1のゲート電極に平行な
第1の素子分離領域の境界線を含む部分に設けることが
好ましい。Direct contact hole 8 in this embodiment
Is provided in a portion including the boundary line of the element isolation region 3a on the right side of the gate electrode 5b, as shown in FIG.
Direct (cross check input wiring 10b)
The contact hole 8 may be provided in a portion including the boundary line of the element isolation region 3a on the left side of the gate electrode 5a. That is, the direct contact hole is preferably provided in a portion including the boundary line of the first element isolation region parallel to the first gate electrode.
【0031】基本ゲートがNOR系のみであるならばゲ
ート電極5aとゲート電極5bとの間の素子分離領域3
aの境界線を含む部分に設てもよいが、このような位置
にダイレクト・コンタクト孔8を設けるとNAND系の
基本ゲートの出力電位の検出が極めて困難になる。If the basic gate is only NOR type, the element isolation region 3 between the gate electrode 5a and the gate electrode 5b is formed.
Although it may be provided at a portion including the boundary line of a, if the direct contact hole 8 is provided at such a position, it becomes extremely difficult to detect the output potential of the basic NAND gate.
【0032】BiCMOSからなるゲートアレイを想定
しないならば、(NチャネルMOSトランジスタのドレ
イン領域である)N+ 型拡散層6aと(PチャネルMO
Sトランジスタのドレイン領域である)P+ 型拡散層7
aとが直接に接続されてこれが基本ゲートの出力端とな
るため、このダイレクト・コンタクト孔8は、ゲート電
極5aの左側の素子分離領域3bの境界線を含む部分,
もしくはゲート電極5bの右側の素子分離領域3bの境
界線を含む部分に設けてもさしつかえない。BiCOS
からなるゲートアレイを想定すると、バイポーラトラン
ジスタを介してP+ 型拡散層7aと接続されたN+ 型拡
散層6aが出力端となるため、素子分離領域3bの境界
線を含む部分にダイレクト・コンタクト孔8を設けると
いうことは好ましくない。Unless a gate array composed of BiCMOS is assumed, the N + type diffusion layer 6a (which is the drain region of the N channel MOS transistor) and the (P channel MO) are formed.
The drain region of the S transistor) P + type diffusion layer 7
Since a is directly connected to a and serves as the output end of the basic gate, the direct contact hole 8 has a portion including the boundary line of the element isolation region 3b on the left side of the gate electrode 5a,
Alternatively, it may be provided in a portion including the boundary line of the element isolation region 3b on the right side of the gate electrode 5b. BiCOS
Assuming a gate array consisting of, the N + type diffusion layer 6a connected to the P + type diffusion layer 7a via the bipolar transistor serves as an output end, so that the portion including the boundary line of the element isolation region 3b is directly contacted. Providing the holes 8 is not preferable.
【0033】なお、上記一実施例におけるTFTはトッ
プゲート型であるが、これに限定されるものではなく、
本発明におけるクロスチェック・トランジスタはボトム
ゲート型のTFTであってもよい。このような場合に
も、上記一実施例と同じ効果がある。Although the TFT in the above embodiment is of a top gate type, it is not limited to this.
The cross-check transistor in the present invention may be a bottom gate type TFT. Even in such a case, the same effect as that of the above-described embodiment can be obtained.
【0034】このようなボトムゲート型のTFTの形成
までの概略を説明する。An outline up to the formation of such a bottom gate type TFT will be described.
【0035】まず、半導体基板表面にPウェル,Nウェ
ルが形成され、フィールド酸化膜,第1の素子形成領域
および第2の素子形成領域が形成された後、これらの素
子形成領域表面を覆う第1のゲート絶縁膜が形成され
る。次に、全面に第1の導電体膜が形成される。第1の
導電体膜は、N+ 型多結晶シリコン膜,シリサイド膜も
しくはポリサイド膜である。次に、この第1の導電体膜
がパターニングされて、第1のゲート電極およびクロス
チェック入力配線が形成される。First, a P well and an N well are formed on the surface of a semiconductor substrate, a field oxide film, a first element forming region and a second element forming region are formed, and then a surface covering these element forming regions is formed. 1 gate insulating film is formed. Next, a first conductor film is formed on the entire surface. The first conductor film is an N + type polycrystalline silicon film, a silicide film or a polycide film. Next, the first conductor film is patterned to form the first gate electrode and the cross check input wiring.
【0036】続いて、少なくとも第1のゲート電極およ
びクロスチェック入力配線の表面(上面並びに側面)を
覆う第2のゲート絶縁膜が形成される。第1の導電体膜
がN+ 型多結晶シリコン膜である場合には第2のゲート
絶縁膜は熱酸化膜を採用することができるが、第1の導
電体膜がシリサイド膜もしくはポリサイド膜の場合には
第2のゲート絶縁膜はCVD法等による絶縁膜である。
続いて、第1のゲート電極に平行な第1の素子分離領域
の境界線を含む部分の(第2の絶縁膜および)第1の絶
縁膜が除去されて、ダイレクト・コンタクト孔が形成さ
れる。次に、全面に低濃度のP型の多結晶シリコン膜が
形成,パターニングされ、TFTのソース・ドレイン領
域とチャネル領域とが形成される領域のみにこの多結晶
シリコン膜が残置される。Then, a second gate insulating film is formed to cover at least the surfaces (top surface and side surfaces) of the first gate electrode and the cross check input wiring. When the first conductor film is an N + -type polycrystalline silicon film, a thermal oxide film can be used as the second gate insulating film, but the first conductor film is a silicide film or a polycide film. In some cases, the second gate insulating film is an insulating film formed by the CVD method or the like.
Subsequently, the portion of the first insulating film (and the second insulating film) including the boundary line of the first element isolation region parallel to the first gate electrode is removed to form a direct contact hole. . Next, a low concentration P-type polycrystalline silicon film is formed and patterned on the entire surface, and the polycrystalline silicon film is left only in the regions where the source / drain regions and the channel regions of the TFT are formed.
【0037】その後、第2の素子形成領域に開口部を有
するフォトレジスト膜をマスクにしたイオン注入によ
り、P+ 型拡散層が形成される。さらに、第2の素子形
成領域とTFTのチャネル領域が形成される領域とを覆
うフォトレジスト膜をマスクにしたイオン注入により、
N+ 型拡散層およびボトムゲート型のTFTが形成され
る。After that, a P + type diffusion layer is formed by ion implantation using a photoresist film having an opening in the second element formation region as a mask. Furthermore, by ion implantation using a photoresist film as a mask, which covers the second element formation region and the region where the TFT channel region is formed,
An N + type diffusion layer and a bottom gate type TFT are formed.
【0038】[0038]
【発明の効果】以上説明したように本発明の半導体集積
回路装置は、論理検証用のクロスチェック・トランジス
タがTFTから構成されることから基本セルの拡散層の
面積を増大させることは不要となり、拡散層の寄生容量
の増加が抑止されるため、動作速度の低減が阻止でき
る。As described above, in the semiconductor integrated circuit device of the present invention, since the cross-check transistor for logic verification is composed of TFT, it is not necessary to increase the area of the diffusion layer of the basic cell, Since the increase of the parasitic capacitance of the diffusion layer is suppressed, the reduction of the operating speed can be prevented.
【図1】本発明の一実施例の平面図である。FIG. 1 is a plan view of an embodiment of the present invention.
【図2】上記一実施例の断面図であり、図1のXX線で
の断面図である。FIG. 2 is a cross-sectional view of the above-described embodiment, which is a cross-sectional view taken along line XX of FIG.
【図3】一般的なCOMゲートアレイの基本セルの平面
図である。FIG. 3 is a plan view of a basic cell of a general COM gate array.
【図4】従来の論理検証機能を有した2入力NORゲー
トの平面図である。FIG. 4 is a plan view of a 2-input NOR gate having a conventional logic verification function.
1 P型シリコン基板 2 Pウェル 3 フィールド酸化膜 3a,3aa,3ab,3b 素子形成領域 4,4A ゲート酸化膜 5a,5b,5ca,10a ゲート電極 5cb,10b クロスチェック入力配線 6a,6b,16,16a,16b,16c N+ 型
拡散層 7a,7b,7c,17,17a,17b,17c
P+ 拡散層 8 ダイレクト・コンタクト孔 9 多結晶シリコン膜 9aa,9ab N+ 型ソース・ドレイン領域 9b チャネル領域 11 層間絶縁膜 12,12a,22,22a コンタクト孔 13a,13b,23a,23b 入力配線 13c,23c 電源配線 13d,23d 接地配線 13e,23e 出力配線 13f,23f クロスチェック出力配線DESCRIPTION OF SYMBOLS 1 P type silicon substrate 2 P well 3 Field oxide film 3a, 3aa, 3ab, 3b Element formation region 4, 4A Gate oxide film 5a, 5b, 5ca, 10a Gate electrode 5cb, 10b Cross check input wiring 6a, 6b, 16, 16a, 16b, 16c N + type diffusion layers 7a, 7b, 7c, 17, 17a, 17b, 17c
P + diffusion layer 8 Direct contact hole 9 Polycrystalline silicon film 9aa, 9ab N + type source / drain region 9b Channel region 11 Interlayer insulating film 12, 12a, 22, 22a Contact hole 13a, 13b, 23a, 23b Input wiring 13c , 23c Power supply wiring 13d, 23d Ground wiring 13e, 23e Output wiring 13f, 23f Cross check output wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 9056−4M H01L 29/78 311 C ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication location H01L 29/786 9056-4M H01L 29/78 311 C
Claims (4)
に配置され,X方向に直交するY方向に平行に交互に配
置された第1の素子形成領域および第2の素子形成領域
と、対をなす該第1の素子形成領域および該第2の素子
形成領域をそれぞれY方向に平行に第1のゲート絶縁膜
を介して横断し,それぞれの該対にたいしてそれぞれ少
なくとも1つずつ設けられた第1のゲート電極と、該第
1のゲート電極により分断された該第1の素子形成領域
および該第2の素子形成領域にそれぞれに設けられたN
+ 型拡散層およびP+ 型拡散層とからなる複数の基本セ
ルを有し、 それぞれの前記基本セルの1つの前記N+ 型拡散層に直
接に接続された第1のソース・ドレイン領域,それぞれ
X方向に平行に設けられたクロスチェック出力配線に接
続された第2のソース・ドレイン領域,および該第1の
ソース・ドレイン領域と該第2のソース・ドレイン領域
とを接続するチャネル領域とが設けられた多結晶シリコ
ン膜と、第2のゲート絶縁膜を介して該チャネル領域表
面に対向し,該基本セルのX方向の空隙部にそれぞれY
方向に平行に設けられたクロスチェック入力配線に接続
された第2のゲート電極とからなるクロスチェック用の
薄膜トランジスタを有し、 少なくとを1つの前記基本セルが電源配線,入力配線,
前記薄膜トランジスタに接続された前記N+ 型拡散層の
1つに接続される出力配線,および前記薄膜トランジス
タに接続されない該N+ 型拡散層の少なくとも1つに接
続される接地配線により接続されてなる基本ゲートを有
することを特徴とする半導体集積回路装置。1. A pair of first element formation regions and second element formation regions, which are arranged parallel to the X direction on the surface of the semiconductor substrate and are alternately arranged parallel to the Y direction orthogonal to the X direction, are formed. The first element formation region and the second element formation region formed are crossed in parallel with each other in the Y direction through the first gate insulating film, and at least one pair is provided for each pair. Of the gate electrode, and N provided in each of the first element formation region and the second element formation region divided by the first gate electrode.
First source / drain regions each having a plurality of basic cells composed of a + type diffusion layer and a P + type diffusion layer, and being directly connected to one of the N + type diffusion layers of the respective basic cells, respectively. A second source / drain region connected to the cross check output wiring provided in parallel with the X direction, and a channel region connecting the first source / drain region and the second source / drain region. The polycrystalline silicon film provided is opposed to the surface of the channel region through the second gate insulating film, and Y is provided in each of the voids in the X direction of the basic cell.
A thin-film transistor for cross-check consisting of a second gate electrode connected to a cross-check input wiring provided in parallel to the direction, and at least one of the basic cells includes a power supply wiring, an input wiring,
A basic structure connected by an output wiring connected to one of the N + type diffusion layers connected to the thin film transistor and a ground wiring connected to at least one of the N + type diffusion layers not connected to the thin film transistor A semiconductor integrated circuit device having a gate.
の薄膜トランジスタであり、前記第1のゲート電極が該
薄膜トランジスタを構成する前記多結晶シリコン膜と同
一層の多結晶シリコン膜からなることを特徴とする請求
項1記載の半導体集積回路装置。2. The thin film transistor is a top-gate thin film transistor, and the first gate electrode is made of a polycrystalline silicon film in the same layer as the polycrystalline silicon film forming the thin film transistor. 1. The semiconductor integrated circuit device according to 1.
もしくはポリサイド膜からなることを特徴とする請求項
2記載の半導体集積回路装置。3. The second gate electrode is a silicide film,
Alternatively, the semiconductor integrated circuit device according to claim 2, comprising a polycide film.
の薄膜トランジスタであり、前記第1のゲート電極が前
記クロスチェック入力配線と同一層の導電体膜からなる
ことを特徴とする請求項1記載の半導体集積回路装置。4. The semiconductor integrated circuit according to claim 1, wherein the thin film transistor is a bottom gate type thin film transistor, and the first gate electrode is made of a conductor film in the same layer as the cross check input wiring. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5275340A JP2701707B2 (en) | 1993-11-04 | 1993-11-04 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5275340A JP2701707B2 (en) | 1993-11-04 | 1993-11-04 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07130971A true JPH07130971A (en) | 1995-05-19 |
JP2701707B2 JP2701707B2 (en) | 1998-01-21 |
Family
ID=17554112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5275340A Expired - Lifetime JP2701707B2 (en) | 1993-11-04 | 1993-11-04 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2701707B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003121812A (en) * | 2001-10-11 | 2003-04-23 | Semiconductor Energy Lab Co Ltd | Method for designing and manufacturing semiconductor display device, and semiconductor display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59159564A (en) * | 1983-03-02 | 1984-09-10 | Sony Corp | Solid-state photo-electric conversion device |
JPH01128443A (en) * | 1987-11-12 | 1989-05-22 | Fujitsu Ltd | Semiconductor integrated circuit of master slice layout |
JPH02170468A (en) * | 1988-12-22 | 1990-07-02 | Nec Corp | Gate array circuit |
JPH0317614A (en) * | 1989-06-15 | 1991-01-25 | Sharp Corp | Production of active matrix display device |
-
1993
- 1993-11-04 JP JP5275340A patent/JP2701707B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59159564A (en) * | 1983-03-02 | 1984-09-10 | Sony Corp | Solid-state photo-electric conversion device |
JPH01128443A (en) * | 1987-11-12 | 1989-05-22 | Fujitsu Ltd | Semiconductor integrated circuit of master slice layout |
JPH02170468A (en) * | 1988-12-22 | 1990-07-02 | Nec Corp | Gate array circuit |
JPH0317614A (en) * | 1989-06-15 | 1991-01-25 | Sharp Corp | Production of active matrix display device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003121812A (en) * | 2001-10-11 | 2003-04-23 | Semiconductor Energy Lab Co Ltd | Method for designing and manufacturing semiconductor display device, and semiconductor display device |
US6946330B2 (en) | 2001-10-11 | 2005-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Designing method and manufacturing method for semiconductor display device |
US7498206B2 (en) | 2001-10-11 | 2009-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Order receiving process for manufacturing a semiconductor display device |
Also Published As
Publication number | Publication date |
---|---|
JP2701707B2 (en) | 1998-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5410161A (en) | Semiconductor device equipped with characteristic checking element | |
US20010011734A1 (en) | Semiconductor device having a library of standard cells and method of designing the same | |
US6180996B1 (en) | Semiconductor device comprising a polydiode element | |
US4145701A (en) | Semiconductor device | |
US20020074564A1 (en) | Gate length control for semiconductor chip design | |
JPS58139446A (en) | Semiconductor integrated circuit device | |
KR100269494B1 (en) | Small semiconductor device using soi cmos technology | |
JP2701707B2 (en) | Semiconductor integrated circuit device | |
JP3363750B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH08172135A (en) | Manufacture of semiconductor device and semiconductor integrated circuit device | |
JPS5851557A (en) | Large scale integrated circuit device | |
JPH04356929A (en) | Semiconductor device | |
US6064089A (en) | Semiconductor device | |
EP0382415A2 (en) | Semiconductor integrated circuit devices | |
EP0391420B1 (en) | Radiation resistant semiconductor structure | |
JPS61144846A (en) | Large scale integrated circuit device | |
JPH08167655A (en) | Semiconductor integrated circuit device and its manufacture | |
JPS6135535A (en) | Master slice ic device | |
JP2921266B2 (en) | Complementary MOS integrated circuit device | |
JPH08186176A (en) | Semiconductor integrated circuit device | |
JPS59181028A (en) | Semiconductor integrated circuit device | |
JPH06326274A (en) | Semiconductor memory and its manufacture | |
JPH05304264A (en) | Manufacture of semiconductor integrated circuit device | |
JPH05267596A (en) | Mis integrated circuit device | |
JPH08321561A (en) | Semiconductor memory and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |