JPH07129515A - 電子機器 - Google Patents

電子機器

Info

Publication number
JPH07129515A
JPH07129515A JP27150793A JP27150793A JPH07129515A JP H07129515 A JPH07129515 A JP H07129515A JP 27150793 A JP27150793 A JP 27150793A JP 27150793 A JP27150793 A JP 27150793A JP H07129515 A JPH07129515 A JP H07129515A
Authority
JP
Japan
Prior art keywords
calculation
interrupt
key
interruption
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27150793A
Other languages
English (en)
Inventor
Shinichi Nishiguchi
真一 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27150793A priority Critical patent/JPH07129515A/ja
Publication of JPH07129515A publication Critical patent/JPH07129515A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】電卓又は電卓機能を備える電子機器で計算手順
を考える必要のある計算を前から順に計算することを可
能にする。 【構成】通常の計算状態を退避し、割込計算を指示する
割込キーと、前記割込計算の解除を指示する割込解除キ
ーと、割込計算の計算結果を記憶する割込記憶手段と、
前記割込記憶手段に記憶された割込計算の計算結果を呼
び出す呼出キーとを備える。割込キーを操作して割込計
算状態とし、割込計算を行って、その計算結果を割込記
憶手段に記憶し、割込解除キーを操作して割込計算処理
を解除する。そして、通常の計算状態において、呼び出
しキーを操作して割込計算結果を呼び出して割込計算結
果を利用して計算を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電卓及び電卓機能を有
する電子機器に関するものである。
【0002】
【従来の技術】従来の電卓や電卓機能を有する電子機器
で、例えば“(4+6)/(3+2)”のような計算を
行なう場合の操作手順と表示例を図10に示す。上記計
算は説明のため簡単な数値を使用しているので暗算でき
るような計算だが、普通は図10に示すように予めメモ
リ計算を使用して、ある程度計算しておかなければなら
ない。このときメモリ計算を行う部分を考えてから計算
し始める必要がある。
【0003】
【発明が解決しようとする課題】普通の電卓では少し複
雑な計算になると、どの部分から計算して、メモリ等を
どのように使用するか等の計算手順を考える必要があ
り、記されている又は考えている計算式を前から順に計
算していけない場合がよくある。また、メモリだけでは
計算できず、紙に途中の計算結果を書き移しておかなけ
ればならない場合もある。計算手順を考えたり、紙に途
中の計算結果を書き移していると時間がかかってしま
い、また計算順序を入れ換えると計算忘れ等の計算ミス
をする事がある。
【0004】そこで、特開平5−120235号公報に
記載された発明では、第1の入力手段にて入力された演
算及び演算結果を表示する第1の表示手段と、第2の入
力手段にて入力された演算及び演算結果を表示する第2
の表示手段と、更に第1の表示手段及び第2の表示手段
に表示された数値間の演算を指示する第3の入力手段と
を備え、複雑な演算を可能とする電子機器であるが、こ
れは1つの装置に電卓を2つ備えたようなもので、通常
の電卓よりも2倍以上のキー数の増加となり又、表示部
を2つ設ける必要があるので装置自体が大きくなってし
まいコストアップにつながるといった問題がある。
【0005】
【課題を解決するための手段】本発明は、上記課題の解
決を目的としてなされたもので、請求項1記載の発明で
は、数値及び演算子を入力する入力手段と、前記入力手
段にて入力された数値を入力された演算子に従って計算
する計算手段と、前記入力手段にて入力された数値及び
演算子と前記計算手段による計算結果とを記憶する記憶
手段と、前記入力手段にて入力された数値及び演算子と
前記計算手段による計算結果とを表示する表示手段とを
有する電子機器において、通常の計算状態を退避し、割
込計算を指示する割込キーと、前記割込計算の解除を指
示する割込解除キーと、割込計算の計算結果を記憶する
割込記憶手段と、前記割込記憶手段に記憶された割込計
算の計算結果を呼び出す呼出キーとを備えるものであ
る。
【0006】
【作用】本発明では、割込キーを操作して割込計算状態
とし、割込計算を行って、その計算結果を割込記憶手段
に記憶し、割込解除キーを操作して割込計算処理を解除
する。そして、通常の計算状態において、呼び出しキー
を操作して割込計算結果を呼び出して割込計算結果を利
用して計算を行うものである。
【0007】
【実施例】図1は本発明の電子機器の正面図であり、図
2は本発明のブロック図である。図3〜図6は本発明に
よる計算の一例を示す図であり、図7は本発明のフロー
チャート図である。図8は本発明の[割込]キーを操作
したときのフローチャート図であり、図9は本発明の
[割込解除]キーを操作したときのフローチャート図で
ある。以下、図をもとに本発明を詳細に説明する。
【0008】図1において、表示部1は8桁の日文字表
示部の他に左端に区切られた1桁の日文字表示部を備
え、8桁の日文字表示部に入力数値及び計算結果を表示
し、1桁の日文字表示部に割込回数を表示する。キー入
力部2は数値キーや四則演算キー等の他に本発明に特有
の[割込]キー及び[割込解除]キー2aを備える。
【0009】図2において、本発明の電子機器は、電子
機器の制御を行うCPU3と、通常の計算を行うための
「計算プログラム」と本発明を実現するための「割込プ
ログラム」とを持つ読み込み専用の記憶装置ROM4
と、通常の電卓計算に必要なXレジスタ、Yレジスタ、
メモリ、Ansメモリ、演算子記憶領域、状態記憶領域
と、本発明の実現に必要な割込時のレジスタ、演算子、
状態等を記憶しておくための領域である割込時情報記憶
領域、割込回数記憶領域などを持つ書き込み可能な記憶
装置RAM5と、表示を行う表示管6と、KEY7とか
ら構成される。
【0010】図3及び図4に第1の計算例“(2×3+
3×4)÷(2×6−4×8)”を示し、図5及び図6
に第2の計算例“5×4+(1+3)3+(1+3)2
(1+3)”を示す。
【0011】上記2つの例ともAnsメモリのある電卓
での例であり、Ansメモリに記憶された割込計算の結
果を[Ans]キーで呼び出しているが、Ansメモリ
を使わなくても本発明は実現できる。例えば、応用が効
きにくくなるが、割込解除した時点で割込計算の結果が
置数されるという方法でも良い。電卓には計算結果を自
動的に記憶するAnsメモリのある物があるが、この例
で使用しているAnsメモリはそれと同じ働きである。
Ansメモリを使用した方が、少し違うタイミングで次
の計算ができたり、全然関係の無い計算ができたりなど
応用が効く。
【0012】第1の計算例を、普通の電卓を用いて計算
をするならば、まず後ろのかっこ内の“2×6”の計算
結果を[M+]キーを押してメモリに記憶し、次に“4
×8”の計算結果を[M−]キーを押してメモリから減
じる。そして、その結果を紙に書き移しておいて、前の
かっこの中を同様に計算してから先ほど紙に書き移した
値で割算する。以上の操作を考え、行うのはかなり手間
であるが、本発明による計算手順は図3及び図4に示す
ようにすっきりしたものとなる。
【0013】順に説明すると、“(2×3+”までを計
算した時点(図3のa→b→c)で後ろの“3×4”を
計算するとなると、普通には計算できないので、[割
込]キーを押して割込計算を行える状態にする(図3の
d)。そして、“3×4”を求める(図3のe→f→
g)。このとき[=]キーを押して求まった結果はAn
sメモリに記憶される。[割込解除]キーを押して割込
解除を行うと、[割込]キーが押される前の状態に戻る
(図3のh)。ただし、メモリやAnsメモリは[割
込]キー、[割込解除]キーを押した時点でもクリアさ
れたり、復帰したりせず変化しない。“(2×3+”ま
でを計算した時点に戻っているので、先ほど割込で計算
した“3×4”の結果を[Ans]キーを押して呼び出
し(図3のi)、[÷]キーを押すと“(2×3+3×
4)÷”までが計算される。(図3のj)。
【0014】次に、後ろのかっこ内を計算しなければな
らないが、このままでは計算できないので、[割込]キ
ーを押して割込計算に移る(図4のk)。そして、前の
かっこ内を計算したのと同様に後ろのかっこ内を計算す
る(図4のl〜r)。後ろのかっこ内の計算を終えた
ら、割込解除してAnsメモリを呼び出し(図4の
s)、[=]キーを押せば、“(2×3+3×4)÷
(2×4−4×8)”の計算結果が求まる(図4の
t)。
【0015】第2の計算例はメモリを有効に使える場合
の例である。普通の電卓で第2の計算例を計算する場合
は、メモリに各項の合計を記憶しなければならないの
で、“1+3”を何度も計算しなければならない。
【0016】順に説明すると、(図5のa)で“5×4
+”までを計算している。次に[割込]キーを押して、
何回も出てくる“1+3”を計算し、メモリに記憶させ
る(図5のb〜d)。そしてメモリの値を使って“(1
+3)3”を計算する(図5のd〜i)。Ansメモリ
を呼び出し(図5のj)、[+]キーを押すと、“5×
4+(1+3)3+”までが計算される(図6のk)。
後は同様に“(1+3)2”を計算して加算し(図6の
l〜o)、最後にメモリを呼び出して、[=]キーを押
すと“5×4+(1+3)3+(1+3)2+(1+
3)”の計算結果が求まる(図6のp)。
【0017】図7のフローチャート図について説明す
る。S1においてキー入力を行い、S2でキーが[割
込]キーかを判断し、そうであればS9へ進み、図8で
説明する[割込]キーの処理を行った後、S7の画面表
示へ進む。[割込]キーでなければ、S3において[割
込解除]キーかを判断し、そうであればS8へ進み、図
9で説明する[割込解除]キーの処理を行った後、S7
の画面表示へ進む。[割込解除]キーでもなければ、S
4において[OFF]キーかを判断し、そうであればS
5へ進み、電源をOFFし、終了となる。上記以外のキ
ーは一般的な電卓が有するキーなので、S6では電卓の
通常の処理である置数(数値の入力)や演算、メモリ演
算等を行う。その後、S7において置数値や演算結果等
を画面表示してからS1に戻って再びキー入力を行う。
【0018】次に、図8のフローチャート図について説
明すると、S1においては[割込]キーが押された時点
のレジスタ、演算子、状態等の[割込解除]キーが押さ
れたときに復帰させれば計算が再開できるだけの情報
を、RAMの割込時情報記憶領域に保存する。次にS2
においてRAMの割込回数記憶領域に記憶されている割
込回数を+1にする。そして、S3においてレジスタ、
演算子、状態等をクリアすれば、割込計算となる。
【0019】図9のフローチャート図について説明する
と、[割込解除]キーが押されると、まずS1において
割込回数記憶領域に記憶されている割込回数が0かどう
かを判断する。割込回数が0であれば[割込解除]キー
がNOPなので、処理終了となる。1回以上であればS
2に進み、図8のS1で保存した情報を復帰させる。こ
れにより、[割込]キーが押される前の計算を再開でき
る。次にS3において割込回数領域の割込回数を−1し
て、割込計算終了となる。
【0020】
【発明の効果】本発明によれば、従来の電卓や電卓機能
を備える電子機器においては計算手順を考えたり、メモ
等を取ったりしなければ不可能であった計算を前から順
に計算していけるので、予め計算順序を考えなければな
らないという煩わしさが無くなり、また計算結果を紙に
書き移しながら計算するという事も無くなるので、計算
時間が短縮され、計算忘れなどの計算ミスも減少する。
【図面の簡単な説明】
【図1】本発明の電子機器の正面図である。
【図2】本発明のブロック図である。
【図3】本発明による計算の一例を示す図である。
【図4】本発明による計算の一例を示す図である。
【図5】本発明による計算の一例を示す図である。
【図6】本発明による計算の一例を示す図である。
【図7】本発明のフローチャート図である。
【図8】本発明の[割込]キーを操作したときのフロー
チャート図である。
【図9】本発明の[割込解除]キーを操作したときのフ
ローチャート図である。
【図10】従来の電子機器による計算の一例を示す図で
ある。
【符号の説明】
1 表示部 2 キー入力部 3 CPU 4 ROM 5 RAM 6 表示管 7 KEY

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 数値及び演算子を入力する入力手段と、
    前記入力手段にて入力された数値を入力された演算子に
    従って計算する計算手段と、前記入力手段にて入力され
    た数値及び演算子と前記計算手段による計算結果とを記
    憶する記憶手段と、前記入力手段にて入力された数値及
    び演算子と前記計算手段による計算結果とを表示する表
    示手段とを有する電子機器において、 通常の計算状態を退避し、割込計算を指示する割込キー
    と、 前記割込計算の解除を指示する割込解除キーと、 割込計算の計算結果を記憶する割込記憶手段と、 前記割込記憶手段に記憶された割込計算の計算結果を呼
    び出す呼出キーとを備えることを特徴とする電子機器。
JP27150793A 1993-10-29 1993-10-29 電子機器 Pending JPH07129515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27150793A JPH07129515A (ja) 1993-10-29 1993-10-29 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27150793A JPH07129515A (ja) 1993-10-29 1993-10-29 電子機器

Publications (1)

Publication Number Publication Date
JPH07129515A true JPH07129515A (ja) 1995-05-19

Family

ID=17501032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27150793A Pending JPH07129515A (ja) 1993-10-29 1993-10-29 電子機器

Country Status (1)

Country Link
JP (1) JPH07129515A (ja)

Similar Documents

Publication Publication Date Title
JPS59200375A (ja) 電子式キヤツシユレジスタ
JPH10254527A (ja) ロボットの教示装置
JPH07129515A (ja) 電子機器
JPH04250555A (ja) 電子計算機
JP2815261B2 (ja) 複素数計算機能付き電子機器
JPS6145550Y2 (ja)
JPH0540734A (ja) 直前入力値表示機能付き電子卓上計算機
JP3557479B2 (ja) 検算機能付き電子計算機
JP3557645B2 (ja) 電子計算機
JP2870570B2 (ja) 画面色彩変更方式
JP2526181Y2 (ja) 小型電子式計算機
JPH0720268A (ja) カレンダ情報表示装置
JPH01244502A (ja) Pcのプログラム表示方式
JP2989829B2 (ja) ベクトル処理方法
JPH035956Y2 (ja)
JPH02176849A (ja) 電子式卓上計算機
JPH04184612A (ja) キーボードのキーガイド表示方法
JPH11259428A (ja) 電子機器
JPS594345Y2 (ja) キヤシツシユレジスタ
JPH05224800A (ja) 自動入力システム
JPS61269765A (ja) グラフ表示機能を備えた小型電子式計算機
JPS5972571A (ja) 電子式キヤツシユレジスタ
JPH05120235A (ja) 電子機器
JPS6295603A (ja) プログラマブル・コントロ−ラ
JPH07110747A (ja) データ表示方法