JPH07122939A - Frequency multiplying/mixing circuit - Google Patents
Frequency multiplying/mixing circuitInfo
- Publication number
- JPH07122939A JPH07122939A JP26893693A JP26893693A JPH07122939A JP H07122939 A JPH07122939 A JP H07122939A JP 26893693 A JP26893693 A JP 26893693A JP 26893693 A JP26893693 A JP 26893693A JP H07122939 A JPH07122939 A JP H07122939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mixer circuit
- frequency
- emitter
- frequency multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は周波数逓倍・ミキサ回路
に関し、特に半導体集積回路上に形成される、低電圧動
作可能な周波数逓倍・ミキサ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency multiplication / mixer circuit, and more particularly to a frequency multiplication / mixer circuit formed on a semiconductor integrated circuit and capable of low voltage operation.
【０００２】[0002]
【従来の技術】従来の周波数逓倍・ミキサ回路として
は、先に本願出願人による図２９に示す特開平４−２５
３４０９号公報や図３１に示す特開平４−２４０９０４
号公報が開示されている。2. Description of the Related Art As a conventional frequency multiplication / mixer circuit, Japanese Patent Application Laid-Open No. 4-25 shown in FIG.
3409 and Japanese Patent Laid-Open No. 4-240904 shown in FIG.
Japanese patent publication is disclosed.
【０００３】図２９を参照すると、第１の従来例の周波
数逓倍・ミキサ回路は、エミッタ同士が共通接続される
２対の差動対トランジスタＱ１ｄとＱ２ｄ及びＱ３ｄと
Ｑ４ｄからなる２乗回路４１ｇを有する。２個のトラン
ジスタＱ０ａとＱ０ｂはそれぞれの差動対トランジスタ
の定電流源である。トランジスタＱ０ａとＱ０ｂのベー
スにはベース電圧ＶF に高周波信号ＶREが畳重されて印
加される。Referring to FIG. 29, the frequency multiplication / mixer circuit of the first conventional example includes a square circuit 41g including two pairs of differential pair transistors Q1d and Q2d and Q3d and Q4d whose emitters are commonly connected. Have. The two transistors Q0a and Q0b are constant current sources for the respective differential pair transistors. A high frequency signal V RE is superimposed on the base voltage V F and applied to the bases of the transistors Q0a and Q0b.
【０００４】図２９に示す周波数逓倍・ミキサ回路おい
て、その差動出力電流ΔＩOUT は、ａ，ｂ，ｃを定数と
して、下記の数式１で近似される。但し、ローカル周波
数信号の入力電圧をＶLOとする。In the frequency multiplication / mixer circuit shown in FIG. 29, the differential output current ΔI OUT is approximated by the following formula 1 with a, b and c as constants. However, the input voltage of the local frequency signal is V LO .
【０００５】[0005]
【数１】 [Equation 1]
【０００６】ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ
／ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶
対温度、ｑは単位電子電荷である。また、αFnはｎｐｎ
トランジスタの電流増幅率である。図３０に、こうして
得られる２乗回路４１ｇの入出力特性を示す。Where V T is the thermal voltage and V T = kT
/ Q. Here, k is the Boltzmann constant, T is the absolute temperature, and q is the unit electronic charge. Also, α Fn is npn
This is the current amplification factor of the transistor. FIG. 30 shows the input / output characteristics of the squaring circuit 41g thus obtained.
【０００７】また、トランジスタＱ０ａのコレクタ電流
ＩO は下記の数式２で示される。The collector current I O of the transistor Q0a is expressed by the following mathematical formula 2.
【０００８】[0008]
【数２】 [Equation 2]
【０００９】級数展開すると、コレクタ電流ＩO は下記
の数式３で表される。When the series expansion is performed, the collector current I O is expressed by the following mathematical formula 3.
【００１０】[0010]
【数３】 [Equation 3]
【００１１】ここで、｜ＶRF｜《ＶT として２次以上の
高次の項を無視すると、コレクタ電流ＩO は下記の数式
４で近似できる。When | V RF | << V T is neglected, the collector current I O can be approximated by the following equation 4.
【００１２】[0012]
【数４】 [Equation 4]
【００１３】この時に、上記数式４を上記数式１に代入
すれば、積ＶLO 2 ＶRFが得られる。ＶLOおよびＶRFを下
記の数式５および数式６とおく。At this time, by substituting the equation 4 into the equation 1, the product V LO 2 V RF can be obtained. Let V LO and V RF be Equations 5 and 6 below.
【００１４】[0014]
【数５】 [Equation 5]
【００１５】[0015]
【数６】 [Equation 6]
【００１６】すると、積ＶLO 2 ＶRFは下記の数式７で表
される。Then, the product V LO 2 V RF is expressed by the following Equation 7.
【００１７】[0017]
【数７】 [Equation 7]
【００１８】上記数式７より、ローカル周波数ｆLOの２
倍波（２ｆLO）と高周波周波数ｆRFの積ｃｏｓ｛２π
（２ｆLO）ｔ）｝ｃｏｓ（２πｆRFｔ）を含む項が得ら
れる。ここで上記積は、下記の数式８で表される。From the above formula 7, 2 of the local frequency f LO
Product of harmonic wave (2f LO ) and high frequency f RF cos {2π
A term including (2f LO ) t)} cos (2πf RF t) is obtained. Here, the product is expressed by the following formula 8.
【００１９】[0019]
【数８】 [Equation 8]
【００２０】この数式８から、ローカル周波数ｆLOの２
倍波（２ｆLO）と高周波周波数ｆRFの和と差の周波数成
分（２ｆLO＋ｆRF）及び（２ｆLO−ｆRF）が得られ、周
波数逓倍・ミキサ回路が実現できる。この場合には、ミ
キサ回路としての３次歪を改善するために、高周波信号
電圧が畳重されるエミッタ接地のカレントミラー回路に
エミッタ抵抗を挿入するやり方が良く行われる。高周波
信号に対する接地抵抗を下げて高周波利得を高くするた
めには、エミッタを容量（コンデンサ）で接地する必要
があるが、動作原理は上述した通りである。From this equation 8, 2 of the local frequency f LO
The frequency components (2f LO + f RF ) and (2f LO −f RF ) of the sum and difference of the harmonic wave (2f LO ) and the high frequency f RF are obtained, and the frequency multiplication / mixer circuit can be realized. In this case, in order to improve the third-order distortion of the mixer circuit, it is often practiced to insert an emitter resistor in a grounded-emitter current mirror circuit in which a high-frequency signal voltage is superimposed. In order to lower the ground resistance for high-frequency signals and increase the high-frequency gain, it is necessary to ground the emitter with a capacitor (capacitor), but the operating principle is as described above.
【００２１】図３１を参照すると、第２の従来例の周波
数逓倍・ミキサ回路は、エミッタ面積比がＫ：１の２対
の不平衡差動対から構成される２乗回路４１の差動出力
電流を、電源側およびグランド側の２つのカレントミラ
ー回路４３ｂ、４４ａで折り返し、高周波信号ＶRFが入
力される差動対の駆動電流としてミキサ回路４２Ａを構
成している。Referring to FIG. 31, the frequency multiplication / mixer circuit of the second conventional example has a differential output of a square circuit 41 composed of two unbalanced differential pairs having an emitter area ratio of K: 1. The current is folded back by the two current mirror circuits 43b and 44a on the power supply side and the ground side, and the mixer circuit 42A is configured as the drive current of the differential pair to which the high frequency signal V RF is input.
【００２２】エミッタ面積比がＫ：１の２対の不平衡差
動対から構成される２乗回路４１の差動出力電流ΔＩは
下記の数式９および数式１０と求まる。The differential output current ΔI of the squaring circuit 41 composed of two pairs of unbalanced differential pairs having an emitter area ratio of K: 1 is obtained by the following equations 9 and 10.
【００２３】[0023]
【数９】 [Equation 9]
【００２４】[0024]
【数１０】 [Equation 10]
【００２５】図３２に、こうして得られる２乗回路４１
の入出力特性をエミッタ面積比Ｋをパラメータにして示
す。２乗回路４１としての入力電圧範囲が最も広くなる
のはＫ≒１０．５の場合である。この時に、入力電圧範
囲を２ＶT 以内に限定すれば、ほぼ良好な２乗特性が得
られる。すなわち、入力電圧をローカル周波数信号ＶLO
とすれば、ローカル周波数信号ＶLOを２逓倍できる。ロ
ーカル周波数信号ＶLOの入力電圧範囲を２ＶT 以内に限
定すれば、２逓倍出力にフィルタは不要となり、回路的
に直結できＬＳＩ化に適した回路である。すなわち、２
乗回路４１の差動出力電流ΔＩは下記の数式１１で近似
される。FIG. 32 shows the squaring circuit 41 thus obtained.
The input / output characteristics of are shown with the emitter area ratio K as a parameter. The input voltage range of the squaring circuit 41 is widest when K≈10.5. At this time, if the input voltage range is limited to within 2V T , almost good square characteristics can be obtained. That is, the input voltage is changed to the local frequency signal V LO.
Then, the local frequency signal V LO can be doubled. If the input voltage range of the local frequency signal V LO is limited to within 2 V T , a filter is not required for the doubled output, and the circuit can be directly connected and is suitable for an LSI. Ie 2
The differential output current ΔI of the multiplication circuit 41 is approximated by the following formula 11.
【００２６】[0026]
【数１１】 [Equation 11]
【００２７】したがって、差動対で構成されるミキサ回
路４２Ａの差動出力電流ΔＩOUT は、下記の数式１２で
示される。Therefore, the differential output current ΔI OUT of the mixer circuit 42A composed of the differential pair is expressed by the following formula 12.
【００２８】[0028]
【数１２】 [Equation 12]
【００２９】小信号の場合、ミキサ回路４２Ａの差動出
力電流ΔＩOUT は、下記の数式１３および数式１４で近
似される。In the case of a small signal, the differential output current ΔI OUT of the mixer circuit 42A is approximated by the following equations 13 and 14.
【００３０】[0030]
【数１３】 [Equation 13]
【００３１】[0031]
【数１４】 [Equation 14]
【００３２】上記数式１４には、ローカル周波数ｆLOの
２倍波（２ｆLO）と高周波周波数ｆRFの積ｃｏｓ｛２π
（２ｆLO）ｔ）｝ｃｏｓ（２πｆRFｔ）を含む項が得ら
れる。したがって、ローカル周波数ｆLOの２倍波（２ｆ
LO）と高周波周波数ｆRFの和と差の周波数成分（２ｆLO
＋ｆRF）及び（２ｆLO−ｆRF）が得られ、周波数逓倍・
ミキサ回路が実現できる。[Mathematical formula-see original document] In the above formula 14, the product cos {2π of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF
A term including (2f LO ) t)} cos (2πf RF t) is obtained. Therefore, the second harmonic of the local frequency f LO (2f
LO ) and the high frequency frequency f RF The sum and difference frequency components (2f LO
+ F RF ) and (2f LO −f RF ) are obtained, and frequency multiplication
A mixer circuit can be realized.
【００３３】[0033]
【発明が解決しようとする課題】このように、従来の周
波数逓倍・ミキサ回路では、３Ｖ以下の低電圧動作が可
能である。また、回路規模も比較的小さいという利点が
あり、その効用は大きい。しかし、低電圧動作が可能で
ある周波数逓倍・ミキサ回路は上述した従来回路例の他
にも、以下に詳細に説明するように数種類も実現でき、
さらに低電圧動作化や回路規模の縮小が可能になってく
る。As described above, the conventional frequency multiplier / mixer circuit can operate at a low voltage of 3 V or less. Further, there is an advantage that the circuit scale is relatively small, and its utility is great. However, in addition to the conventional circuit example described above, several types of frequency multiplication / mixer circuits capable of low voltage operation can be realized as described in detail below,
Furthermore, it becomes possible to operate at lower voltage and reduce the circuit scale.
【００３４】本発明の目的は、低電圧で動作が可能な周
波数逓倍・ミキサ回路を提供することにある。An object of the present invention is to provide a frequency multiplication / mixer circuit which can operate at a low voltage.
【００３５】[0035]
【課題を解決するための手段】本発明の周波数逓倍・ミ
キサ回路は、高周波信号が入力される交叉接続エミッタ
結合対あるいはエミッタ結合対がローカル周波数信号を
入力とする２乗回路の差動出力電流で駆動されるか、ま
たは、ローカル周波数信号を入力とする２乗回路の定電
流回路を構成するトランジスタのベース電圧に畳重され
て高周波信号が入力される。In the frequency multiplication / mixer circuit of the present invention, a differential output current of a square circuit in which a cross-coupled emitter-coupled pair or an emitter-coupled pair receives a local frequency signal as a high frequency signal is inputted. Or a high frequency signal is input by being superposed on the base voltage of a transistor forming a constant current circuit of a squaring circuit which receives a local frequency signal as an input.
【００３６】[0036]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３７】図１に本発明の第１の実施例による周波数
逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ回
路は、ローカル周波数ｆLOをもつローカル周波数信号Ｖ
LOが供給される２乗回路４１を有する。２乗回路４１の
定電流源回路はトランジスタＱ０を有する。トランジス
タＱ０のベースには、ベース電圧ＶF に高周波周波数ｆ
REの高周波信号電圧ＶRFが畳重されて印加されている。FIG. 1 shows a frequency multiplication / mixer circuit according to a first embodiment of the present invention. The frequency multiplication / mixer circuit shown in the figure has a local frequency signal V LO having a local frequency f LO.
It has a squaring circuit 41 to which LO is supplied. The constant current source circuit of the squaring circuit 41 has a transistor Q0. The base of the transistor Q0 has a high frequency f at the base voltage V F.
The high frequency signal voltage V RF of RE is superimposed and applied.
【００３８】２乗回路４１の差動出力電流をΔＩOUT と
すると、それは下記の数式１５で表される。When the differential output current of the squaring circuit 41 is ΔI OUT , it is expressed by the following equation 15.
【００３９】[0039]
【数１５】 [Equation 15]
【００４０】ここで、ΔＩOUT は２乗回路４１の差動出
力電流であるから、上記数式１５中のｆ（ＶLO）は下記
の数式１６で表せる。Since ΔI OUT is the differential output current of the squaring circuit 41, f (V LO ) in the above equation 15 can be expressed by the following equation 16.
【００４１】[0041]
【数１６】 [Equation 16]
【００４２】ｆ（ＶLO）は一般にローカル周波数信号Ｖ
LOの２次の項以外にもローカル周波数信号ＶLOの高次の
項を含むが、２乗回路４１は、適当な入力信号レベルで
は、ローカル周波数信号ＶLOの２次の項が支配的になり
得る回路でなければならない。さもなければ、２乗回路
とは呼べない。F (V LO ) is generally the local frequency signal V
Although the high-order term of the local frequency signal V LO is included in addition to the second-order term of LO , the squaring circuit 41 is dominated by the second-order term of the local frequency signal V LO at an appropriate input signal level. Must be a possible circuit. Otherwise, it cannot be called a square circuit.
【００４３】２乗回路４１の定電流源回路を構成するト
ランジスタＱ０のベースに印加されるべース電圧ＶF に
は高周波信号電圧ＶRFが畳重されているから、トランジ
スタＱ０のコレクタ電流ＩO は下記の数式１７で表わさ
れる。Since the high frequency signal voltage V RF is superposed on the base voltage V F applied to the base of the transistor Q0 forming the constant current source circuit of the squaring circuit 41, the collector current I of the transistor Q0 is obtained. O is represented by the following mathematical formula 17.
【００４４】[0044]
【数１７】 [Equation 17]
【００４５】ここで、Ｉs は飽和電流である。上記数式
１７を級数展開すると、コレクタ電流ＩO は下記の数式
１８で表わされる。Here, I s is a saturation current. When the above equation 17 is expanded into a series, the collector current I O is represented by the following equation 18.
【００４６】[0046]
【数１８】 [Equation 18]
【００４７】ここで、｜ＶRF｜《ＶT として２次以上の
高次の項を無視すると、コレクタ電流ＩO は下記の数式
１９で近似できる。Here, if | V RF | << V T is neglected for higher and higher order terms, the collector current I O can be approximated by the following equation (19).
【００４８】[0048]
【数１９】 [Formula 19]
【００４９】この時に、上記数式１９を上記数式１５に
代入すれば、積ＶLO 2 ＶRFが得られる。したがって、上
述したように、ローカル周波数ｆLOの２倍波（２ｆLO）
と高周波周波数ｆREの和と差の周波数成分（２ｆLO＋ｆ
RE）及び（２ｆLO−ｆRE）が得られ、周波数逓倍・ミキ
サ回路が実現できる。At this time, by substituting the equation 19 into the equation 15, the product V LO 2 V RF can be obtained. Therefore, as described above, the second harmonic of the local frequency f LO (2f LO )
And the frequency component of the sum and difference of the high frequency f RE (2f LO + f
RE ) and (2f LO −f RE ) are obtained, and a frequency multiplication / mixer circuit can be realized.
【００５０】図２を参照すると、２乗回路４１は、従来
回路の第２の例で示したエミッタ面積比がＫ：１の２対
の不平衡差動対Ｑ１とＱ３、Ｑ２とＱ４から構成され
る。この場合には、ｆ（ＶLO）が下記の数式２０で表さ
れる。Referring to FIG. 2, the squaring circuit 41 is composed of two pairs of unbalanced differential pairs Q1 and Q3 and Q2 and Q4 having an emitter area ratio of K: 1 shown in the second example of the conventional circuit. To be done. In this case, f (V LO ) is expressed by Equation 20 below.
【００５１】[0051]
【数２０】 [Equation 20]
【００５２】同様に、積ＶLO 2 ＶRFが得られ、ローカル
周波数ｆLOの２倍波（２ｆLO）と高周波周波数ｆREの和
と差の周波数成分（２ｆLO＋ｆRE）及び（２ｆLO−
ｆRE）が得られ、周波数逓倍・ミキサ回路が実現でき
る。Similarly, the product V LO 2 V RF is obtained, and the frequency components (2f LO + f RE ) and (2f LO ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RE are obtained. −
f RE ) can be obtained, and a frequency multiplication / mixer circuit can be realized.
【００５３】図３を参照すると、他の２乗回路４１ａ
は、２対の差動対Ｑ１ａとＱ３ａおよびＱ２ａとＱ４ａ
の入力にそれぞれ等しいオフセット電圧ＶK を印加し
て、入力を交叉接続し、出力を並列接続して得られる。
この場合には、ｆ（ＶLO）が下記の数式２１で表され
る。Referring to FIG. 3, another squaring circuit 41a is provided.
Are two differential pairs Q1a and Q3a and Q2a and Q4a.
The same offset voltage V K is applied to the respective inputs, the inputs are cross-connected, and the outputs are connected in parallel.
In this case, f (V LO ) is represented by the following formula 21.
【００５４】[0054]
【数２１】 [Equation 21]
【００５５】上記数式２０と数式２１とは、ＶK ＝ＶT
ｌｎＫとおくと等価である。したがって、図２に示す回
路と同様に、積ＶLO 2 ＶRFが得られ、ローカル周波数ｆ
LOの２倍波（２ｆLO）と高周波周波数ｆREの和と差の周
波数成分（２ｆLO＋ｆRE）及び（２ｆLO−ｆRE）が得ら
れ、周波数逓倍・ミキサ回路が実現できる。[Mathematical formula-see original document] In the above equations 20 and 21, V K = VT
It is equivalent to setting lnK. Therefore, similar to the circuit shown in FIG. 2, the product V LO 2 V RF is obtained and the local frequency f
Second harmonic (2f LO) frequency components of the sum and difference of the high-frequency frequency f RE of LO (2f LO + f RE) and (2f LO -f RE) is obtained, the frequency multiplier mixer circuit can be realized.
【００５６】図４を参照すると、もっと他の２乗回路４
１ｂは、コレクタを共通接続した２対のトランジスタ対
Ｑ１ｂとＱ２ｂ，Ｑ４ｂとＱ３ｂが電流源ＩO で駆動さ
れるクァドリテールセルにおいて、第１のトランジスタ
対Ｑ１ｂとＱ２ｂには差動入力電圧ＶLO 2 を印加し、第
２のトランジスタ対Ｑ４ｂとＱ３ｂには中点電圧を印加
する。この場合には、ｆ（ＶLO）が下記の数式２２で表
される。Referring to FIG. 4, still another squaring circuit 4
1b, the transistor pair Q1b and Q2b two pairs having collectors connected in common, the quadritail cell Q4b and Q3b are driven by a current source I O, the first pair of transistors Q1b and Q2b differential input voltage V LO 2 is applied, and a midpoint voltage is applied to the second transistor pair Q4b and Q3b. In this case, f (V LO ) is represented by the following formula 22.
【００５７】[0057]
【数２２】 [Equation 22]
【００５８】図５に上記数式２２に示される２乗特性を
示す。入力電圧範囲を｜ＶLO｜＜２ＶT に限定すれば、
ほぼ良好な２乗特性が得られる。したがって、同様に、
積ＶLO 2 ＶRFが得られ、ローカル周波数ｆLOの２倍波
（２ｆLO）と高周波周波数ｆRFの和と差の周波数成分
（２ｆLO＋ｆRF）及び（２ｆLO−ｆRF）が得られ、周波
数逓倍・ミキサ回路が実現できる。FIG. 5 shows the squared characteristic shown in the above equation 22. If the input voltage range is limited to | V LO | <2V T ,
Almost good square characteristics can be obtained. Therefore, as well,
The product V LO 2 V RF is obtained, and the frequency components (2f LO + f RF ) and (2f LO −f RF ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency frequency f RF are obtained. Therefore, a frequency multiplication / mixer circuit can be realized.
【００５９】容易に類推できるように、定電流駆動され
る２乗回路であれば、周波数逓倍・ミキサ回路が実現で
きる。As can be easily inferred, a frequency multiplying / mixer circuit can be realized with a square circuit driven by a constant current.
【００６０】図６に本発明の第２の実施例による周波数
逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ回
路は、ローカル周波数ｆLOをもつローカル周波数信号Ｖ
LOが供給される２乗回路４１と、高周波周波数ｆREをも
つ高周波信号ＶRFが供給される交叉接続エミッタ結合対
４２とを有し、交叉接続エミッタ結合対４２が２乗回路
４１の差動出力電流ΔＩで駆動される。交叉接続エミッ
タ結合対４２は、図６に示すように、トランジスタＱ５
〜Ｑ８で構成されている。交叉接続エミッタ結合対４２
の差動出力電流ΔＩOUT は、下記の数式２３で表され
る。FIG. 6 shows a frequency multiplication / mixer circuit according to a second embodiment of the present invention. The frequency multiplication / mixer circuit shown in the figure has a local frequency signal V LO having a local frequency f LO.
It has a squaring circuit 41 to which LO is supplied, and a cross-connected emitter coupled pair 42 to which a high frequency signal V RF having a high frequency f RE is supplied, and the cross connected emitter coupled pair 42 is a differential circuit of the squaring circuit 41. It is driven by the output current ΔI. The cross-coupled emitter-coupled pair 42, as shown in FIG.
~ Q8. Cross-connected emitter coupled pair 42
The differential output current ΔI OUT of is expressed by the following formula 23.
【００６１】[0061]
【数２３】 [Equation 23]
【００６２】図７に、２乗回路４１がエミッタ面積比が
Ｋ：１の２対の不平衡差動対Ｑ１とＱ３、Ｑ２とＱ４か
ら構成される場合の周波数逓倍・ミキサ回路を示す。FIG. 7 shows a frequency multiplication / mixer circuit in the case where the squaring circuit 41 is composed of two pairs of unbalanced differential pairs Q1 and Q3 and Q2 and Q4 having an emitter area ratio of K: 1.
【００６３】エミッタ面積比がＫ：１の２対の不平衡差
動対Ｑ１とＱ３、Ｑ２とＱ４から構成される２乗回路４
１の差動出力電流ΔＩは下記の数式２４および数式２５
で表せる。A square circuit 4 composed of two pairs of unbalanced differential pairs Q1 and Q3 and Q2 and Q4 having an emitter area ratio of K: 1.
The differential output current ΔI of 1 is represented by the following formula 24 and formula 25.
Can be expressed as
【００６４】[0064]
【数２４】 [Equation 24]
【００６５】[0065]
【数２５】 [Equation 25]
【００６６】したがって、交叉接続エミッタ結合対４２
が、エミッタ面積比がＫ：１の２対の不平衡差動対Ｑ１
とＱ３、Ｑ２とＱ４から構成される２乗回路４１の差動
出力電流ΔＩで駆動される周波数逓倍・ミキサ回路の差
動出力電流ΔＩOUT は、下記の数式２６と求まる。Therefore, the cross-connected emitter coupled pair 42
However, two pairs of unbalanced differential pairs Q1 having an emitter area ratio of K: 1
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41 composed of Q3, Q2 and Q4 is given by the following formula 26.
【００６７】[0067]
【数２６】 [Equation 26]
【００６８】上記数式２６は、数式２４から数式１４と
全く同じように展開でき、ローカル周波数ｆLOの２倍波
（２ｆLO）と高周波周波数ｆRFの積ｃｏｓ｛２π（２ｆ
LO）ｔ｝ｃｏｓ（２πｆRFｔ｝を含む項が得られる。し
たがって、ローカル周波数ｆLOの２倍波（２ｆLO）と高
周波周波数ｆRFの和と差の周波数成分（２ｆLO＋ｆRF）
及び（２ｆLO−ｆRF）が得られ、周波数逓倍・ミキサ回
路が実現できる。Expression 26 can be developed in exactly the same way as Expressions 24 to 14, and the product cos {2π (2f) of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF.
LO ) t} cos (2πf RF t} is obtained, and thus the frequency component (2f LO + f RF ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF.
And (2f LO −f RF ) are obtained, and a frequency multiplication / mixer circuit can be realized.
【００６９】図８に、２乗回路４１ｃが、ゲートＷ／Ｌ
比がＫ：１の２対のＭＯＳトランジスタＭ１とＭ３、Ｍ
２とＭ４からなる不平衡差動対から構成される場合の周
波数逓倍・ミキサ回路を示す。In FIG. 8, the squaring circuit 41c has a gate W / L.
Two pairs of MOS transistors M1 and M3, M having a ratio of K: 1
2 shows a frequency multiplication / mixer circuit in the case of being composed of an unbalanced differential pair composed of 2 and M4.
【００７０】ゲートＷ／Ｌ比がＫ：１の２対のＭＯＳト
ランジスタＭ１とＭ３、Ｍ２とＭ４からなる不平衡差動
対から構成される２乗回路４１ｃの差動出力電流ΔＩ
は、入力電圧を限定すると、下記の数式２７で表され
る。The differential output current ΔI of the squaring circuit 41c composed of an unbalanced differential pair composed of two pairs of MOS transistors M1 and M3 and M2 and M4 having a gate W / L ratio of K: 1.
Is expressed by Equation 27 below when the input voltage is limited.
【００７１】[0071]
【数２７】 [Equation 27]
【００７２】ここで、β＝μ（Ｃox／２）（Ｗ／Ｌ）は
トランスコンダクタンスパラメータであり、μはキャリ
アの実効モビリティ、Ｃoxは単位面積当たりのゲート酸
化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート長であ
る。Here, β = μ (Cox / 2) (W / L) is a transconductance parameter, μ is the effective mobility of carriers, Cox is the gate oxide film capacitance per unit area, and W and L are the gates, respectively. Width and gate length.
【００７３】図９に、こうして実現される２乗回路４１
ｃの入出力特性を、Ｋをパラメータにして示す。ＭＯＳ
トランジスタで、このように２乗回路を実現する場合に
は、トランスコンダクタンスパラメータβ、具体的に
は、ゲートＷ／Ｌの値と駆動電流ＩO の値で理想的な２
乗特性を持つ入出力電圧範囲が決定され、バイポーラト
ランジスタで実現される図７に示される２乗回路４１の
２乗特性の近似誤差の少ない入力電圧範囲よりも広く設
定できる。FIG. 9 shows the squaring circuit 41 thus realized.
The input / output characteristics of c are shown with K as a parameter. MOS
In the case where the transistor is used to realize the squaring circuit as described above, the transconductance parameter β, specifically, the value of the gate W / L and the value of the drive current I O are ideal.
The input / output voltage range having the squared characteristic is determined, and can be set wider than the input voltage range having a small approximation error of the squared characteristic of the squared circuit 41 shown in FIG.
【００７４】したがって、交叉接続エミッタ結合対４２
が、ゲートＷ／Ｌ比がＫ：１の２対の不平衡差動対から
構成される２乗回路４１ｃの差動出力電流ΔＩで駆動さ
れる周波数逓倍・ミキサ回路の差動出力電流ΔＩ
OUT は、下記の数式２８と求まる。Therefore, the cross-connected emitter coupled pair 42
However, the differential output current ΔI of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41c composed of two pairs of unbalanced differential pairs with a gate W / L ratio of K: 1.
OUT is obtained by the following formula 28.
【００７５】[0075]
【数２８】 [Equation 28]
【００７６】したがって、このように構成した２乗回路
４１ｃを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41c thus constructed, a frequency multiplication / mixer circuit can be similarly realized.
【００７７】図１０に、２乗回路４１ａが、等しいオフ
セット電圧ＶK が印加された２対の不平衡差動対Ｑ１ａ
とＱ３ａ、Ｑ２ａとＱ４ａから構成される場合の周波数
逓倍・ミキサ回路を示す。すなわち、この２乗回路４１
ａは図３に示したものと同じである。In FIG. 10, the squaring circuit 41a has two unbalanced differential pairs Q1a to which an equal offset voltage V K is applied.
And a frequency multiplication / mixer circuit in the case of Q3a and Q2a and Q4a. That is, this squaring circuit 41
a is the same as that shown in FIG.
【００７８】したがって、２乗回路４１ａの差動出力電
流ΔＩは、下記の数式２９で表される。Therefore, the differential output current ΔI of the squaring circuit 41a is expressed by the following equation 29.
【００７９】[0079]
【数２９】 [Equation 29]
【００８０】したがって、交叉接続エミッタ結合対４２
が、等しいオフセット電圧ＶK が印加された２対の不平
衡差動対Ｑ１ａとＱ３ａ、Ｑ２ａとＱ４ａから構成され
る２乗回路４１ａの差動出力電流ΔＩで駆動される周波
数逓倍・ミキサ回路の差動出力電流ΔＩOUT は、下記の
数式３０と求まる。Therefore, the cross-connected emitter coupled pair 42
Of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41a composed of two pairs of unbalanced differential pairs Q1a and Q3a and Q2a and Q4a to which an equal offset voltage V K is applied. The differential output current ΔI OUT is obtained by the following mathematical expression 30.
【００８１】[0081]
【数３０】 [Equation 30]
【００８２】したがって、このように構成した２乗回路
４１ａを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41a thus constructed, a frequency multiplication / mixer circuit can be similarly realized.
【００８３】図１１に、２乗回路４１ｄが、等しいオフ
セット電圧ＶK が印加された２対のＭＯＳ不平衡差動対
Ｍ１ａとＭ３ａ、Ｍ２ａとＭ４ａから構成される場合の
周波数逓倍・ミキサ回路を示す。すなわち、この２乗回
路４１ｄの差動出力電流ΔＩは、入力電圧を限定する
と、下記の数式３１で表される。FIG. 11 shows a frequency multiplication / mixer circuit in the case where the squaring circuit 41d is composed of two pairs of MOS unbalanced differential pairs M1a and M3a and M2a and M4a to which an equal offset voltage V K is applied. Show. That is, the differential output current ΔI of the squaring circuit 41d is expressed by the following formula 31 when the input voltage is limited.
【００８４】[0084]
【数３１】 [Equation 31]
【００８５】上記数式３１は下記の数式３２で近似され
る。The above equation 31 is approximated by the following equation 32.
【００８６】[0086]
【数３２】 [Equation 32]
【００８７】上記数式３２に示す近似式により、２乗回
路４１ｄの差動出力電流ΔＩは入力電圧ＶLOに対して２
乗特性を持つことがわかる。なお、この近似式は近似誤
差が少なく、２乗回路４１ｄの差動出力電流ΔＩを表す
非常に良い近似式となっている。The differential output current ΔI of the squaring circuit 41d is 2 with respect to the input voltage V LO by the approximate expression shown in the above expression 32.
It turns out that it has a squared characteristic. It should be noted that this approximation formula has a small approximation error and is a very good approximation formula representing the differential output current ΔI of the squaring circuit 41d.
【００８８】図１２にこうして実現される２乗回路４１
ｄの入出力特性を、オフセット電圧ＶK をパラメータに
して示す。The square circuit 41 thus realized is shown in FIG.
The input / output characteristic of d is shown with the offset voltage V K as a parameter.
【００８９】したがって、交叉接続エミッタ結合対４２
が、等しいオフセット電圧ＶK が印加された２対のＭＯ
Ｓ不平衡差動対Ｍ１ａとＭ３ａ、Ｍ２ａとＭ４ａから構
成される２乗回路４１ｄの差動出力電流ΔＩで駆動され
る周波数逓倍・ミキサ回路の差動出力電流ΔＩOUT は、
下記の数式３３と求まる。Therefore, the cross-connected emitter coupled pair 42
Are two pairs of MOs to which an equal offset voltage V K is applied.
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41d composed of the S unbalanced differential pair M1a and M3a and M2a and M4a is
The following expression 33 is obtained.
【００９０】[0090]
【数３３】 [Expression 33]
【００９１】したがって、このように構成した２乗回路
４１ｄを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41d thus constructed, a frequency multiplication / mixer circuit can be similarly realized.
【００９２】図１３に、２乗回路４１ｅが、コレクタを
共通接続した２対のトランジスタ対Ｑ１ｃとＱ２ｃ、Ｑ
３ｃとＱ４ｃが一つの電流源ＩO で駆動されるクァドリ
テールセルの場合の周波数逓倍・ミキサ回路を示す。こ
の２乗回路（クァドリテールセル）４１ｅの差動出力電
流ΔＩは、下記の数式３４で表される。In FIG. 13, a squaring circuit 41e has two pairs of transistors Q1c, Q2c and Q2 whose collectors are commonly connected.
3 shows a frequency multiplier / mixer circuit for a quadritail cell in which 3c and Q4c are driven by one current source I o . The differential output current ΔI of the squaring circuit (quadritail cell) 41e is expressed by the following formula 34.
【００９３】[0093]
【数３４】 [Equation 34]
【００９４】したがって、交叉接続エミッタ結合対４２
が、クァドリテールセルで構成した２乗回路４１ｅの差
動出力電流ΔＩで駆動される周波数逓倍・ミキサ回路の
差動出力電流ΔＩOUT は、下記の数式３５と求まる。Therefore, the cross-connected emitter coupled pair 42
However, the differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41e configured by the quadritail cell is obtained by the following formula 35.
【００９５】[0095]
【数３５】 [Equation 35]
【００９６】したがって、このようにクァドリテールセ
ルで構成した２乗回路４１ｅを用いることで、同様に、
周波数逓倍・ミキサ回路が実現できる。Therefore, by using the squaring circuit 41e constituted by the quadritail cell in this way, similarly,
A frequency multiplication / mixer circuit can be realized.
【００９７】図１４に、２乗回路４１ｆが、ドレインを
共通接続した２対のトランジスタ対Ｍ１ｂとＭ２ｂ、Ｍ
３ｂとＭ４ｂが一つの電流源ＩO で駆動されるＭＯＳク
ァドリテールセルの場合の周波数逓倍・ミキサ回路を示
す。この２乗回路（ＭＯＳクァドリテールセル）４１ｆ
の差動出力電流ΔＩは、入力電圧を限定すると、下記の
数式３６で表される。In FIG. 14, the squaring circuit 41f has two transistor pairs M1b, M2b, and M2 whose drains are commonly connected.
3b shows a frequency multiplier / mixer circuit for a MOS quadritail cell in which 3b and M4b are driven by one current source I o . This square circuit (MOS quad tail cell) 41f
When the input voltage is limited, the differential output current ΔI of is expressed by Equation 36 below.
【００９８】[0098]
【数３６】 [Equation 36]
【００９９】図１５に、ＭＯＳクァドリテールセルの入
出力特性を示す。同様に、入力電圧範囲を限定すれば、
２乗回路４１ｆの差動出力電流ΔＩは、入力電圧に対し
て理想的２乗特性が得られる。すなわち、ＭＯＳクァド
リテールセルは２乗回路となっている。FIG. 15 shows the input / output characteristics of the MOS quadritail cell. Similarly, if the input voltage range is limited,
The differential output current ΔI of the square circuit 41f has an ideal square characteristic with respect to the input voltage. That is, the MOS quadritail cell is a square circuit.
【０１００】したがって、交叉接続エミッタ結合対４２
が、ＭＯＳクァドリテールセルで構成した２乗回路４１
ｆの差動出力電流ΔＩで駆動される周波数逓倍・ミキサ
回路の差動出力電流ΔＩOUT は、下記の数式３７と求ま
る。Therefore, the cross-connected emitter coupled pair 42
Is a square circuit 41 composed of MOS quadritail cells.
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the differential output current ΔI of f is obtained by the following formula 37.
【０１０１】[0101]
【数３７】 [Equation 37]
【０１０２】したがって、このようにＭＯＳクァドリテ
ールセルで構成した２乗回路４１ｆを用いることで、同
様に、周波数逓倍・ミキサ回路が実現できる。Therefore, by using the squaring circuit 41f composed of the MOS quadritail cells as described above, a frequency multiplication / mixer circuit can be realized in the same manner.
【０１０３】容易に類推できるように、差動出力電流Δ
Ｉを持つ２乗回路であれば、周波数逓倍・ミキサ回路が
実現できる。For easy analogy, the differential output current Δ
A square circuit having I can realize a frequency multiplication / mixer circuit.
【０１０４】図１６に、第１の従来例に示した２乗回路
４１ｇの差動出力電流で交叉接続エミッタ結合対４２を
駆動する周波数逓倍・ミキサ回路を示す。FIG. 16 shows a frequency multiplication / mixer circuit for driving the cross-connected emitter coupling pair 42 by the differential output current of the squaring circuit 41g shown in the first conventional example.
【０１０５】同様に、図６（具体的には、図７、図８、
図１０、図１１、図１３、図１４）に示した周波数逓倍
・ミキサ回路は、２つのカレント・ミラー回路で２乗回
路の出力電流を折り返して交叉接続エミッタ結合対を駆
動しても良い。この場合には、消費電流が増えるが、電
源電圧を更に低くできる。Similarly, FIG. 6 (specifically, FIG. 7, FIG. 8,
In the frequency multiplication / mixer circuit shown in FIGS. 10, 11, 13, and 14), the output current of the squaring circuit may be folded back by two current mirror circuits to drive the cross-coupled emitter-coupled pair. In this case, although the current consumption increases, the power supply voltage can be further reduced.
【０１０６】図１７に本発明の第３の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、ローカル周波数ｆLOをもつローカル周波数信号
ＶLOが供給される２乗回路４１Ａと、高周波周波数ｆRE
をもつ高周波信号ＶRFが供給されるエミッタ結合対（差
動対）４２Ａとを有し、エミッタ結合対４２Ａが２乗回
路４１Ａの出力電流Ｉで駆動される。差動対４２Ａが２
乗回路４１Ａの出力電流Ｉで駆動される周波数逓倍・ミ
キサ回路の差動出力電流ΔＩOUT は、下記の数式３８で
表される。FIG. 17 shows a frequency multiplication / mixer circuit according to the third embodiment of the present invention. Frequency multiplying mixer circuit shown includes a squaring circuit 41A to a local frequency signal V LO having a local frequency f LO is supplied, the high-frequency frequency f RE
And an emitter-coupled pair (differential pair) 42A to which a high-frequency signal V RF having the following is supplied. The emitter-coupled pair 42A is driven by the output current I of the squaring circuit 41A. Differential pair 42A is 2
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the output current I of the multiplication circuit 41A is represented by the following formula 38.
【０１０７】[0107]
【数３８】 [Equation 38]
【０１０８】ここで、図１７に示す２乗回路４１Ａとし
ては、図２、３、４、７、１１、１４、１６に示した２
乗回路の中の差動出力電流のいずれか一方を用いること
で、そのまま用いることができる。この時、２乗回路４
１Ａの出力電流Ｉは、下記の数式３９で表される。Here, as the squaring circuit 41A shown in FIG. 17, 2 shown in FIGS. 2, 3, 4, 7, 11, 14, and 16 are used.
It can be used as it is by using either one of the differential output currents in the squaring circuit. At this time, the squaring circuit 4
The output current I of 1 A is expressed by the following mathematical expression 39.
【０１０９】[0109]
【数３９】 [Formula 39]
【０１１０】ただし、ＩE はテール電流の総和値であ
る。上述したように、差動出力電流ΔＩにはローカル周
波数ｆLOの２逓倍成分（２ｆLO）が支配的に含まれるか
ら、同様に、上記数式３８で表される差動出力電流ΔＩ
OUT には、ローカル周波数ｆLOの２倍波（２ｆLO）と高
周波周波数ｆREの積ｃｏｓ｛２π（２ｆLO）ｔ｝ｃｏｓ
（２πｆREｔ）を含む項が得られる。すなわち、ローカ
ル周波数ｆLOの２倍波（２ｆLO）と高周波周波数ｆRFの
和と差の周波数成分（２ｆLO＋ｆRF）及び（２ｆLO−ｆ
RF）が得られ、周波数逓倍・ミキサ回路が実現できる。However, I E is the sum of tail currents. As described above, since the differential output current ΔI contains the doubled component (2f LO ) of the local frequency f LO predominantly, similarly, the differential output current ΔI expressed by the above equation 38 is also expressed.
OUT has a product cos {2π (2f LO ) t} cos of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RE.
A term including (2πf RE t) is obtained. That is, the sum and difference frequency components (2f LO + f RF ) and (2f LO −f) of the second harmonic (2f LO ) of the local frequency f LO and the high frequency frequency f RF.
RF ) is obtained and a frequency multiplication / mixer circuit can be realized.
【０１１１】図１８に本発明の第３の実施例による周波
数逓倍・ミキサ回路の変形例を示す。図１７に示す周波
数逓倍・ミキサ回路では、２乗回路４１Ａと差動対４２
Ａとを縦積みにしているが、図１８に示す周波数逓倍・
ミキサ回路では、２つのカレントミラー回路４３および
４４で２乗回路４１Ａの出力電流を折り返して差動対４
２Ａを駆動している。この図１８に示す周波数逓倍・ミ
キサ回路の場合には、図１７に示すものに比較して消費
電流が増えるが、電源電圧を更に低くできる。FIG. 18 shows a modification of the frequency multiplication / mixer circuit according to the third embodiment of the present invention. In the frequency multiplication / mixer circuit shown in FIG. 17, the squaring circuit 41A and the differential pair 42
Although A and A are stacked vertically, the frequency multiplication shown in FIG.
In the mixer circuit, the output current of the squaring circuit 41A is folded back by the two current mirror circuits 43 and 44, and the differential pair 4
2A is being driven. In the case of the frequency multiplication / mixer circuit shown in FIG. 18, current consumption increases as compared with that shown in FIG. 17, but the power supply voltage can be further reduced.
【０１１２】図１９に本発明の第４の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、高周波信号ＶRFを入力とするエミッタ結合対
（差動対）４２Ａを駆動する定電流源２ＩO に、ローカ
ル周波数信号ＶLOを入力とする２乗回路４１Ｂの出力電
流が流し込まれている。詳細に説明すると、トランジス
タＱ９、Ｑ１０からなるカレントミラー回路４３ａで２
乗回路４１Ｂの出力電流（ΔＩあるいはＩ）を、トラン
ジスタＱ１３を介してトランジスタＱ５、Ｑ６からなる
差動対４２Ａの定電流源２ＩO に流し込むと、図１９に
示す周波数逓倍・ミキサ回路の差動出力電流ΔＩ
OUT は、下記の数式４０あるいは数式４１で表される。FIG. 19 shows a frequency multiplication / mixer circuit according to the fourth embodiment of the present invention. Frequency multiplying mixer circuit illustrated constant current source 2I O to drive the emitter-coupled pair (differential pair) 42A that receives the radio frequency signal V RF, of squaring circuit 41B which receives the local frequency signal V LO Output current is flowing. More specifically, the current mirror circuit 43a including the transistors Q9 and Q10 is used to
When the output current (ΔI or I) of the squaring circuit 41B is flown into the constant current source 2I O of the differential pair 42A composed of the transistors Q5 and Q6 via the transistor Q13, the differential of the frequency multiplication / mixer circuit shown in FIG. Output current ΔI
OUT is represented by the following formula 40 or formula 41.
【０１１３】[0113]
【数４０】 [Formula 40]
【０１１４】[0114]
【数４１】 [Formula 41]
【０１１５】したがって、周波数逓倍・ミキサ回路が実
現できる。Therefore, the frequency multiplication / mixer circuit can be realized.
【０１１６】図２０に本発明の第５の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、エミッタ面積比が１：２±√３である２対の交
叉接続エミッタ結合対から構成される差動対４２Ｂが２
乗回路４１Ｃの出力電流で駆動される。この周波数逓倍
・ミキサ回路の差動出力電流ΔＩOUT は、２乗回路の出
力電流をそれぞれΔＩとすると、下記の数式４２と表さ
れる。FIG. 20 shows a frequency multiplication / mixer circuit according to the fifth embodiment of the present invention. The frequency multiplication / mixer circuit shown in the figure has two differential pairs 42B composed of two pairs of cross-connected emitter-coupled pairs having an emitter area ratio of 1: 2 ± √3.
It is driven by the output current of the squaring circuit 41C. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is expressed by the following formula 42 when the output current of the squaring circuit is ΔI.
【０１１７】[0117]
【数４２】 [Equation 42]
【０１１８】図２１に、エミッタ面積比が１：２±√３
である２対の交叉接続エミッタ結合対から構成される差
動対４２Ｂの入出力特性を、図２２にトランスコンダク
タンス特性を示す。整合差動対に較べると、直線性が改
善される。したがって、ミキサ回路として３次歪が改善
される。In FIG. 21, the emitter area ratio is 1: 2 ± √3.
22 shows the input / output characteristics of the differential pair 42B composed of two pairs of cross-connected emitter coupled pairs, and FIG. 22 shows the transconductance characteristics. Linearity is improved when compared to matched differential pairs. Therefore, the third-order distortion is improved as the mixer circuit.
【０１１９】なお、図２０に示した周波数逓倍・ミキサ
回路において、２つのカレントミラー回路で２乗回路の
出力電流を折り返して交叉接続エミッタ結合対を駆動し
ても良い。この場合には、消費電流が増えるが、電源電
圧を更に低くできる。In the frequency multiplication / mixer circuit shown in FIG. 20, the output current of the squaring circuit may be folded back by two current mirror circuits to drive the cross-connected emitter coupled pair. In this case, although the current consumption increases, the power supply voltage can be further reduced.
【０１２０】図２３に本発明の第６の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路も、上記図２０に示すものと同様に、エミッタ面積
比が１：２±√３である２対の交叉接続エミッタ結合対
から構成される差動対４２Ｃが２乗回路４１Ｄの出力電
流で駆動される。この例においても、エミッタ面積比が
１：２±√３である２対の交叉接続エミッタ結合対から
構成される差動対４２Ｃを用いているので、整合差動対
に較べると、直線性が改善される。この周波数逓倍・ミ
キサ回路の差動出力電流ΔＩOUT は、下記の数式４３と
表される。FIG. 23 shows a frequency multiplier / mixer circuit according to a sixth embodiment of the present invention. Also in the frequency multiplication / mixer circuit shown in the figure, as in the case shown in FIG. 20, the differential pair 42C constituted by two pairs of cross-connected emitter coupled pairs having an emitter area ratio of 1: 2 ± √3 is squared. It is driven by the output current of the circuit 41D. Also in this example, since the differential pair 42C composed of two pairs of cross-connected emitter coupled pairs with the emitter area ratio of 1: 2 ± √3 is used, linearity is higher than that of the matched differential pair. Be improved. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following formula 43.
【０１２１】[0121]
【数４３】 [Equation 43]
【０１２２】したがって、上述したように、Ｉを２乗回
路の差動出力電流の一方の出力電流としても、周波数逓
倍・ミキサ回路が実現できる。この場合にも、整合差動
対に較べるて、直線性が改善される。Therefore, as described above, a frequency multiplication / mixer circuit can be realized even if I is one of the differential output currents of the squaring circuit. Also in this case, the linearity is improved as compared with the matched differential pair.
【０１２３】同様に、図２３に示した周波数逓倍・ミキ
サ回路において、２つのカレントミラー回路で２乗回路
の出力電流を折り返して交叉接続エミッタ結合対を駆動
しても良い。この場合には、消費電流が増えるが、電源
電圧を更に低くできる。Similarly, in the frequency multiplication / mixer circuit shown in FIG. 23, the output current of the square circuit may be folded back by two current mirror circuits to drive the cross-connected emitter coupled pair. In this case, although the current consumption increases, the power supply voltage can be further reduced.
【０１２４】図２４に本発明の第７の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、トランジスタＱ９，Ｑ１０ａ，Ｑ１０ｂからな
るカレントミラー回路４３ｂで２乗回路４１Ａの出力電
流（ΔＩあるいはＩ）をトランジスタＱ２１、Ｑ２２、
Ｑ２３、Ｑ２４からなる交叉接続エミッタ結合対４２Ｃ
の定電流源ＩO 、ＩO に流し込めば、図１８に示した周
波数逓倍・ミキサ回路と等価な特性が得られる。したが
って、周波数逓倍・ミキサ回路が実現できる。FIG. 24 shows a frequency multiplication / mixer circuit according to the seventh embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, the output current (ΔI or I) of the squaring circuit 41A is transferred to the transistors Q21, Q22 by a current mirror circuit 43b composed of transistors Q9, Q10a, Q10b.
Cross-coupled emitter-coupled pair 42C consisting of Q23 and Q24
If the constant current sources I O and I O are flown into the constant current sources I O and I O , characteristics equivalent to those of the frequency multiplication / mixer circuit shown in FIG. 18 can be obtained. Therefore, a frequency multiplication / mixer circuit can be realized.
【０１２５】図２５に本発明の第８の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、２乗回路４１を構成するトランジスタと交叉接
続エミッタ結合対４２Ｄを構成するトランジスタの極性
が互いに異なっている。すなわち、第８の実施例による
周波数逓倍・ミキサ回路は図６に示す第２の実施例によ
る周波数逓倍・ミキサ回路の変形例であって、交叉接続
エミッタ結合対４２Ｄを構成するトランジスタＱ５ａ、
Ｑ６ａ、Ｑ７ａ、Ｑ８ａの極性が図６に示す周波数逓倍
・ミキサ回路中の交叉接続エミッタ結合対４２を構成す
るトランジスタＱ５、Ｑ６、Ｑ７、Ｑ８と逆極性になっ
ている。２乗回路４１の出力電流をΔＩとすると、交叉
接続エミッタ結合対４２Ｄの差動出力電流ΔＩOUT は、
下記の数式４４と表される。FIG. 25 shows a frequency multiplication / mixer circuit according to the eighth embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, the polarities of the transistors forming the square circuit 41 and the transistors forming the cross-connected emitter coupling pair 42D are different from each other. That is, the frequency multiplication / mixer circuit according to the eighth embodiment is a modification of the frequency multiplication / mixer circuit according to the second embodiment shown in FIG. 6, and includes a transistor Q5a forming a cross connection emitter coupled pair 42D.
The polarities of Q6a, Q7a and Q8a are opposite to those of the transistors Q5, Q6, Q7 and Q8 which form the cross-coupled emitter coupled pair 42 in the frequency multiplication / mixer circuit shown in FIG. When the output current of the squaring circuit 41 is ΔI, the differential output current ΔI OUT of the cross connection emitter coupled pair 42D is
It is represented by the following formula 44.
【０１２６】[0126]
【数４４】 [Equation 44]
【０１２７】ただし、αFpはｎｐｎトランジスタの電流
増幅率である。However, α Fp is the current amplification factor of the npn transistor.
【０１２８】図２６に本発明の第９の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、２乗回路４１Ａを構成するトランジスタとエミ
ッタ結合対（差動対）４２Ｅを構成するトランジスタの
極性が互いに異なっている。すなわち、第９の実施例に
よる周波数逓倍・ミキサ回路は図１７に示す第３の実施
例による周波数逓倍・ミキサ回路の変形例であって、エ
ミッタ結合対４２Ｅを構成するトランジスタＱ５ａ、Ｑ
６ａの極性が図１７に示す周波数逓倍・ミキサ回路中の
エミッタ結合対４２Ａを構成するトランジスタＱ５、Ｑ
６と逆極性になっている。２乗回路４１Ａの出力電流を
Ｉとすると、差動対４２Ｅが２乗回路４１Ａの出力電流
Ｉで駆動される周波数逓倍・ミキサ回路の差動出力電流
ΔＩOUTは、下記の数式４５と表される。FIG. 26 shows a frequency multiplication / mixer circuit according to the ninth embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, the polarities of the transistors forming the squaring circuit 41A and the transistors forming the emitter coupling pair (differential pair) 42E are different from each other. That is, the frequency multiplication / mixer circuit according to the ninth embodiment is a modification of the frequency multiplication / mixer circuit according to the third embodiment shown in FIG. 17, and includes transistors Q5a and Q5 forming the emitter-coupled pair 42E.
Transistors Q5 and Q forming the emitter-coupled pair 42A in the frequency multiplier / mixer circuit shown in FIG.
It has the opposite polarity to 6. When the output current of the squaring circuit 41A is I, the differential output current ΔI OUT of the frequency multiplication / mixer circuit in which the differential pair 42E is driven by the output current I of the squaring circuit 41A is expressed by the following formula 45. It
【０１２９】[0129]
【数４５】 [Equation 45]
【０１３０】図２７に本発明の第１０の実施例による周
波数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキ
サ回路は、２乗回路４１Ｃを構成するトランジスタとエ
ミッタ面積比が１：２±√３である２対の交叉接続エミ
ッタ結合対４２Ｆを構成するトランジスタの極性が互い
に異なっている。すなわち、第１０の実施例による周波
数逓倍・ミキサ回路は図２０に示す第５の実施例による
周波数逓倍・ミキサ回路の変形例であって、２対の交叉
接続エミッタ結合対４２Ｆを構成するトランジスタＱ２
１ａ、Ｑ２２ａ、Ｑ２３ａ、Ｑ２４ａ、Ｑ２５ａ、Ｑ２
６ａ、Ｑ２７ａ、Ｑ２８ａの極性が図２０に示す周波数
逓倍・ミキサ回路中の２対の交叉接続エミッタ結合対４
２Ｂを構成するトランジスタＱ２１、Ｑ２２、Ｑ２３、
Ｑ２４、Ｑ２５、Ｑ２６、Ｑ２７、Ｑ２８と逆極性にな
っている。この周波数逓倍・ミキサ回路の差動出力電流
ΔＩOUT は、下記の数式４６あるいは数式４７と表され
る。FIG. 27 shows a frequency multiplication / mixer circuit according to the tenth embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, the polarities of the transistors forming the squaring circuit 41C and the transistors forming the two pairs of cross-connected emitter coupled pairs 42F having an emitter area ratio of 1: 2 ± √3 are different from each other. . That is, the frequency multiplication / mixer circuit according to the tenth embodiment is a modification of the frequency multiplication / mixer circuit according to the fifth embodiment shown in FIG. 20, and is a transistor Q2 forming two pairs of cross-connected emitter-coupled pairs 42F.
1a, Q22a, Q23a, Q24a, Q25a, Q2
The polarities of 6a, Q27a, and Q28a are two pairs of cross-connected emitter-coupled pairs 4 in the frequency multiplication / mixer circuit shown in FIG.
Transistors Q21, Q22, Q23 forming 2B,
The polarity is opposite to that of Q24, Q25, Q26, Q27, Q28. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following formula 46 or formula 47.
【０１３１】[0131]
【数４６】 [Equation 46]
【０１３２】[0132]
【数４７】 [Equation 47]
【０１３３】図２８に本発明の第１１の実施例による周
波数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキ
サ回路は、２乗回路４１Ｄを構成するトランジスタとエ
ミッタ面積比が１：２±√３である交叉接続エミッタ結
合対４２Ｇを構成するトランジスタの極性が互いに異な
っている。すなわち、第１１の実施例による周波数逓倍
・ミキサ回路は図２３に示す第６の実施例による周波数
逓倍・ミキサ回路の変形例であって、交叉接続エミッタ
結合対４２Ｇを構成するトランジスタＱ２１ａ、Ｑ２２
ａ、Ｑ２３ａ、Ｑ２４ａの極性が図２３に示す周波数逓
倍・ミキサ回路中の交叉接続エミッタ結合対４２Ｃを構
成するトランジスタＱ２１、Ｑ２２、Ｑ２３、Ｑ２４と
逆極性になっている。この周波数逓倍・ミキサ回路の差
動出力電流ΔＩOUT は、下記の数式４８と表される。FIG. 28 shows a frequency multiplication / mixer circuit according to the eleventh embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, the polarities of the transistor forming the square circuit 41D and the transistor forming the cross-connected emitter coupled pair 42G having an emitter area ratio of 1: 2 ± √3 are different from each other. That is, the frequency multiplication / mixer circuit according to the eleventh embodiment is a modification of the frequency multiplication / mixer circuit according to the sixth embodiment shown in FIG.
The polarities of a, Q23a, and Q24a are opposite to those of the transistors Q21, Q22, Q23, and Q24 that form the cross-connected emitter coupled pair 42C in the frequency multiplication / mixer circuit shown in FIG. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is expressed by the following formula 48.
【０１３４】[0134]
【数４８】 [Equation 48]
【０１３５】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更／変
形が可能であるのは勿論である。例えば、図２５から図
２８に示した実施例では、２乗回路をｎｐｎトランジス
タで構成し、ミキサ回路を構成する差動対あるいは交叉
接続エミッタ対をｐｎｐトランジスタで構成している
が、２乗回路をｐｎｐトランジスタで構成し、ミキサ回
路を構成する差動対あるいは交叉接続エミッタ対をｎｐ
ｎトランジスタで構成しても、同様に、周波数逓倍・ミ
キサ回路を実現できることは言うまでもない。The present invention is not limited to the above-described embodiments, and it is needless to say that various modifications / variations can be made without departing from the gist of the present invention. For example, in the embodiments shown in FIGS. 25 to 28, the squaring circuit is composed of npn transistors, and the differential pair or cross-connection emitter pair forming the mixer circuit is composed of pnp transistors. Is a pnp transistor, and the differential pair or the cross-coupled emitter pair forming the mixer circuit is np
It goes without saying that a frequency multiplication / mixer circuit can also be realized by using n transistors.
【０１３６】[0136]
【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路は、低電圧動作が可能であり、電源電圧
を３Ｖ以下に下げられるという効果がある。As described above, the frequency multiplication / mixer circuit of the present invention is capable of low-voltage operation and has the effect of reducing the power supply voltage to 3 V or less.
【図１】本発明の第１の実施例による周波数逓倍・ミキ
サ回路を示す回路図である。FIG. 1 is a circuit diagram showing a frequency multiplication / mixer circuit according to a first embodiment of the present invention.
【図２】図１に示した周波数逓倍・ミキサ回路を構成す
る２乗回路の第１の例を示す回路図である。FIG. 2 is a circuit diagram showing a first example of a squaring circuit forming the frequency multiplication / mixer circuit shown in FIG.
【図３】図１に示した周波数逓倍・ミキサ回路を構成す
る２乗回路の第２の例を示す回路図である。FIG. 3 is a circuit diagram showing a second example of a squaring circuit forming the frequency multiplication / mixer circuit shown in FIG. 1.
【図４】図１に示した周波数逓倍・ミキサ回路を構成す
る２乗回路の第３の例を示す回路図である。FIG. 4 is a circuit diagram showing a third example of a squaring circuit forming the frequency multiplication / mixer circuit shown in FIG. 1.
【図５】図４に示した２乗回路の入出力特性図である。5 is an input / output characteristic diagram of the squaring circuit shown in FIG.
【図６】本発明の第２の実施例による周波数逓倍・ミキ
サ回路を示す回路図である。FIG. 6 is a circuit diagram showing a frequency multiplication / mixer circuit according to a second embodiment of the present invention.
【図７】図６に示す周波数逓倍・ミキサ回路において２
乗回路をエミッタ面積比がＫ：１の２対の不平衡差動対
から構成した場合の周波数逓倍・ミキサ回路を示す回路
図である。7 is a circuit diagram of a frequency multiplication / mixer circuit shown in FIG.
FIG. 7 is a circuit diagram showing a frequency multiplication / mixer circuit in the case where the squaring circuit is composed of two pairs of unbalanced differential pairs having an emitter area ratio of K: 1.
【図８】図６に示す周波数逓倍・ミキサ回路において２
乗回路をゲートＷ／Ｌ比がＫ：１の２対のＭＯＳトラン
ジスタからなる不平衡差動対から構成した場合の周波数
逓倍・ミキサ回路を示す回路図である。FIG. 8 is a circuit diagram of a frequency multiplication / mixer circuit shown in FIG.
FIG. 6 is a circuit diagram showing a frequency multiplication / mixer circuit in the case where the squaring circuit is composed of an unbalanced differential pair including two pairs of MOS transistors having a gate W / L ratio of K: 1.
【図９】図８に示す２乗回路の入出力特性図である。9 is an input / output characteristic diagram of the squaring circuit shown in FIG.
【図１０】図６に示す周波数逓倍・ミキサ回路において
２乗回路を等しいオフセット電圧が印加された２対の不
平衡差動対から構成した場合の周波数逓倍・ミキサ回路
を示す回路図である。10 is a circuit diagram showing a frequency multiplication / mixer circuit in the frequency multiplication / mixer circuit shown in FIG. 6 when the squaring circuit is composed of two pairs of unbalanced differential pairs to which equal offset voltages are applied.
【図１１】図６に示す周波数逓倍・ミキサ回路において
２乗回路を等しいオフセット電圧が印加された２対のＭ
ＯＳ不平衡差動対から構成した場合の周波数逓倍・ミキ
サ回路を示す回路図である。11 is a diagram showing a frequency multiplication / mixer circuit shown in FIG.
FIG. 6 is a circuit diagram showing a frequency multiplication / mixer circuit in the case of being composed of an OS unbalanced differential pair.
【図１２】図１１に示す２乗回路の入出力特性図であ
る。12 is an input / output characteristic diagram of the squaring circuit shown in FIG.
【図１３】図６に示す周波数逓倍・ミキサ回路において
２乗回路がコレクタを共通接続した２対のトランジスタ
対が一つの電流源で駆動されるクァドリテールセルの場
合の周波数逓倍・ミキサ回路を示す回路図である。13 is a diagram showing a frequency multiplication / mixer circuit in the case of a quadritail cell in which two pairs of transistors whose collectors are commonly connected in the square circuit are driven by one current source in the frequency multiplication / mixer circuit shown in FIG. 6; It is a circuit diagram shown.
【図１４】図６に示す周波数逓倍・ミキサ回路において
２乗回路がドレインを共通接続した２対のトランジスタ
対が一つの電流源で駆動されるＭＯＳクァドリテールセ
ルの場合の周波数逓倍・ミキサ回路を示す回路図であ
る。14 is a frequency multiplication / mixer circuit in the frequency multiplication / mixer circuit shown in FIG. 6 in the case of a MOS quadritail cell in which two pairs of transistors whose drains are commonly connected are driven by one current source; It is a circuit diagram showing.
【図１５】図１４に示す２乗回路の入出力特性図であ
る。15 is an input / output characteristic diagram of the squaring circuit shown in FIG.
【図１６】図６に示す周波数逓倍・ミキサ回路において
２乗回路として第１の従来例に示した２乗回路を用いた
周波数逓倍・ミキサ回路を示す回路図である。16 is a circuit diagram showing a frequency multiplication / mixer circuit using the squaring circuit shown in the first conventional example as a squaring circuit in the frequency multiplication / mixer circuit shown in FIG. 6;
【図１７】本発明の第３の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 17 is a circuit diagram showing a frequency multiplication / mixer circuit according to a third embodiment of the present invention.
【図１８】図１７に示した第３の実施例による周波数逓
倍・ミキサ回路の変形例を示す回路図である。FIG. 18 is a circuit diagram showing a modification of the frequency multiplication / mixer circuit according to the third embodiment shown in FIG.
【図１９】本発明の第４の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 19 is a circuit diagram showing a frequency multiplication / mixer circuit according to a fourth embodiment of the present invention.
【図２０】本発明の第５の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 20 is a circuit diagram showing a frequency multiplication / mixer circuit according to a fifth embodiment of the present invention.
【図２１】図２０に示した交叉接続エミッタ結合対の入
出力特性図である。21 is an input / output characteristic diagram of the cross-coupled emitter coupling pair shown in FIG. 20. FIG.
【図２２】図２０に示した交叉接続エミッタ結合対のト
ランスコンダクタンス特性図である。22 is a transconductance characteristic diagram of the cross-connected emitter coupling pair shown in FIG. 20. FIG.
【図２３】本発明の第６の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 23 is a circuit diagram showing a frequency multiplication / mixer circuit according to a sixth embodiment of the present invention.
【図２４】本発明の第７の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 24 is a circuit diagram showing a frequency multiplication / mixer circuit according to a seventh embodiment of the present invention.
【図２５】本発明の第８の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 25 is a circuit diagram showing a frequency multiplication / mixer circuit according to an eighth embodiment of the present invention.
【図２６】本発明の第９の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 26 is a circuit diagram showing a frequency multiplication / mixer circuit according to a ninth embodiment of the present invention.
【図２７】本発明の第１０の実施例による周波数逓倍・
ミキサ回路を示す回路図である。FIG. 27 is a frequency multiplication according to the tenth embodiment of the present invention.
It is a circuit diagram which shows a mixer circuit.
【図２８】本発明の第１１の実施例による周波数逓倍・
ミキサ回路を示す回路図である。FIG. 28 is a frequency multiplication circuit according to an eleventh embodiment of the present invention.
It is a circuit diagram which shows a mixer circuit.
【図２９】第１の従来例による周波数逓倍・ミキサ回路
を示す回路図である。FIG. 29 is a circuit diagram showing a frequency multiplication / mixer circuit according to a first conventional example.
【図３０】図２９に示した周波数逓倍・ミキサ回路に使
用される２乗回路の入出力特性図である。30 is an input / output characteristic diagram of the squaring circuit used in the frequency multiplication / mixer circuit shown in FIG. 29.
【図３１】第２の従来例による周波数逓倍・ミキサ回路
を示す回路図である。FIG. 31 is a circuit diagram showing a frequency multiplication / mixer circuit according to a second conventional example.
【図３２】図３１に示した周波数逓倍・ミキサ回路に使
用される２乗回路の入出力特性をエミッタ面積比Ｋをパ
ラメータにして示した図である。32 is a diagram showing the input / output characteristics of the squaring circuit used in the frequency multiplication / mixer circuit shown in FIG. 31 with the emitter area ratio K as a parameter.
４１ エミッタ面積比がＫ：１の２対の不平衡対から
構成される２乗回路 ４１ａ ２対の差動対の入力にそれぞれ等しいオフセ
ット電圧を印加して入力を交叉接続し、出力を並列接続
して得られる２乗回路 ４１ｂ コレクタを共通接続した２対のトランジスタ
対が一つの電流源で駆動されるクァトリテールセルから
成る２乗回路 ４１ｃ ゲートＷ／Ｌ比がＫ：１の２対のＭＯＳトラ
ンジスタからなる不平衡差動対から構成される２乗回路 ４１ｄ 等しいオフセット電圧が印加された２対のＭ
ＯＳ不平衡差動対から構成された２乗回路 ４１ｅ コレクタを共通接続した２対のトランジスタ
対が一つの電流源で駆動されるクァドリテールセルから
成る２乗回路 ４１ｆ ドレインを共通接続した２対のトランジスタ
対が一つの電流源で駆動されるＭＯＳクァドリテールセ
ルから成る２乗回路 ４１ｇ ２乗回路 ４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ ２乗回路 ４２，４２Ｃ，４２Ｄ，４２Ｇ 交叉接続エミッタ結
合対 ４２Ａ，４２Ｅ エミッタ結合対（差動対） ４２Ｂ，４２Ｆ ２対の交叉接続エミッタ結合対41 Square circuit composed of two unbalanced pairs with emitter area ratio K: 1 41a Inputs of two differential pairs are applied with equal offset voltage to cross-connect the inputs, and outputs are connected in parallel The square circuit 41b obtained by the above is composed of a quarttail cell in which two pairs of transistors having collectors commonly connected are driven by a single current source 41c Two pairs of MOS with a gate W / L ratio of K: 1 Square circuit composed of unbalanced differential pair of transistors 41d Two pairs of M to which equal offset voltage is applied
Square circuit 41e composed of OS unbalanced differential pair 41e Square circuit 41f composed of quadritail cells in which collectors are commonly connected and driven by one current source 41f Two pairs of drains commonly connected Square circuit 41g square circuit 41A, 41B, 41C, 41D square circuit 42, 42C, 42D, 42G cross-connected emitter coupled pair 42A, whose transistor pair is a MOS quadritail cell driven by one current source 42E Emitter-coupled pair (differential pair) 42B, 42F Two pairs of cross-connected emitter-coupled pair
Claims (10)
路の定電流回路を構成するトランジスタのベース電圧に
畳重されて高周波信号が入力されることを特徴とする周
波数逓倍・ミキサ回路。1. A frequency multiplication / mixer circuit, wherein a high frequency signal is input by being superimposed on a base voltage of a transistor forming a constant current circuit of a squaring circuit which inputs a local frequency signal.
タ結合対がローカル周波数信号を入力とする２乗回路の
差動出力電流で駆動されることを特徴とする周波数逓倍
・ミキサ回路。2. A frequency multiplier / mixer circuit, wherein a cross-connected emitter coupled pair having a high frequency signal as an input is driven by a differential output current of a squaring circuit having a local frequency signal as an input.
叉接続エミッタ結合対がエミッタ面積比が１：２±√３
である２対の交叉接続不平衡エミッタ結合対から構成さ
れることを特徴とする、請求項２記載の周波数逓倍・ミ
キサ回路。3. There are two outputs of the squaring circuit, and the cross-linked emitter coupling pair has an emitter area ratio of 1: 2 ± √3.
3. The frequency multiplier / mixer circuit according to claim 2, wherein the frequency multiplier / mixer circuit is composed of two pairs of cross-connected unbalanced emitter-coupled pairs.
前記交叉接続エミッタ結合対を構成するトランジスタの
極性が互いに異なることを特徴とする、請求項２記載の
周波数逓倍・ミキサ回路。4. The frequency multiplier / mixer circuit according to claim 2, wherein the transistors forming the squaring circuit and the transistors forming the cross-connected emitter coupling pair have polarities different from each other.
がローカル周波数信号を入力とする２乗回路の出力電流
で駆動されることを特徴とする周波数逓倍・ミキサ回
路。5. A frequency multiplication / mixer circuit, wherein an emitter-coupled pair having a high frequency signal as an input is driven by an output current of a squaring circuit having a local frequency signal as an input.
ミッタ結合対がエミッタ面積比が１：２±√３である２
対の交叉接続不平衡エミッタ結合対から構成されること
を特徴とする、請求項５記載の周波数逓倍・ミキサ回
路。6. The square circuit has two outputs, and the emitter coupling pair has an emitter area ratio of 1: 2 ± √3.
6. The frequency multiplier / mixer circuit according to claim 5, wherein the frequency multiplier / mixer circuit comprises a pair of cross-connected unbalanced emitter-coupled pairs.
前記エミッタ結合対を構成するトランジスタの極性が互
いに異なることを特徴とする、請求項５記載の周波数逓
倍・ミキサ回路。7. The frequency multiplication / mixer circuit according to claim 5, wherein the transistors forming the squaring circuit and the transistors forming the emitter-coupled pair have polarities different from each other.
を駆動する定電流源に、ローカル周波数信号を入力とす
る２乗回路の出力電流が流し込まれることを特徴とする
周波数逓倍・ミキサ回路。8. A frequency multiplication / mixer circuit, wherein an output current of a squaring circuit having a local frequency signal as an input is supplied to a constant current source for driving an emitter-coupled pair having a high frequency signal as an input.
ミッタ結合対がエミッタ面積比が１：２±√３である２
対の交叉接続不平衡エミッタ結合対から構成されること
を特徴とする、請求項８記載の周波数逓倍・ミキサ回
路。9. The square circuit has two outputs, and the emitter coupling pair has an emitter area ratio of 1: 2 ± 3.
9. The frequency multiplier / mixer circuit according to claim 8, wherein the frequency multiplier / mixer circuit comprises a pair of cross-connected unbalanced emitter coupled pairs.
と前記エミッタ結合対を構成するトランジスタの極性が
互いに異なることを特徴とする、請求項８記載の周波数
逓倍・ミキサ回路。10. The frequency multiplier / mixer circuit according to claim 8, wherein the transistors forming the squaring circuit and the transistors forming the emitter-coupled pair have polarities different from each other.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268936A JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
| GB9421521A GB2284116B (en) | 1993-10-27 | 1994-10-26 | Frequency multiplier and mixing circuit |
| US08/329,324 US5552734A (en) | 1993-10-27 | 1994-10-26 | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| GB9811143A GB2322492B (en) | 1993-10-27 | 1994-10-26 | Frequency multiplier and mixing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5268936A JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14795597A Division JPH1075124A (en) | 1997-06-05 | 1997-06-05 | Frequency multiplying and mixer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122939A true JPH07122939A (en) | 1995-05-12 |
| JP2885021B2 JP2885021B2 (en) | 1999-04-19 |
Family
ID=17465345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5268936A Expired - Fee Related JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885021B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538560A (en) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | Multipliers, mixers, modulators, receivers and transmitters |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161405A (en) * | 1982-03-18 | 1983-09-26 | Matsushita Electric Ind Co Ltd | Frequency converting circuit device |
| JPS62294305A (en) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | Frequency conversion circuit |
| JPH0391305A (en) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | Frequency converter and tuner circuit using the same |
| JPH03204205A (en) * | 1989-12-29 | 1991-09-05 | Nec Corp | Integrated circuit device |
| JPH04240904A (en) * | 1991-01-24 | 1992-08-28 | Nec Corp | Frequency multiple mixer circuit |
| JPH04253409A (en) * | 1991-01-29 | 1992-09-09 | Nec Corp | Frequency multiplier/mixer circuit |
| JPH05129836A (en) * | 1991-10-30 | 1993-05-25 | Nec Corp | Frequency multiplier/mixer circuit |
-
1993
- 1993-10-27 JP JP5268936A patent/JP2885021B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161405A (en) * | 1982-03-18 | 1983-09-26 | Matsushita Electric Ind Co Ltd | Frequency converting circuit device |
| JPS62294305A (en) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | Frequency conversion circuit |
| JPH0391305A (en) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | Frequency converter and tuner circuit using the same |
| JPH03204205A (en) * | 1989-12-29 | 1991-09-05 | Nec Corp | Integrated circuit device |
| JPH04240904A (en) * | 1991-01-24 | 1992-08-28 | Nec Corp | Frequency multiple mixer circuit |
| JPH04253409A (en) * | 1991-01-29 | 1992-09-09 | Nec Corp | Frequency multiplier/mixer circuit |
| JPH05129836A (en) * | 1991-10-30 | 1993-05-25 | Nec Corp | Frequency multiplier/mixer circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538560A (en) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | Multipliers, mixers, modulators, receivers and transmitters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885021B2 (en) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481224A (en) | Differential amplifier circuit having a driver with square-law characteristic | |
| US5523717A (en) | Operational transconductance amplifier and Bi-MOS multiplier | |
| GB2284116A (en) | Mixing circuits | |
| JPH06177672A (en) | Differential amplifier circuit | |
| JPH09238032A (en) | Ota and bipolar multiplier | |
| JP2841978B2 (en) | Frequency multiplication / mixer circuit | |
| EP1335487A2 (en) | Quadrature mixer circuit using double frequency conversion | |
| EP1490961B1 (en) | Linearity improvement of gilbert mixers | |
| JP2576774B2 (en) | Tripura and Quadrupra | |
| JP2874616B2 (en) | OTA and multiplier | |
| EP0672992A1 (en) | Analog multiplier using multitail cell | |
| Kimura | The ultra-multi-tanh technique for bipolar linear transconductance amplifiers | |
| JP2885021B2 (en) | Frequency multiplier / mixer circuit | |
| KR0160361B1 (en) | Analog multiplier using quadritail circuits | |
| JPH1075124A (en) | Frequency multiplying and mixer circuit | |
| JP4053108B2 (en) | Semiconductor integrated circuit | |
| JP3189710B2 (en) | Analog multiplier | |
| JP2778615B2 (en) | Logarithmic IF amplifier circuit | |
| GB2305564A (en) | Bipolar operational transconductance amplifier | |
| JP2541495B2 (en) | Frequency multiplication / mixer circuit with AGC | |
| JPH06162229A (en) | Multiplier | |
| GB2319372A (en) | Bi-MOS multiplier | |
| GB2322492A (en) | Mixing circuits | |
| JP2000315919A (en) | Mixer circuit | |
| JP2740440B2 (en) | Analog multiplication circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
| LAPS | Cancellation because of no payment of annual fees |