JP2885021B2 - Frequency multiplier / mixer circuit - Google Patents
Frequency multiplier / mixer circuitInfo
- Publication number
- JP2885021B2 JP2885021B2 JP5268936A JP26893693A JP2885021B2 JP 2885021 B2 JP2885021 B2 JP 2885021B2 JP 5268936 A JP5268936 A JP 5268936A JP 26893693 A JP26893693 A JP 26893693A JP 2885021 B2 JP2885021 B2 JP 2885021B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- mixer circuit
- equation
- squaring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は周波数逓倍・ミキサ回路
に関し、特に半導体集積回路上に形成される、低電圧動
作可能な周波数逓倍・ミキサ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency multiplier / mixer circuit, and more particularly to a frequency multiplier / mixer circuit formed on a semiconductor integrated circuit and capable of operating at a low voltage.
【0002】[0002]
【従来の技術】従来の周波数逓倍・ミキサ回路として
は、先に本願出願人による図29に示す特開平4−25
3409号公報や図31に示す特開平4−240904
号公報が開示されている。2. Description of the Related Art A conventional frequency multiplication / mixer circuit is disclosed in Japanese Unexamined Patent Publication No.
No. 3409 and JP-A-4-240904 shown in FIG.
Is disclosed.
【0003】図29を参照すると、第1の従来例の周波
数逓倍・ミキサ回路は、エミッタ同士が共通接続される
2対の差動対トランジスタQ1dとQ2d及びQ3dと
Q4dからなる2乗回路41gを有する。2個のトラン
ジスタQ0aとQ0bはそれぞれの差動対トランジスタ
の定電流源である。トランジスタQ0aとQ0bのベー
スにはベース電圧VF に高周波信号VREが畳重されて印
加される。Referring to FIG. 29, a frequency multiplier / mixer circuit according to a first conventional example includes a squaring circuit 41g including two pairs of differential pair transistors Q1d and Q2d and emitters Q3d and Q4d whose emitters are commonly connected. Have. The two transistors Q0a and Q0b are constant current sources for the respective differential pair transistors. The base of the transistor Q0a and Q0b high-frequency signal V RE is applied is Tatamikasane the base voltage V F.
【0004】図29に示す周波数逓倍・ミキサ回路おい
て、その差動出力電流ΔIOUT は、a,b,cを定数と
して、下記の数式1で近似される。但し、ローカル周波
数信号の入力電圧をVLOとする。In the frequency multiplication / mixer circuit shown in FIG. 29, the differential output current ΔI OUT is approximated by the following equation 1 with a, b, and c as constants. However, the input voltage of the local frequency signal is V LO .
【0005】[0005]
【数1】 (Equation 1)
【0006】ここで、VT は熱電圧であり、VT =kT
/qと表される。ただし、kはボルツマン定数、Tは絶
対温度、qは単位電子電荷である。また、αFnはnpn
トランジスタの電流増幅率である。図30に、こうして
得られる2乗回路41gの入出力特性を示す。Here, V T is a thermal voltage, and V T = kT
/ Q. Here, k is Boltzmann's constant, T is absolute temperature, and q is unit electron charge. Α Fn is npn
This is the current amplification factor of the transistor. FIG. 30 shows the input / output characteristics of the squaring circuit 41g thus obtained.
【0007】また、トランジスタQ0aのコレクタ電流
IO は下記の数式2で示される。The collector current I O of the transistor Q0a is expressed by the following equation (2).
【0008】[0008]
【数2】 (Equation 2)
【0009】級数展開すると、コレクタ電流IO は下記
の数式3で表される。When the series is expanded, the collector current I O is expressed by the following equation (3).
【0010】[0010]
【数3】 (Equation 3)
【0011】ここで、|VRF|《VT として2次以上の
高次の項を無視すると、コレクタ電流IO は下記の数式
4で近似できる。Here, if | V RF | << V T and the second-order and higher-order terms are ignored, the collector current I O can be approximated by the following equation (4).
【0012】[0012]
【数4】 (Equation 4)
【0013】この時に、上記数式4を上記数式1に代入
すれば、積VLO 2 VRFが得られる。VLOおよびVRFを下
記の数式5および数式6とおく。At this time, by substituting Equation 4 into Equation 1, the product V LO 2 V RF is obtained. V LO and V RF are represented by the following Expressions 5 and 6.
【0014】[0014]
【数5】 (Equation 5)
【0015】[0015]
【数6】 (Equation 6)
【0016】すると、積VLO 2 VRFは下記の数式7で表
される。Then, the product V LO 2 V RF is expressed by the following equation (7).
【0017】[0017]
【数7】 (Equation 7)
【0018】上記数式7より、ローカル周波数fLOの2
倍波(2fLO)と高周波周波数fRFの積cos{2π
(2fLO)t)}cos(2πfRFt)を含む項が得ら
れる。ここで上記積は、下記の数式8で表される。From the above equation (7), the local frequency f LO of 2
The product of the harmonic (2f LO ) and the high frequency f RF cos {2π
A term including (2f LO ) t)} cos (2πf RF t) is obtained. Here, the product is represented by the following Expression 8.
【0019】[0019]
【数8】 (Equation 8)
【0020】この数式8から、ローカル周波数fLOの2
倍波(2fLO)と高周波周波数fRFの和と差の周波数成
分(2fLO+fRF)及び(2fLO−fRF)が得られ、周
波数逓倍・ミキサ回路が実現できる。この場合には、ミ
キサ回路としての3次歪を改善するために、高周波信号
電圧が畳重されるエミッタ接地のカレントミラー回路に
エミッタ抵抗を挿入するやり方が良く行われる。高周波
信号に対する接地抵抗を下げて高周波利得を高くするた
めには、エミッタを容量(コンデンサ)で接地する必要
があるが、動作原理は上述した通りである。From equation 8, the local frequency f LO of 2
Harmonic (2f LO) and high-frequency frequency f RF of the sum and difference frequency components (2f LO + f RF) and (2f LO -f RF) is obtained, the frequency multiplier mixer circuit can be realized. In this case, in order to improve the third-order distortion as a mixer circuit, a method of inserting an emitter resistor into a common-emitter current mirror circuit on which a high-frequency signal voltage is superposed is often used. In order to increase the high-frequency gain by lowering the ground resistance with respect to the high-frequency signal, it is necessary to ground the emitter with a capacitor (capacitor), but the operation principle is as described above.
【0021】図31を参照すると、第2の従来例の周波
数逓倍・ミキサ回路は、エミッタ面積比がK:1の2対
の不平衡差動対から構成される2乗回路41の差動出力
電流を、電源側およびグランド側の2つのカレントミラ
ー回路43b、44aで折り返し、高周波信号VRFが入
力される差動対の駆動電流としてミキサ回路42Aを構
成している。Referring to FIG. 31, the frequency multiplier / mixer circuit of the second conventional example has a differential output of a square circuit 41 composed of two unbalanced differential pairs having an emitter area ratio of K: 1. The current is turned back by the two current mirror circuits 43b and 44a on the power supply side and the ground side, and the mixer circuit 42A is configured as a drive current for a differential pair to which the high-frequency signal VRF is input.
【0022】エミッタ面積比がK:1の2対の不平衡差
動対から構成される2乗回路41の差動出力電流ΔIは
下記の数式9および数式10と求まる。The differential output current ΔI of the squaring circuit 41 composed of two unbalanced differential pairs having an emitter area ratio of K: 1 is obtained by the following equations (9) and (10).
【0023】[0023]
【数9】 (Equation 9)
【0024】[0024]
【数10】 (Equation 10)
【0025】図32に、こうして得られる2乗回路41
の入出力特性をエミッタ面積比Kをパラメータにして示
す。2乗回路41としての入力電圧範囲が最も広くなる
のはK≒10.5の場合である。この時に、入力電圧範
囲を2VT 以内に限定すれば、ほぼ良好な2乗特性が得
られる。すなわち、入力電圧をローカル周波数信号VLO
とすれば、ローカル周波数信号VLOを2逓倍できる。ロ
ーカル周波数信号VLOの入力電圧範囲を2VT 以内に限
定すれば、2逓倍出力にフィルタは不要となり、回路的
に直結できLSI化に適した回路である。すなわち、2
乗回路41の差動出力電流ΔIは下記の数式11で近似
される。FIG. 32 shows the squaring circuit 41 thus obtained.
Are shown using the emitter area ratio K as a parameter. The input voltage range of the squaring circuit 41 is the largest when K ≒ 10.5. At this time, if the input voltage range is limited to 2 V T or less, a substantially good square characteristic can be obtained. That is, the input voltage is changed to the local frequency signal V LO
Then, the local frequency signal V LO can be doubled. If the input voltage range of the local frequency signal V LO is limited to 2 V T or less, a filter is not required for the doubled output, and the circuit can be directly connected in circuit and is suitable for LSI. That is, 2
The differential output current ΔI of the multiplying circuit 41 is approximated by the following equation (11).
【0026】[0026]
【数11】 [Equation 11]
【0027】したがって、差動対で構成されるミキサ回
路42Aの差動出力電流ΔIOUT は、下記の数式12で
示される。Therefore, the differential output current ΔI OUT of the mixer circuit 42A composed of a differential pair is expressed by the following equation (12).
【0028】[0028]
【数12】 (Equation 12)
【0029】小信号の場合、ミキサ回路42Aの差動出
力電流ΔIOUT は、下記の数式13および数式14で近
似される。In the case of a small signal, the differential output current ΔI OUT of the mixer circuit 42A is approximated by the following equations (13) and (14).
【0030】[0030]
【数13】 (Equation 13)
【0031】[0031]
【数14】 [Equation 14]
【0032】上記数式14には、ローカル周波数fLOの
2倍波(2fLO)と高周波周波数fRFの積cos{2π
(2fLO)t)}cos(2πfRFt)を含む項が得ら
れる。したがって、ローカル周波数fLOの2倍波(2f
LO)と高周波周波数fRFの和と差の周波数成分(2fLO
+fRF)及び(2fLO−fRF)が得られ、周波数逓倍・
ミキサ回路が実現できる。In the above equation (14), the product of the second harmonic (2f LO ) of the local frequency f LO and the high frequency frequency f RF cosco2π
A term including (2f LO ) t)} cos (2πf RF t) is obtained. Therefore, the second harmonic (2f) of the local frequency f LO
LO) and the high-frequency frequency f RF of the sum and difference frequency components (2f LO
+ F RF ) and (2f LO -f RF ) are obtained.
A mixer circuit can be realized.
【0033】[0033]
【発明が解決しようとする課題】このように、従来の周
波数逓倍・ミキサ回路では、3V以下の低電圧動作が可
能である。また、回路規模も比較的小さいという利点が
あり、その効用は大きい。しかし、低電圧動作が可能で
ある周波数逓倍・ミキサ回路は上述した従来回路例の他
にも、以下に詳細に説明するように数種類も実現でき、
さらに低電圧動作化や回路規模の縮小が可能になってく
る。As described above, the conventional frequency multiplication / mixer circuit can operate at a low voltage of 3 V or less. In addition, there is an advantage that the circuit scale is relatively small, and its utility is great. However, in addition to the above-described conventional circuit example, several types of frequency multiplication / mixer circuits capable of low-voltage operation can be realized as described in detail below.
Further, low-voltage operation and circuit scale reduction can be achieved.
【0034】本発明の目的は、低電圧で動作が可能な周
波数逓倍・ミキサ回路を提供することにある。An object of the present invention is to provide a frequency multiplier / mixer circuit which can operate at a low voltage.
【0035】[0035]
【課題を解決するための手段】本発明の周波数逓倍・ミ
キサ回路は、ローカル周波数信号を入力とする2乗回路
を駆動する定電流に重畳されて高周波信号が入力され、
ローカル周波数信号の2倍周波数と高周波信号が混合さ
れる周波数定倍・ミキサ回路において、前記2乗回路が
オフセットが印加された2対の差動対または4つのトラ
ンジスタが共通の電流で駆動されるクァドリテールセル
から構成される。 A frequency multiplier / mixer circuit according to the present invention is a square circuit having a local frequency signal as an input.
A high-frequency signal is input superimposed on the constant current driving the
High frequency signal mixed with twice frequency of local frequency signal
In the constant frequency / mixer circuit,
Two differential pairs or four trucks with offset applied
Transistors are driven by a common current
Consists of
【0036】[0036]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0037】図1に本発明の第1の実施例による周波数
逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ回
路は、ローカル周波数fLOをもつローカル周波数信号V
LOが供給される2乗回路41を有する。2乗回路41の
定電流源回路はトランジスタQ0を有する。トランジス
タQ0のベースには、ベース電圧VF に高周波周波数f
REの高周波信号電圧VRFが畳重されて印加されている。FIG. 1 shows a frequency multiplier / mixer circuit according to a first embodiment of the present invention. The illustrated frequency multiplier / mixer circuit has a local frequency signal V having a local frequency f LO.
It has a squaring circuit 41 to which LO is supplied. The constant current source circuit of the squaring circuit 41 has a transistor Q0. The base of the transistor Q0, the base voltage V F to a high-frequency frequency f
The high-frequency signal voltage VRF of RE is superposed and applied.
【0038】2乗回路41の差動出力電流をΔIOUT と
すると、それは下記の数式15で表される。Assuming that the differential output current of the squaring circuit 41 is ΔI OUT , it is represented by the following equation (15).
【0039】[0039]
【数15】 (Equation 15)
【0040】ここで、ΔIOUT は2乗回路41の差動出
力電流であるから、上記数式15中のf(VLO)は下記
の数式16で表せる。Here, since ΔI OUT is the differential output current of the squaring circuit 41, f (V LO ) in the above equation (15) can be expressed by the following equation (16).
【0041】[0041]
【数16】 (Equation 16)
【0042】f(VLO)は一般にローカル周波数信号V
LOの2次の項以外にもローカル周波数信号VLOの高次の
項を含むが、2乗回路41は、適当な入力信号レベルで
は、ローカル周波数信号VLOの2次の項が支配的になり
得る回路でなければならない。さもなければ、2乗回路
とは呼べない。F (V LO ) is generally the local frequency signal V
Although the higher order term of the local frequency signal V LO is included in addition to the second order term of the LO , the squaring circuit 41 determines that at an appropriate input signal level, the second order term of the local frequency signal V LO is dominant. It must be a possible circuit. Otherwise, it cannot be called a squaring circuit.
【0043】2乗回路41の定電流源回路を構成するト
ランジスタQ0のベースに印加されるべース電圧VF に
は高周波信号電圧VRFが畳重されているから、トランジ
スタQ0のコレクタ電流IO は下記の数式17で表わさ
れる。[0043] Since the high-frequency signal voltage V RF is the square circuit constant current source base over scan voltage V F applied to the base of the transistor Q0 constituting the circuit 41 is Tatamikasane, the collector current I of the transistor Q0 O is represented by the following equation (17).
【0044】[0044]
【数17】 [Equation 17]
【0045】ここで、Is は飽和電流である。上記数式
17を級数展開すると、コレクタ電流IO は下記の数式
18で表わされる。[0045] Here, I s is the saturation current. When the above equation (17) is expanded in series, the collector current I O is expressed by the following equation (18).
【0046】[0046]
【数18】 (Equation 18)
【0047】ここで、|VRF|《VT として2次以上の
高次の項を無視すると、コレクタ電流IO は下記の数式
19で近似できる。Here, if | V RF | << V T and higher-order terms of second order or higher are ignored, the collector current I O can be approximated by the following equation (19).
【0048】[0048]
【数19】 [Equation 19]
【0049】この時に、上記数式19を上記数式15に
代入すれば、積VLO 2 VRFが得られる。したがって、上
述したように、ローカル周波数fLOの2倍波(2fLO)
と高周波周波数fREの和と差の周波数成分(2fLO+f
RE)及び(2fLO−fRE)が得られ、周波数逓倍・ミキ
サ回路が実現できる。At this time, by substituting equation (19) into equation (15), the product V LO 2 VRF is obtained. Therefore, as described above, the second harmonic of the local frequency f LO (2f LO )
A frequency component of the sum and difference of the high-frequency frequency f RE (2f LO + f
RE ) and (2f LO −f RE ) are obtained, and a frequency multiplication / mixer circuit can be realized.
【0050】図2を参照すると、従来の2乗回路41
は、従来回路の第2の例で示したエミッタ面積比がK:
1の2対の不平衡差動対Q1とQ3、Q2とQ4から構
成される。この場合には、f(VLO)が下記の数式20
で表される。Referring to FIG. 2, a conventional squaring circuit 41
Means that the emitter area ratio shown in the second example of the conventional circuit is K:
One unbalanced differential pair Q1 and Q3, and Q2 and Q4. In this case, f (V LO ) is given by the following equation (20).
It is represented by
【0051】[0051]
【数20】 (Equation 20)
【0052】同様に、積VLO 2 VRFが得られ、ローカル
周波数fLOの2倍波(2fLO)と高周波周波数fREの和
と差の周波数成分(2fLO+fRE)及び(2fLO−
fRE)が得られ、周波数逓倍・ミキサ回路が実現でき
る。Similarly, the product V LO 2 V RF is obtained, and the frequency components (2f LO + f RE ) and (2f LO + f RE ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RE are obtained. −
f RE ) is obtained, and a frequency multiplication / mixer circuit can be realized.
【0053】図3を参照すると、他の2乗回路41a
は、2対の差動対Q1aとQ3aおよびQ2aとQ4a
の入力にそれぞれ等しいオフセット電圧VK を印加し
て、入力を交叉接続し、出力を並列接続して得られる。
この場合には、f(VLO)が下記の数式21で表され
る。Referring to FIG. 3, another squaring circuit 41a
Are two differential pairs Q1a and Q3a and Q2a and Q4a
The same offset voltage V K is applied to each input, the inputs are cross-connected, and the outputs are connected in parallel.
In this case, f (V LO ) is represented by the following Expression 21.
【0054】[0054]
【数21】 (Equation 21)
【0055】上記数式20と数式21とは、VK =VT
lnKとおくと等価である。したがって、図2に示す回
路と同様に、積VLO 2 VRFが得られ、ローカル周波数f
LOの2倍波(2fLO)と高周波周波数fREの和と差の周
波数成分(2fLO+fRE)及び(2fLO−fRE)が得ら
れ、周波数逓倍・ミキサ回路が実現できる。Equations (20) and (21) show that V K = V T
It is equivalent to lnK. Therefore, similarly to the circuit shown in FIG. 2, the product V LO 2 VRF is obtained, and the local frequency f
Second harmonic (2f LO) frequency components of the sum and difference of the high-frequency frequency f RE of LO (2f LO + f RE) and (2f LO -f RE) is obtained, the frequency multiplier mixer circuit can be realized.
【0056】図4を参照すると、もっと他の2乗回路4
1bは、コレクタを共通接続した2対のトランジスタ対
Q1bとQ2b,Q4bとQ3bが電流源IO で駆動さ
れるクァドリテールセルにおいて、第1のトランジスタ
対Q1bとQ2bには差動入力電圧VLO 2 を印加し、第
2のトランジスタ対Q4bとQ3bには中点電圧を印加
する。この場合には、f(VLO)が下記の数式22で表
される。Referring to FIG. 4, a further squaring circuit 4 is shown.
Reference numeral 1b denotes a quadritail cell in which two transistor pairs Q1b and Q2b, Q4b and Q3b having common collectors are driven by a current source I O , and a differential input voltage V is applied to the first transistor pair Q1b and Q2b. LO 2 is applied, and a midpoint voltage is applied to the second transistor pair Q4b and Q3b. In this case, f (V LO ) is represented by Expression 22 below.
【0057】[0057]
【数22】 (Equation 22)
【0058】図5に上記数式22に示される2乗特性を
示す。入力電圧範囲を|VLO|<2VT に限定すれば、
ほぼ良好な2乗特性が得られる。したがって、同様に、
積VLO 2 VRFが得られ、ローカル周波数fLOの2倍波
(2fLO)と高周波周波数fRFの和と差の周波数成分
(2fLO+fRF)及び(2fLO−fRF)が得られ、周波
数逓倍・ミキサ回路が実現できる。FIG. 5 shows the square characteristic shown by the above equation (22). If the input voltage range is limited to | V LO | <2V T ,
Almost good square characteristics can be obtained. So, similarly,
The product V LO 2 V RF is obtained, and the frequency components (2f LO + f RF ) and (2f LO −f RF ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF are obtained. Thus, a frequency multiplication / mixer circuit can be realized.
【0059】容易に類推できるように、定電流駆動され
る2乗回路であれば、周波数逓倍・ミキサ回路が実現で
きる。As can be easily analogized, a frequency multiplier / mixer circuit can be realized with a square circuit driven by a constant current.
【0060】図6に本発明の第2の実施例による周波数
逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ回
路は、ローカル周波数fLOをもつローカル周波数信号V
LOが供給される2乗回路41と、高周波周波数fREをも
つ高周波信号VRFが供給される交叉接続エミッタ結合対
42とを有し、交叉接続エミッタ結合対42が2乗回路
41の差動出力電流ΔIで駆動される。交叉接続エミッ
タ結合対42は、図6に示すように、トランジスタQ5
〜Q8で構成されている。交叉接続エミッタ結合対42
の差動出力電流ΔIOUT は、下記の数式23で表され
る。FIG. 6 shows a frequency multiplier / mixer circuit according to a second embodiment of the present invention. The illustrated frequency multiplier / mixer circuit has a local frequency signal V having a local frequency f LO.
A square circuit 41 which LO is supplied, and a cross connection emitter-coupled pair 42 a high-frequency signal V RF is supplied with a high-frequency frequency f RE, cross connected emitter-coupled pair 42 is square circuit 41 differential Driven by the output current ΔI. The cross-coupled emitter-coupled pair 42, as shown in FIG.
To Q8. Cross-Connected Emitter Couple Pair 42
The differential output current ΔI OUT is represented by the following equation (23).
【0061】[0061]
【数23】 (Equation 23)
【0062】図7に、2乗回路41がエミッタ面積比が
K:1の2対の不平衡差動対Q1とQ3、Q2とQ4か
ら構成される場合の周波数逓倍・ミキサ回路を示す。FIG. 7 shows a frequency multiplier / mixer circuit in the case where the squaring circuit 41 comprises two unbalanced differential pairs Q1 and Q3 and Q2 and Q4 having an emitter area ratio of K: 1.
【0063】エミッタ面積比がK:1の2対の不平衡差
動対Q1とQ3、Q2とQ4から構成される2乗回路4
1の差動出力電流ΔIは下記の数式24および数式25
で表せる。A squaring circuit 4 composed of two unbalanced differential pairs Q1 and Q3 and Q2 and Q4 having an emitter area ratio of K: 1.
The differential output current ΔI of Equation (1) is expressed by the following Expressions 24 and 25
Can be represented by
【0064】[0064]
【数24】 (Equation 24)
【0065】[0065]
【数25】 (Equation 25)
【0066】したがって、交叉接続エミッタ結合対42
が、エミッタ面積比がK:1の2対の不平衡差動対Q1
とQ3、Q2とQ4から構成される2乗回路41の差動
出力電流ΔIで駆動される周波数逓倍・ミキサ回路の差
動出力電流ΔIOUT は、下記の数式26と求まる。Therefore, the cross-coupled emitter coupling pair 42
Are two pairs of unbalanced differential pairs Q1 having an emitter area ratio of K: 1.
The differential output current ΔI OUT of the frequency-multiplier / mixer circuit driven by the differential output current ΔI of the squaring circuit 41 composed of Q2 and Q2 and Q4 is obtained by the following equation (26).
【0067】[0067]
【数26】 (Equation 26)
【0068】上記数式26は、数式24から数式14と
全く同じように展開でき、ローカル周波数fLOの2倍波
(2fLO)と高周波周波数fRFの積cos{2π(2f
LO)t}cos(2πfRFt}を含む項が得られる。し
たがって、ローカル周波数fLOの2倍波(2fLO)と高
周波周波数fRFの和と差の周波数成分(2fLO+fRF)
及び(2fLO−fRF)が得られ、周波数逓倍・ミキサ回
路が実現できる。Equation 26 can be developed in exactly the same manner as Equations 24 to 14, and the product of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF cos {2π (2f
A term including LO ) t {cos (2πf RF t} is obtained, and therefore, the frequency component of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency f RF (2f LO + f RF )
And (2f LO −f RF ) are obtained, and a frequency multiplication / mixer circuit can be realized.
【0069】図8に、2乗回路41cが、ゲートW/L
比がK:1の2対のMOSトランジスタM1とM3、M
2とM4からなる不平衡差動対から構成される場合の周
波数逓倍・ミキサ回路を示す。FIG. 8 shows that the squaring circuit 41c has a gate W / L
Two pairs of MOS transistors M1, M3, M having a ratio of K: 1
2 shows a frequency multiplying / mixing circuit in the case of an unbalanced differential pair consisting of 2 and M4.
【0070】ゲートW/L比がK:1の2対のMOSト
ランジスタM1とM3、M2とM4からなる不平衡差動
対から構成される2乗回路41cの差動出力電流ΔI
は、入力電圧を限定すると、下記の数式27で表され
る。The differential output current .DELTA.I of the squaring circuit 41c comprising an unbalanced differential pair consisting of two pairs of MOS transistors M1 and M3 and M2 and M4 having a gate W / L ratio of K: 1.
Is limited by the input voltage, and is represented by the following Expression 27.
【0071】[0071]
【数27】 [Equation 27]
【0072】ここで、β=μ(Cox/2)(W/L)は
トランスコンダクタンスパラメータであり、μはキャリ
アの実効モビリティ、Coxは単位面積当たりのゲート酸
化膜容量、W、Lはそれぞれゲート幅、ゲート長であ
る。Here, β = μ (Cox / 2) (W / L) is a transconductance parameter, μ is the effective mobility of the carrier, Cox is the gate oxide film capacity per unit area, and W and L are the gates, respectively. Width, gate length.
【0073】図9に、こうして実現される2乗回路41
cの入出力特性を、Kをパラメータにして示す。MOS
トランジスタで、このように2乗回路を実現する場合に
は、トランスコンダクタンスパラメータβ、具体的に
は、ゲートW/Lの値と駆動電流IO の値で理想的な2
乗特性を持つ入出力電圧範囲が決定され、バイポーラト
ランジスタで実現される図7に示される2乗回路41の
2乗特性の近似誤差の少ない入力電圧範囲よりも広く設
定できる。FIG. 9 shows a squaring circuit 41 realized in this way.
The input / output characteristic of c is shown using K as a parameter. MOS
When a squaring circuit is realized with transistors as described above, the transconductance parameter β, specifically, the value of the gate W / L and the value of the driving current IO are ideal 2
The input / output voltage range having the square characteristic is determined, and can be set wider than the input voltage range with a small approximation error of the square characteristic of the square circuit 41 shown in FIG.
【0074】したがって、交叉接続エミッタ結合対42
が、ゲートW/L比がK:1の2対の不平衡差動対から
構成される2乗回路41cの差動出力電流ΔIで駆動さ
れる周波数逓倍・ミキサ回路の差動出力電流ΔI
OUT は、下記の数式28と求まる。Therefore, the cross-coupled emitter coupling pair 42
However, the differential output current ΔI of the frequency multiplication / mixer circuit driven by the differential output current ΔI of the squaring circuit 41c composed of two unbalanced differential pairs having a gate W / L ratio of K: 1.
OUT is obtained by the following Expression 28.
【0075】[0075]
【数28】 [Equation 28]
【0076】したがって、このように構成した2乗回路
41cを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41c configured as described above, a frequency multiplication / mixer circuit can be similarly realized.
【0077】図10に、2乗回路41aが、等しいオフ
セット電圧VK が印加された2対の不平衡差動対Q1a
とQ3a、Q2aとQ4aから構成される場合の周波数
逓倍・ミキサ回路を示す。すなわち、この2乗回路41
aは図3に示したものと同じである。FIG. 10 shows that the squaring circuit 41a includes two unbalanced differential pairs Q1a to which the same offset voltage V K is applied.
And a frequency multiplying / mixing circuit in the case of comprising Q3a and Q2a and Q4a. That is, the squaring circuit 41
a is the same as that shown in FIG.
【0078】したがって、2乗回路41aの差動出力電
流ΔIは、下記の数式29で表される。Therefore, the differential output current ΔI of the squaring circuit 41a is represented by the following equation (29).
【0079】[0079]
【数29】 (Equation 29)
【0080】したがって、交叉接続エミッタ結合対42
が、等しいオフセット電圧VK が印加された2対の不平
衡差動対Q1aとQ3a、Q2aとQ4aから構成され
る2乗回路41aの差動出力電流ΔIで駆動される周波
数逓倍・ミキサ回路の差動出力電流ΔIOUT は、下記の
数式30と求まる。Therefore, the cross-coupled emitter coupling pair 42
Is the frequency multiplier / mixer circuit driven by the differential output current ΔI of the squaring circuit 41a composed of two unbalanced differential pairs Q1a and Q3a and Q2a and Q4a to which the same offset voltage V K is applied. The differential output current ΔI OUT is obtained by the following Expression 30.
【0081】[0081]
【数30】 [Equation 30]
【0082】したがって、このように構成した2乗回路
41aを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41a configured as described above, a frequency multiplication / mixer circuit can be similarly realized.
【0083】図11に、2乗回路41dが、等しいオフ
セット電圧VK が印加された2対のMOS不平衡差動対
M1aとM3a、M2aとM4aから構成される場合の
周波数逓倍・ミキサ回路を示す。すなわち、この2乗回
路41dの差動出力電流ΔIは、入力電圧を限定する
と、下記の数式31で表される。FIG. 11 shows a frequency multiplication / mixer circuit when the squaring circuit 41d is composed of two pairs of MOS unbalanced differential pairs M1a and M3a and M2a and M4a to which the same offset voltage V K is applied. Show. That is, the differential output current ΔI of the squaring circuit 41d is expressed by the following equation 31 when the input voltage is limited.
【0084】[0084]
【数31】 (Equation 31)
【0085】上記数式31は下記の数式32で近似され
る。The above equation 31 is approximated by the following equation 32.
【0086】[0086]
【数32】 (Equation 32)
【0087】上記数式32に示す近似式により、2乗回
路41dの差動出力電流ΔIは入力電圧VLOに対して2
乗特性を持つことがわかる。なお、この近似式は近似誤
差が少なく、2乗回路41dの差動出力電流ΔIを表す
非常に良い近似式となっている。According to the approximation formula shown in Expression 32, the differential output current ΔI of the squaring circuit 41d is 2 with respect to the input voltage V LO .
It can be seen that it has a power characteristic. This approximation formula has a small approximation error and is a very good approximation formula representing the differential output current ΔI of the squaring circuit 41d.
【0088】図12にこうして実現される2乗回路41
dの入出力特性を、オフセット電圧VK をパラメータに
して示す。FIG. 12 shows a squaring circuit 41 realized in this way.
The input / output characteristics of d are shown using the offset voltage V K as a parameter.
【0089】したがって、交叉接続エミッタ結合対42
が、等しいオフセット電圧VK が印加された2対のMO
S不平衡差動対M1aとM3a、M2aとM4aから構
成される2乗回路41dの差動出力電流ΔIで駆動され
る周波数逓倍・ミキサ回路の差動出力電流ΔIOUT は、
下記の数式33と求まる。Therefore, the cross-coupled emitter coupling pair 42
Are the two pairs of MOs with equal offset voltage V K applied.
The differential output current ΔI OUT of the frequency multiplying / mixer circuit driven by the differential output current ΔI of the squaring circuit 41d composed of the S unbalanced differential pairs M1a and M3a, M2a and M4a is
Equation 33 below is obtained.
【0090】[0090]
【数33】 [Equation 33]
【0091】したがって、このように構成した2乗回路
41dを用いることで、同様に、周波数逓倍・ミキサ回
路が実現できる。Therefore, by using the squaring circuit 41d configured as described above, a frequency multiplication / mixer circuit can be similarly realized.
【0092】図13に、2乗回路41eが、コレクタを
共通接続した2対のトランジスタ対Q1cとQ2c、Q
3cとQ4cが一つの電流源IO で駆動されるクァドリ
テールセルの場合の周波数逓倍・ミキサ回路を示す。こ
の2乗回路(クァドリテールセル)41eの差動出力電
流ΔIは、下記の数式34で表される。In FIG. 13, a squaring circuit 41e comprises two transistor pairs Q1c, Q2c, Q
3 shows a frequency multiplying / mixing circuit in the case where 3c and Q4c are quadrutail cells driven by one current source I O. The differential output current ΔI of the squaring circuit (quadritail cell) 41e is represented by the following Expression 34.
【0093】[0093]
【数34】 (Equation 34)
【0094】したがって、交叉接続エミッタ結合対42
が、クァドリテールセルで構成した2乗回路41eの差
動出力電流ΔIで駆動される周波数逓倍・ミキサ回路の
差動出力電流ΔIOUT は、下記の数式35と求まる。Therefore, the cross-coupled emitter coupling pair 42
However, the differential output current ΔI OUT of the frequency-multiplier / mixer circuit driven by the differential output current ΔI of the squaring circuit 41 e composed of quadritail cells is obtained by the following Expression 35.
【0095】[0095]
【数35】 (Equation 35)
【0096】したがって、このようにクァドリテールセ
ルで構成した2乗回路41eを用いることで、同様に、
周波数逓倍・ミキサ回路が実現できる。Therefore, by using the squaring circuit 41e constituted by quadritail cells in this manner,
A frequency multiplication / mixer circuit can be realized.
【0097】図14に、2乗回路41fが、ドレインを
共通接続した2対のトランジスタ対M1bとM2b、M
3bとM4bが一つの電流源IO で駆動されるMOSク
ァドリテールセルの場合の周波数逓倍・ミキサ回路を示
す。この2乗回路(MOSクァドリテールセル)41f
の差動出力電流ΔIは、入力電圧を限定すると、下記の
数式36で表される。FIG. 14 shows that the squaring circuit 41f has two pairs of transistors M1b, M2b, M
3 shows a frequency multiplication / mixer circuit in the case where MOS transistors 3b and M4b are driven by one current source I O. This squaring circuit (MOS quad tail cell) 41f
When the input voltage is limited, the differential output current ΔI is expressed by the following Expression 36.
【0098】[0098]
【数36】 [Equation 36]
【0099】図15に、MOSクァドリテールセルの入
出力特性を示す。同様に、入力電圧範囲を限定すれば、
2乗回路41fの差動出力電流ΔIは、入力電圧に対し
て理想的2乗特性が得られる。すなわち、MOSクァド
リテールセルは2乗回路となっている。FIG. 15 shows the input / output characteristics of the MOS quadritail cell. Similarly, if the input voltage range is limited,
The differential output current ΔI of the squaring circuit 41f has an ideal square characteristic with respect to the input voltage. That is, the MOS quadritail cell is a squaring circuit.
【0100】したがって、交叉接続エミッタ結合対42
が、MOSクァドリテールセルで構成した2乗回路41
fの差動出力電流ΔIで駆動される周波数逓倍・ミキサ
回路の差動出力電流ΔIOUT は、下記の数式37と求ま
る。Therefore, the cross-coupled emitter coupling pair 42
Is a square circuit 41 composed of MOS quadritail cells.
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the differential output current ΔI of f is obtained by the following Expression 37.
【0101】[0101]
【数37】 (37)
【0102】したがって、このようにMOSクァドリテ
ールセルで構成した2乗回路41fを用いることで、同
様に、周波数逓倍・ミキサ回路が実現できる。Therefore, by using the squaring circuit 41f constituted by the MOS quadritail cells, a frequency multiplication / mixer circuit can be realized in the same manner.
【0103】容易に類推できるように、差動出力電流Δ
Iを持つ2乗回路であれば、周波数逓倍・ミキサ回路が
実現できる。As can be easily inferred, the differential output current Δ
With a square circuit having I, a frequency multiplication / mixer circuit can be realized.
【0104】図16に、第1の従来例に示した2乗回路
41gの差動出力電流で交叉接続エミッタ結合対42を
駆動する周波数逓倍・ミキサ回路を示す。FIG. 16 shows a frequency multiplier / mixer circuit for driving the cross-coupled emitter-coupled pair 42 with the differential output current of the squaring circuit 41g shown in the first conventional example.
【0105】同様に、図6(具体的には、図7、図8、
図10、図11、図13、図14)に示した周波数逓倍
・ミキサ回路は、2つのカレント・ミラー回路で2乗回
路の出力電流を折り返して交叉接続エミッタ結合対を駆
動しても良い。この場合には、消費電流が増えるが、電
源電圧を更に低くできる。Similarly, FIG. 6 (specifically, FIGS. 7, 8,
The frequency multiplier / mixer circuit shown in FIGS. 10, 11, 13, and 14) may drive the cross-coupled emitter-coupled pair by folding the output current of the squaring circuit with two current mirror circuits. In this case, current consumption increases, but the power supply voltage can be further reduced.
【0106】図17に本発明の第3の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、ローカル周波数fLOをもつローカル周波数信号
VLOが供給される2乗回路41Aと、高周波周波数fRE
をもつ高周波信号VRFが供給されるエミッタ結合対(差
動対)42Aとを有し、エミッタ結合対42Aが2乗回
路41Aの出力電流Iで駆動される。差動対42Aが2
乗回路41Aの出力電流Iで駆動される周波数逓倍・ミ
キサ回路の差動出力電流ΔIOUT は、下記の数式38で
表される。FIG. 17 shows a frequency multiplier / mixer circuit according to a third embodiment of the present invention. Frequency multiplying mixer circuit shown includes a squaring circuit 41A to a local frequency signal V LO having a local frequency f LO is supplied, the high-frequency frequency f RE
And an emitter-coupled pair (differential pair) 42A supplied with a high-frequency signal VRF having the following relationship. The emitter-coupled pair 42A is driven by the output current I of the squaring circuit 41A. The differential pair 42A is 2
The differential output current ΔI OUT of the frequency multiplication / mixer circuit driven by the output current I of the multiplying circuit 41A is expressed by the following Expression 38.
【0107】[0107]
【数38】 (38)
【0108】ここで、図17に示す2乗回路41Aとし
ては、図2、3、4、7、11、14、16に示した2
乗回路の中の差動出力電流のいずれか一方を用いること
で、そのまま用いることができる。この時、2乗回路4
1Aの出力電流Iは、下記の数式39で表される。Here, as the squaring circuit 41A shown in FIG. 17, the square circuit 41A shown in FIGS.
By using one of the differential output currents in the multiplying circuit, it can be used as it is. At this time, the squaring circuit 4
The output current I of 1 A is represented by the following Expression 39.
【0109】[0109]
【数39】 [Equation 39]
【0110】ただし、IE はテール電流の総和値であ
る。上述したように、差動出力電流ΔIにはローカル周
波数fLOの2逓倍成分(2fLO)が支配的に含まれるか
ら、同様に、上記数式38で表される差動出力電流ΔI
OUT には、ローカル周波数fLOの2倍波(2fLO)と高
周波周波数fREの積cos{2π(2fLO)t}cos
(2πfREt)を含む項が得られる。すなわち、ローカ
ル周波数fLOの2倍波(2fLO)と高周波周波数fRFの
和と差の周波数成分(2fLO+fRF)及び(2fLO−f
RF)が得られ、周波数逓倍・ミキサ回路が実現できる。Here, IE is the total value of the tail current. As described above, since the differential output current ΔI contains a dominant frequency component (2f LO ) of the local frequency f LO , similarly, the differential output current ΔI represented by the above equation (38) is obtained.
OUT has the product of the second harmonic (2f LO ) of the local frequency f LO and the high frequency frequency f RE cos {2π (2f LO ) t} cos
A term containing (2πf RE t) is obtained. That is, the frequency components (2f LO + f RF ) and (2f LO −f RF ) of the sum and difference of the second harmonic (2f LO ) of the local frequency f LO and the high frequency frequency f RF.
RF ) and a frequency multiplication / mixer circuit can be realized.
【0111】図18に本発明の第3の実施例による周波
数逓倍・ミキサ回路の変形例を示す。図17に示す周波
数逓倍・ミキサ回路では、2乗回路41Aと差動対42
Aとを縦積みにしているが、図18に示す周波数逓倍・
ミキサ回路では、2つのカレントミラー回路43および
44で2乗回路41Aの出力電流を折り返して差動対4
2Aを駆動している。この図18に示す周波数逓倍・ミ
キサ回路の場合には、図17に示すものに比較して消費
電流が増えるが、電源電圧を更に低くできる。FIG. 18 shows a modification of the frequency multiplier / mixer circuit according to the third embodiment of the present invention. In the frequency multiplication / mixer circuit shown in FIG.
A is vertically stacked, but the frequency multiplication shown in FIG.
In the mixer circuit, the output current of the squaring circuit 41A is folded back by the two current mirror circuits 43 and 44 to form a differential pair 4A.
2A is being driven. In the case of the frequency multiplication / mixer circuit shown in FIG. 18, the current consumption is increased as compared with that shown in FIG. 17, but the power supply voltage can be further reduced.
【0112】図19に本発明の第4の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、高周波信号VRFを入力とするエミッタ結合対
(差動対)42Aを駆動する定電流源2IO に、ローカ
ル周波数信号VLOを入力とする2乗回路41Bの出力電
流が流し込まれている。詳細に説明すると、トランジス
タQ9、Q10からなるカレントミラー回路43aで2
乗回路41Bの出力電流(ΔIあるいはI)を、トラン
ジスタQ13を介してトランジスタQ5、Q6からなる
差動対42Aの定電流源2IO に流し込むと、図19に
示す周波数逓倍・ミキサ回路の差動出力電流ΔI
OUT は、下記の数式40あるいは数式41で表される。FIG. 19 shows a frequency multiplier / mixer circuit according to a fourth embodiment of the present invention. Frequency multiplying mixer circuit illustrated constant current source 2I O to drive the emitter-coupled pair (differential pair) 42A that receives the radio frequency signal V RF, of squaring circuit 41B which receives the local frequency signal V LO Output current is flowing. More specifically, the current mirror circuit 43a including transistors Q9 and Q10
Output current of the multiplication circuit 41B a ([Delta] I or I), when poured into a constant current source 2I O of the differential pair 42A composed of transistors Q5, Q6 through the transistor Q13, the differential frequency multiplier mixer circuit shown in FIG. 19 Output current ΔI
OUT is represented by the following Expression 40 or Expression 41.
【0113】[0113]
【数40】 (Equation 40)
【0114】[0114]
【数41】 [Equation 41]
【0115】したがって、周波数逓倍・ミキサ回路が実
現できる。Therefore, a frequency multiplication / mixer circuit can be realized.
【0116】図20に本発明の第5の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、エミッタ面積比が1:2±√3である2対の交
叉接続エミッタ結合対から構成される差動対42Bが2
乗回路41Cの出力電流で駆動される。この周波数逓倍
・ミキサ回路の差動出力電流ΔIOUT は、2乗回路の出
力電流をそれぞれΔIとすると、下記の数式42と表さ
れる。FIG. 20 shows a frequency multiplier / mixer circuit according to a fifth embodiment of the present invention. The illustrated frequency multiplying / mixing circuit has two differential pairs 42B composed of two pairs of cross-coupled emitter coupled pairs having an emitter area ratio of 1: 2 ± 23.
It is driven by the output current of the multiplying circuit 41C. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following equation 42, where ΔI is the output current of the squaring circuit.
【0117】[0117]
【数42】 (Equation 42)
【0118】図21に、エミッタ面積比が1:2±√3
である2対の交叉接続エミッタ結合対から構成される差
動対42Bの入出力特性を、図22にトランスコンダク
タンス特性を示す。整合差動対に較べると、直線性が改
善される。したがって、ミキサ回路として3次歪が改善
される。FIG. 21 shows that the emitter area ratio is 1: 2 ± √3
FIG. 22 shows input / output characteristics of a differential pair 42B composed of two pairs of cross-coupled emitter-coupled pairs, and FIG. 22 shows transconductance characteristics. The linearity is improved as compared to a matched differential pair. Therefore, third-order distortion is improved as a mixer circuit.
【0119】なお、図20に示した周波数逓倍・ミキサ
回路において、2つのカレントミラー回路で2乗回路の
出力電流を折り返して交叉接続エミッタ結合対を駆動し
ても良い。この場合には、消費電流が増えるが、電源電
圧を更に低くできる。In the frequency multiplier / mixer circuit shown in FIG. 20, the output current of the squaring circuit may be turned back by two current mirror circuits to drive the cross-coupled emitter-coupled pair. In this case, current consumption increases, but the power supply voltage can be further reduced.
【0120】図23に本発明の第6の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路も、上記図20に示すものと同様に、エミッタ面積
比が1:2±√3である2対の交叉接続エミッタ結合対
から構成される差動対42Cが2乗回路41Dの出力電
流で駆動される。この例においても、エミッタ面積比が
1:2±√3である2対の交叉接続エミッタ結合対から
構成される差動対42Cを用いているので、整合差動対
に較べると、直線性が改善される。この周波数逓倍・ミ
キサ回路の差動出力電流ΔIOUT は、下記の数式43と
表される。FIG. 23 shows a frequency multiplier / mixer circuit according to a sixth embodiment of the present invention. In the illustrated frequency multiplication / mixer circuit, similarly to the one shown in FIG. 20, a differential pair 42C composed of two pairs of cross-coupled emitter coupling pairs having an emitter area ratio of 1: 2 ± √3 is squared. It is driven by the output current of the circuit 41D. Also in this example, since the differential pair 42C composed of two pairs of cross-coupled emitter-coupled pairs having an emitter area ratio of 1: 2 ± 3 is used, the linearity is lower than that of the matched differential pair. Be improved. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following Expression 43.
【0121】[0121]
【数43】 [Equation 43]
【0122】したがって、上述したように、Iを2乗回
路の差動出力電流の一方の出力電流としても、周波数逓
倍・ミキサ回路が実現できる。この場合にも、整合差動
対に較べるて、直線性が改善される。Therefore, as described above, even if I is one of the differential output currents of the squaring circuit, a frequency multiplication / mixer circuit can be realized. Also in this case, the linearity is improved as compared with the matched differential pair.
【0123】同様に、図23に示した周波数逓倍・ミキ
サ回路において、2つのカレントミラー回路で2乗回路
の出力電流を折り返して交叉接続エミッタ結合対を駆動
しても良い。この場合には、消費電流が増えるが、電源
電圧を更に低くできる。Similarly, in the frequency multiplication / mixer circuit shown in FIG. 23, two current mirror circuits may be used to return the output current of the squaring circuit to drive the cross-coupled emitter-coupled pair. In this case, current consumption increases, but the power supply voltage can be further reduced.
【0124】図24に本発明の第7の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、トランジスタQ9,Q10a,Q10bからな
るカレントミラー回路43bで2乗回路41Aの出力電
流(ΔIあるいはI)をトランジスタQ21、Q22、
Q23、Q24からなる交叉接続エミッタ結合対42C
の定電流源IO 、IO に流し込めば、図18に示した周
波数逓倍・ミキサ回路と等価な特性が得られる。したが
って、周波数逓倍・ミキサ回路が実現できる。FIG. 24 shows a frequency multiplier / mixer circuit according to a seventh embodiment of the present invention. The illustrated frequency multiplier / mixer circuit uses a current mirror circuit 43b including transistors Q9, Q10a, and Q10b to output the output current (ΔI or I) of the squaring circuit 41A to the transistors Q21, Q22,
Cross-coupled emitter-coupled pair 42C consisting of Q23 and Q24
If Nagashikome of the constant current source I O, I O, frequency multiplier mixer circuit equivalent characteristics shown in FIG. 18 is obtained. Therefore, a frequency multiplication / mixer circuit can be realized.
【0125】図25に本発明の第8の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、2乗回路41を構成するトランジスタと交叉接
続エミッタ結合対42Dを構成するトランジスタの極性
が互いに異なっている。すなわち、第8の実施例による
周波数逓倍・ミキサ回路は図6に示す第2の実施例によ
る周波数逓倍・ミキサ回路の変形例であって、交叉接続
エミッタ結合対42Dを構成するトランジスタQ5a、
Q6a、Q7a、Q8aの極性が図6に示す周波数逓倍
・ミキサ回路中の交叉接続エミッタ結合対42を構成す
るトランジスタQ5、Q6、Q7、Q8と逆極性になっ
ている。2乗回路41の出力電流をΔIとすると、交叉
接続エミッタ結合対42Dの差動出力電流ΔIOUT は、
下記の数式44と表される。FIG. 25 shows a frequency multiplier / mixer circuit according to an eighth embodiment of the present invention. In the illustrated frequency multiplier / mixer circuit, the polarity of the transistor forming the squaring circuit 41 and the polarity of the transistor forming the cross-coupled emitter-coupled pair 42D are different from each other. That is, the frequency multiplier / mixer circuit according to the eighth embodiment is a modification of the frequency multiplier / mixer circuit according to the second embodiment shown in FIG. 6, and includes a transistor Q5a forming a cross-coupled emitter-coupled pair 42D,
The polarities of Q6a, Q7a, and Q8a are opposite to those of the transistors Q5, Q6, Q7, and Q8 that form the cross-coupled emitter-coupled pair 42 in the frequency-multiplier / mixer circuit shown in FIG. Assuming that the output current of the squaring circuit 41 is ΔI, the differential output current ΔI OUT of the cross-coupled emitter-coupled pair 42D is
This is represented by the following Expression 44.
【0126】[0126]
【数44】 [Equation 44]
【0127】ただし、αFpはnpnトランジスタの電流
増幅率である。Where α Fp is the current amplification factor of the npn transistor.
【0128】図26に本発明の第9の実施例による周波
数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキサ
回路は、2乗回路41Aを構成するトランジスタとエミ
ッタ結合対(差動対)42Eを構成するトランジスタの
極性が互いに異なっている。すなわち、第9の実施例に
よる周波数逓倍・ミキサ回路は図17に示す第3の実施
例による周波数逓倍・ミキサ回路の変形例であって、エ
ミッタ結合対42Eを構成するトランジスタQ5a、Q
6aの極性が図17に示す周波数逓倍・ミキサ回路中の
エミッタ結合対42Aを構成するトランジスタQ5、Q
6と逆極性になっている。2乗回路41Aの出力電流を
Iとすると、差動対42Eが2乗回路41Aの出力電流
Iで駆動される周波数逓倍・ミキサ回路の差動出力電流
ΔIOUTは、下記の数式45と表される。FIG. 26 shows a frequency multiplier / mixer circuit according to a ninth embodiment of the present invention. In the illustrated frequency multiplying / mixing circuit, the polarity of the transistor forming the squaring circuit 41A and the polarity of the transistor forming the emitter-coupled pair (differential pair) 42E are different from each other. That is, the frequency multiplier / mixer circuit according to the ninth embodiment is a modification of the frequency multiplier / mixer circuit according to the third embodiment shown in FIG. 17, and the transistors Q5a and Q5 forming the emitter-coupled pair 42E.
Transistors Q5 and Q6a constitute an emitter-coupled pair 42A in the frequency multiplier / mixer circuit shown in FIG.
The polarity is opposite to 6. Assuming that the output current of the squaring circuit 41A is I, the differential output current ΔI OUT of the frequency multiplication / mixer circuit in which the differential pair 42E is driven by the output current I of the squaring circuit 41A is expressed by the following equation 45. You.
【0129】[0129]
【数45】 [Equation 45]
【0130】図27に本発明の第10の実施例による周
波数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキ
サ回路は、2乗回路41Cを構成するトランジスタとエ
ミッタ面積比が1:2±√3である2対の交叉接続エミ
ッタ結合対42Fを構成するトランジスタの極性が互い
に異なっている。すなわち、第10の実施例による周波
数逓倍・ミキサ回路は図20に示す第5の実施例による
周波数逓倍・ミキサ回路の変形例であって、2対の交叉
接続エミッタ結合対42Fを構成するトランジスタQ2
1a、Q22a、Q23a、Q24a、Q25a、Q2
6a、Q27a、Q28aの極性が図20に示す周波数
逓倍・ミキサ回路中の2対の交叉接続エミッタ結合対4
2Bを構成するトランジスタQ21、Q22、Q23、
Q24、Q25、Q26、Q27、Q28と逆極性にな
っている。この周波数逓倍・ミキサ回路の差動出力電流
ΔIOUT は、下記の数式46あるいは数式47と表され
る。FIG. 27 shows a frequency multiplier / mixer circuit according to the tenth embodiment of the present invention. In the illustrated frequency multiplier / mixer circuit, the polarity of the transistor forming the squaring circuit 41C and the polarity of the transistor forming the two pairs of cross-coupled emitter coupled pairs 42F having an emitter area ratio of 1: 2 ± √3 are different from each other. . That is, the frequency multiplier / mixer circuit according to the tenth embodiment is a modification of the frequency multiplier / mixer circuit according to the fifth embodiment shown in FIG. 20, and includes a transistor Q2 forming two pairs of cross-coupled emitter-coupled pairs 42F.
1a, Q22a, Q23a, Q24a, Q25a, Q2
The polarities of 6a, Q27a and Q28a are two pairs of cross-coupled emitter-coupled pairs 4 in the frequency doubler / mixer circuit shown in FIG.
2B, transistors Q21, Q22, Q23,
The polarity is opposite to that of Q24, Q25, Q26, Q27, and Q28. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following Expression 46 or Expression 47.
【0131】[0131]
【数46】 [Equation 46]
【0132】[0132]
【数47】 [Equation 47]
【0133】図28に本発明の第11の実施例による周
波数逓倍・ミキサ回路を示す。図示の周波数逓倍・ミキ
サ回路は、2乗回路41Dを構成するトランジスタとエ
ミッタ面積比が1:2±√3である交叉接続エミッタ結
合対42Gを構成するトランジスタの極性が互いに異な
っている。すなわち、第11の実施例による周波数逓倍
・ミキサ回路は図23に示す第6の実施例による周波数
逓倍・ミキサ回路の変形例であって、交叉接続エミッタ
結合対42Gを構成するトランジスタQ21a、Q22
a、Q23a、Q24aの極性が図23に示す周波数逓
倍・ミキサ回路中の交叉接続エミッタ結合対42Cを構
成するトランジスタQ21、Q22、Q23、Q24と
逆極性になっている。この周波数逓倍・ミキサ回路の差
動出力電流ΔIOUT は、下記の数式48と表される。FIG. 28 shows a frequency multiplier / mixer circuit according to an eleventh embodiment of the present invention. In the illustrated frequency multiplier / mixer circuit, the polarity of the transistor forming the squaring circuit 41D and the polarity of the transistor forming the cross-coupled emitter coupling pair 42G having an emitter area ratio of 1: 2 ± 23 are different from each other. That is, the frequency multiplier / mixer circuit according to the eleventh embodiment is a modification of the frequency multiplier / mixer circuit according to the sixth embodiment shown in FIG. 23, and includes transistors Q21a and Q22 forming a cross-coupled emitter-coupled pair 42G.
The polarities of a, Q23a, and Q24a are opposite to those of the transistors Q21, Q22, Q23, and Q24 that form the cross-coupled emitter-coupled pair 42C in the frequency multiplication / mixer circuit shown in FIG. The differential output current ΔI OUT of the frequency multiplication / mixer circuit is represented by the following Expression 48.
【0134】[0134]
【数48】 [Equation 48]
【0135】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更/変
形が可能であるのは勿論である。例えば、図25から図
28に示した実施例では、2乗回路をnpnトランジス
タで構成し、ミキサ回路を構成する差動対あるいは交叉
接続エミッタ対をpnpトランジスタで構成している
が、2乗回路をpnpトランジスタで構成し、ミキサ回
路を構成する差動対あるいは交叉接続エミッタ対をnp
nトランジスタで構成しても、同様に、周波数逓倍・ミ
キサ回路を実現できることは言うまでもない。It should be noted that the present invention is not limited to the above-described embodiment, and it is needless to say that various changes / modifications can be made without departing from the spirit of the present invention. For example, in the embodiments shown in FIGS. 25 to 28, the squaring circuit is formed by npn transistors, and the differential pair or cross-coupled emitter pair forming the mixer circuit is formed by pnp transistors. With a pnp transistor, and a differential pair or a cross-coupled emitter pair forming a mixer circuit with np
It is needless to say that a frequency multiplication / mixer circuit can be similarly realized by using n transistors.
【0136】[0136]
【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路は、低電圧動作が可能であり、電源電圧
を3V以下に下げられるという効果がある。As described above, the frequency multiplying / mixing circuit of the present invention can operate at a low voltage and has the effect of reducing the power supply voltage to 3 V or less.
【図1】本発明の第1の実施例による周波数逓倍・ミキ
サ回路を示す回路図である。FIG. 1 is a circuit diagram showing a frequency multiplier / mixer circuit according to a first embodiment of the present invention.
【図2】図1に示した周波数逓倍・ミキサ回路を構成す
る従来の2乗回路を示す回路図である。2 is a circuit diagram showing a conventional 2 Nomawa path constituting the frequency multiplier mixer circuit shown in FIG.
【図3】図1に示した周波数逓倍・ミキサ回路を構成す
る2乗回路の第2の例を示す回路図である。FIG. 3 is a circuit diagram showing a second example of a squaring circuit constituting the frequency multiplication / mixer circuit shown in FIG. 1;
【図4】図1に示した周波数逓倍・ミキサ回路を構成す
る2乗回路の第3の例を示す回路図である。FIG. 4 is a circuit diagram showing a third example of a squaring circuit constituting the frequency multiplication / mixer circuit shown in FIG. 1;
【図5】図4に示した2乗回路の入出力特性図である。FIG. 5 is an input / output characteristic diagram of the squaring circuit shown in FIG. 4;
【図6】本発明の第2の実施例による周波数逓倍・ミキ
サ回路を示す回路図である。FIG. 6 is a circuit diagram showing a frequency multiplier / mixer circuit according to a second embodiment of the present invention.
【図7】図6に示す周波数逓倍・ミキサ回路において2
乗回路をエミッタ面積比がK:1の2対の不平衡差動対
から構成した場合の周波数逓倍・ミキサ回路を示す回路
図である。FIG. 7 is a circuit diagram illustrating the frequency multiplier / mixer circuit shown in FIG.
FIG. 9 is a circuit diagram showing a frequency multiplication / mixer circuit in a case where the multiplying circuit is constituted by two unbalanced differential pairs having an emitter area ratio of K: 1.
【図8】図6に示す周波数逓倍・ミキサ回路において2
乗回路をゲートW/L比がK:1の2対のMOSトラン
ジスタからなる不平衡差動対から構成した場合の周波数
逓倍・ミキサ回路を示す回路図である。FIG. 8 is a circuit diagram showing the frequency multiplier / mixer circuit shown in FIG.
FIG. 9 is a circuit diagram showing a frequency multiplication / mixer circuit in the case where the multiplication circuit is constituted by an unbalanced differential pair including two pairs of MOS transistors having a gate W / L ratio of K: 1.
【図9】図8に示す2乗回路の入出力特性図である。FIG. 9 is an input / output characteristic diagram of the squaring circuit shown in FIG. 8;
【図10】図6に示す周波数逓倍・ミキサ回路において
2乗回路を等しいオフセット電圧が印加された2対の不
平衡差動対から構成した場合の周波数逓倍・ミキサ回路
を示す回路図である。10 is a circuit diagram showing a frequency multiplier / mixer circuit in the case where the squaring circuit in the frequency multiplier / mixer circuit shown in FIG. 6 includes two unbalanced differential pairs to which equal offset voltages are applied.
【図11】図6に示す周波数逓倍・ミキサ回路において
2乗回路を等しいオフセット電圧が印加された2対のM
OS不平衡差動対から構成した場合の周波数逓倍・ミキ
サ回路を示す回路図である。11 is a diagram illustrating a frequency multiplier / mixer circuit shown in FIG. 6 in which a square circuit is provided with two pairs of Ms to which equal offset voltages are applied;
FIG. 3 is a circuit diagram illustrating a frequency multiplication / mixer circuit when configured from an OS unbalanced differential pair.
【図12】図11に示す2乗回路の入出力特性図であ
る。FIG. 12 is an input / output characteristic diagram of the squaring circuit shown in FIG. 11;
【図13】図6に示す周波数逓倍・ミキサ回路において
2乗回路がコレクタを共通接続した2対のトランジスタ
対が一つの電流源で駆動されるクァドリテールセルの場
合の周波数逓倍・ミキサ回路を示す回路図である。FIG. 13 shows a frequency multiplication / mixer circuit in the case of a quadruple cell in which two pairs of transistors whose collectors are commonly connected are driven by one current source in the frequency multiplication / mixer circuit shown in FIG. 6; FIG.
【図14】図6に示す周波数逓倍・ミキサ回路において
2乗回路がドレインを共通接続した2対のトランジスタ
対が一つの電流源で駆動されるMOSクァドリテールセ
ルの場合の周波数逓倍・ミキサ回路を示す回路図であ
る。14 is a frequency multiplier / mixer circuit in the case of a MOS quadritail cell in which two pairs of transistors whose squaring circuits have drains commonly connected are driven by one current source in the frequency multiplier / mixer circuit shown in FIG. 6; FIG.
【図15】図14に示す2乗回路の入出力特性図であ
る。FIG. 15 is an input / output characteristic diagram of the squaring circuit shown in FIG. 14;
【図16】図6に示す周波数逓倍・ミキサ回路において
2乗回路として第1の従来例に示した2乗回路を用いた
周波数逓倍・ミキサ回路を示す回路図である。16 is a circuit diagram showing a frequency multiplication / mixer circuit using the squaring circuit shown in the first conventional example as a squaring circuit in the frequency multiplication / mixer circuit shown in FIG. 6;
【図17】本発明の第3の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 17 is a circuit diagram showing a frequency multiplier / mixer circuit according to a third embodiment of the present invention.
【図18】図17に示した第3の実施例による周波数逓
倍・ミキサ回路の変形例を示す回路図である。FIG. 18 is a circuit diagram showing a modification of the frequency multiplier / mixer circuit according to the third embodiment shown in FIG.
【図19】本発明の第4の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 19 is a circuit diagram showing a frequency multiplier / mixer circuit according to a fourth embodiment of the present invention.
【図20】本発明の第5の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 20 is a circuit diagram showing a frequency multiplier / mixer circuit according to a fifth embodiment of the present invention.
【図21】図20に示した交叉接続エミッタ結合対の入
出力特性図である。FIG. 21 is an input / output characteristic diagram of the cross-coupled emitter coupling pair shown in FIG. 20;
【図22】図20に示した交叉接続エミッタ結合対のト
ランスコンダクタンス特性図である。FIG. 22 is a diagram showing transconductance characteristics of the cross-coupled emitter coupling pair shown in FIG. 20;
【図23】本発明の第6の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 23 is a circuit diagram showing a frequency multiplier / mixer circuit according to a sixth embodiment of the present invention.
【図24】本発明の第7の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 24 is a circuit diagram showing a frequency multiplier / mixer circuit according to a seventh embodiment of the present invention.
【図25】本発明の第8の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 25 is a circuit diagram showing a frequency multiplier / mixer circuit according to an eighth embodiment of the present invention.
【図26】本発明の第9の実施例による周波数逓倍・ミ
キサ回路を示す回路図である。FIG. 26 is a circuit diagram showing a frequency multiplier / mixer circuit according to a ninth embodiment of the present invention.
【図27】本発明の第10の実施例による周波数逓倍・
ミキサ回路を示す回路図である。FIG. 27 is a diagram illustrating a frequency multiplication according to a tenth embodiment of the present invention;
FIG. 3 is a circuit diagram illustrating a mixer circuit.
【図28】本発明の第11の実施例による周波数逓倍・
ミキサ回路を示す回路図である。FIG. 28 is a diagram illustrating a frequency multiplying operation according to an eleventh embodiment of the present invention.
FIG. 3 is a circuit diagram illustrating a mixer circuit.
【図29】第1の従来例による周波数逓倍・ミキサ回路
を示す回路図である。FIG. 29 is a circuit diagram showing a frequency multiplier / mixer circuit according to a first conventional example.
【図30】図29に示した周波数逓倍・ミキサ回路に使
用される2乗回路の入出力特性図である。30 is an input / output characteristic diagram of a squaring circuit used in the frequency multiplication / mixer circuit shown in FIG. 29;
【図31】第2の従来例による周波数逓倍・ミキサ回路
を示す回路図である。FIG. 31 is a circuit diagram showing a frequency multiplier / mixer circuit according to a second conventional example.
【図32】図31に示した周波数逓倍・ミキサ回路に使
用される2乗回路の入出力特性をエミッタ面積比Kをパ
ラメータにして示した図である。32 is a diagram showing input / output characteristics of a squaring circuit used in the frequency multiplication / mixer circuit shown in FIG. 31, using an emitter area ratio K as a parameter.
41 エミッタ面積比がK:1の2対の不平衡対から
構成される2乗回路 41a 2対の差動対の入力にそれぞれ等しいオフセ
ット電圧を印加して入力を交叉接続し、出力を並列接続
して得られる2乗回路 41b コレクタを共通接続した2対のトランジスタ
対が一つの電流源で駆動されるクァトリテールセルから
成る2乗回路 41c ゲートW/L比がK:1の2対のMOSトラ
ンジスタからなる不平衡差動対から構成される2乗回路 41d 等しいオフセット電圧が印加された2対のM
OS不平衡差動対から構成された2乗回路 41e コレクタを共通接続した2対のトランジスタ
対が一つの電流源で駆動されるクァドリテールセルから
成る2乗回路 41f ドレインを共通接続した2対のトランジスタ
対が一つの電流源で駆動されるMOSクァドリテールセ
ルから成る2乗回路 41g 2乗回路 41A,41B,41C,41D 2乗回路 42,42C,42D,42G 交叉接続エミッタ結
合対 42A,42E エミッタ結合対(差動対) 42B,42F 2対の交叉接続エミッタ結合対41 A squaring circuit composed of two unbalanced pairs having an emitter area ratio of K: 1 41a Cross-connect the inputs by applying equal offset voltages to the inputs of the two differential pairs, and connect the outputs in parallel Circuit 41b A squaring circuit 41c composed of a quaternary cell in which two transistor pairs having collectors connected in common are driven by one current source 41c Two pairs of MOSs having a gate W / L ratio of K: 1 A square circuit 41d composed of an unbalanced differential pair composed of transistors 41d Two pairs of M to which equal offset voltages are applied
A squaring circuit 41e composed of an OS unbalanced differential pair 41e A squaring circuit 41d composed of quadruple cells driven by one current source in which two pairs of transistors commonly connected to a collector 41f Two pairs commonly connected to a drain Circuit composed of a MOS quadritail cell in which the transistor pair is driven by one current source 41g square circuit 41A, 41B, 41C, 41D square circuit 42, 42C, 42D, 42G cross-connecting emitter coupling pair 42A, 42E Emitter-coupled pair (differential pair) 42B, 42F Two cross-coupled emitter-coupled pairs
Claims (2)
路を駆動する定電流に重畳されて高周波信号が入力さ
れ、ローカル周波数信号の2倍周波数と高周波信号が混
合される周波数定倍・ミキサ回路において、前記2乗回
路がオフセットが印加された2対の差動対から構成され
ることを特徴とする周波数逓倍・ミキサ回路。A high frequency signal is superimposed on a constant current driving a squaring circuit having a local frequency signal as an input, and a high frequency signal is mixed with a double frequency of the local frequency signal and a high frequency signal. 3. The frequency multiplying / mixing circuit according to claim 1, wherein said squaring circuit comprises two differential pairs to which an offset is applied.
路を駆動する定電流に重畳されて高周波信号が入力さ
れ、ローカル周波数信号の2倍周波数と高周波信号が混
合される周波数逓倍・ミキサ回路において、前記2乗回
路が4つのトランジスタが共通の電流で駆動されるクァ
ドリテールセルから構成されることを特徴とする周波数
逓倍・ミキサ回路。2. A frequency multiplying / mixing circuit in which a high frequency signal is input superimposed on a constant current for driving a squaring circuit having a local frequency signal as an input, and a high frequency signal is mixed with a double frequency of the local frequency signal. A frequency multiplying / mixing circuit, wherein the squaring circuit comprises a quadritail cell in which four transistors are driven by a common current.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5268936A JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
GB9811143A GB2322492B (en) | 1993-10-27 | 1994-10-26 | Frequency multiplier and mixing circuit |
US08/329,324 US5552734A (en) | 1993-10-27 | 1994-10-26 | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
GB9421521A GB2284116B (en) | 1993-10-27 | 1994-10-26 | Frequency multiplier and mixing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5268936A JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14795597A Division JPH1075124A (en) | 1997-06-05 | 1997-06-05 | Frequency multiplying and mixer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122939A JPH07122939A (en) | 1995-05-12 |
JP2885021B2 true JP2885021B2 (en) | 1999-04-19 |
Family
ID=17465345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5268936A Expired - Fee Related JP2885021B2 (en) | 1993-10-27 | 1993-10-27 | Frequency multiplier / mixer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2885021B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0717042D0 (en) * | 2007-09-03 | 2007-10-10 | Toumaz Technology Ltd | Multiplier, mixer, modulator, receiver and transmitter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58161405A (en) * | 1982-03-18 | 1983-09-26 | Matsushita Electric Ind Co Ltd | Frequency converting circuit device |
JPH0720020B2 (en) * | 1986-06-13 | 1995-03-06 | 松下電器産業株式会社 | Frequency conversion circuit |
JPH0391305A (en) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | Frequency converter and tuner circuit using the same |
JPH03204205A (en) * | 1989-12-29 | 1991-09-05 | Nec Corp | Integrated circuit device |
JP2887919B2 (en) * | 1991-01-29 | 1999-05-10 | 日本電気株式会社 | Frequency multiplier / mixer circuit |
JP2885250B2 (en) * | 1991-01-24 | 1999-04-19 | 日本電気株式会社 | Frequency multiplying mixer circuit |
JP2841978B2 (en) * | 1991-10-30 | 1998-12-24 | 日本電気株式会社 | Frequency multiplication / mixer circuit |
-
1993
- 1993-10-27 JP JP5268936A patent/JP2885021B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07122939A (en) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0608886B1 (en) | Differential amplifier circuit having a driver with square-law characteristic | |
GB2284116A (en) | Mixing circuits | |
JPH06177672A (en) | Differential amplifier circuit | |
JPH09238032A (en) | Ota and bipolar multiplier | |
JP2841978B2 (en) | Frequency multiplication / mixer circuit | |
JPH0775289B2 (en) | Transconductance amplifier circuit | |
EP1490961B1 (en) | Linearity improvement of gilbert mixers | |
JP2576774B2 (en) | Tripura and Quadrupra | |
JP2874616B2 (en) | OTA and multiplier | |
JP2885021B2 (en) | Frequency multiplier / mixer circuit | |
Kimura | The ultra-multi-tanh technique for bipolar linear transconductance amplifiers | |
JP2887993B2 (en) | Frequency mixer circuit | |
KR0160361B1 (en) | Analog multiplier using quadritail circuits | |
JPH1075124A (en) | Frequency multiplying and mixer circuit | |
JPH03123208A (en) | Differential current amplifier circuit | |
JP4053108B2 (en) | Semiconductor integrated circuit | |
JPH09135122A (en) | Double balance mixer circuit | |
JPH06162229A (en) | Multiplier | |
JPH05114823A (en) | Frequency mixer circuit | |
JP2861795B2 (en) | Frequency multiplier | |
JP2740440B2 (en) | Analog multiplication circuit | |
JP3112759B2 (en) | Multiplier | |
JPH07170128A (en) | Frequency multiplier and mixer circuit with agc | |
JP3161440B2 (en) | Harmonic mixer circuit | |
GB2319372A (en) | Bi-MOS multiplier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |
|
LAPS | Cancellation because of no payment of annual fees |