JPH07120292B2 - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH07120292B2
JPH07120292B2 JP1154727A JP15472789A JPH07120292B2 JP H07120292 B2 JPH07120292 B2 JP H07120292B2 JP 1154727 A JP1154727 A JP 1154727A JP 15472789 A JP15472789 A JP 15472789A JP H07120292 B2 JPH07120292 B2 JP H07120292B2
Authority
JP
Japan
Prior art keywords
processor
communication
maintenance
control
maintenance diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1154727A
Other languages
English (en)
Other versions
JPH0320832A (ja
Inventor
淳 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1154727A priority Critical patent/JPH07120292B2/ja
Priority to CA002019150A priority patent/CA2019150C/en
Priority to DE69013406T priority patent/DE69013406T2/de
Priority to AU57634/90A priority patent/AU626431B2/en
Priority to US07/539,822 priority patent/US5249299A/en
Priority to EP90111552A priority patent/EP0404056B1/en
Publication of JPH0320832A publication Critical patent/JPH0320832A/ja
Publication of JPH07120292B2 publication Critical patent/JPH07120292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理システムのプロセッサ間通信制御方式
に関し，特に，障害検出により自動再立上げ可能な保守
診断プロセッサへ通信の実行制御方式に関する。
［従来の技術］ 近年，情報処理システムの信頼性は，ハードウエア量の
大きい大型汎用コンピュータやスーパーコンピュータの
ようなシステムに於いても急速に改善され，システム性
能と同等に重要視する傾向にあるが，これに伴いシステ
ムの保守診断プロセッサの役割が増大し，そのハードウ
ェア量も十分大きくなってきている。このため保守診断
プロセッサ内部で障害が発生する確率も高くなり，初期
の頃の情報処理システムが採用していたような保守診断
プロセッサ内部で障害を検出した場合はシステムの運転
をあきらめてシステムダウンさせる障害処理方式は許さ
れない状況になってきている。
最近の情報処理システムでは，保守診断プロセッサ内部
で障害を検出した場合は，システムに支障をきたさない
ようにするため保守診断プロセッサのみを障害状態にし
て自動再立上げを行う障害処理方式を採用するシステム
が多くなってきている。この方式では保守診断プロセッ
サが内部で障害を検出すると再試行に不可欠な情報を正
常な記憶装置に退避させるとともに保守診断プロセッサ
を初期化して再立上げし，再試行が可能な状態になった
ら記憶装置に退避しておいた情報を使用して再試行を行
う。しかし，保守診断プロセッサが自動再立上げに移入
すると，システムの保守診断は一時的に中断されるわけ
であるが，その間にも他の制御プロセッサ，演算プロセ
ッサ等からの障害報告やログアウト要求等の通信が保守
診断プロセッサに向けて発進されることは十分にあり得
る。このため，このような競合したケースでは保守診断
プロセッサへの通信を自動再立上げ完了までシステム制
御装置上で保留する方式で回避するのが一般的である
が，多くの場合は通信元プロセッサが保守診断プロセッ
サから返るリプライ通信の時間監視によるタイムアウト
エラーとなり，結局はシステムダウンに結びついてしま
う。また上記タイムアウトエラーの処理の有効な手段も
提案されていない。
［発明が解決しようとする課題］ 上述したように，障害の検出により自動再立上げ可能な
保守診断プロセッサを有する情報処理システムの場合，
保守診断プロセッサの自動再立上げ処理と他プロセッサ
から保守診断プロセッサへ向けて発進された通信とが競
合した時，従来方式ではその処理に対する有効な手段，
制御方法等が設けられていないので，システムに支障を
きたしてしまうという大きな欠点がある。
本発明の課題は，上記欠点を除去し，保守診断プロセッ
サの自動再立上げ処理と他プロセッサから保守診断プロ
セッサへ向けて発信された通信とが競合しても，影響さ
れない情報処理システムを提供することにある。
［課題を解決するための手段］ 本発明によれば，システム制御装置と，それに接続され
る主記憶装置，制御プロセッサ，及び内部での障害検出
により自動再立上げ可能な保守診断プロセッサとを含む
情報処理システムにおいて， 主記憶装置は，保守診断プロセッサの状態表示情報を記
憶する状態表示領域を有し， システム制御装置は，制御プロセッサから保守診断プロ
セッサへのプロセッサ間通信に際して、前記状態表示情
報を参照し，保守診断プロセッサを障害状態であると認
識した場合は前記プロセッサ間通信の実行を保留し，保
守診断プロセッサを正常状態であると認識した場合は前
記プロセッサ間通信の実行制御を行うプロセッサ間通信
制御手段を有し， 保守診断プロセッサは，自動再立上げ動作に移入後，主
記憶装置にアクセスして前記状態表示情報を障害状態に
書き替える機能と，自動再立上げ完了後，制御プロセッ
サにプロセッサ間通信で完了報告を行う機能とを有し， 制御プロセッサは，前記完了報告を受信すると，主記憶
装置にアクセスして前記状態表示情報を正常状態に書き
替える機能を有することを特徴とする情報処理システム
が得られる。
更に，本発明によれば，システム制御装置と，それに接
続される主記憶装置，制御プロセッサ及び内部での障害
検出により自動再立上げ可能な保守診断プロセッサとを
含む情報処理システムにおいて， 主記憶装置は，保守診断プロセッサの状態表示情報を記
憶する状態表示領域を有し， システム制御装置は，制御プロセッサから保守診断プロ
セッサへのプロセッサ間通信に際して，前記状態表示情
報を参照し，保守診断プロセッサを障害状態であると認
識した場合は前記プロセッサ間通信の実行を保留し，保
守診断プロセッサを正常状態であると認識した場合は前
記プロセッサ間通信の実行制御を行うプロセッサ間通信
制御手段を有し， 保守診断プロセッサは，自動再立上げ動作移入後には，
制御プロセッサから保守診断プロセッサへのプロセッサ
間通信を無効にする無効化手段を有し， 制御プロセッサは，前記無効化手段により制御プロセッ
サに通信リプライタイムアウトが発生したとき，主記憶
装置にアクセスして前記状態表示情報を障害状態に書き
替える機能を有し， 保守診断プロセッサは，自動再立上げ完了後，制御プロ
セッサにプロセッサ間通信で完了報告を行う機能を有
し， 制御プロセッサは，前記完了報告を受信すると，主記憶
装置にアクセスして前記状態表示情報を正常状態に書き
替える機能を有することを特徴とする情報処理システム
が得られる。
［実施例］ 次に本発明について，図面を参照して説明する。
第１図は本発明の一実施例による情報処理システムのブ
ロック図である。
システム制御装置１は主に主記憶リクエスト及びプロセ
ッサ間通信を制御する装置で，その内部には主記憶リク
エスト制御部10とプロセッサ間通信制御部11を有する。
主記憶リクエスト制御部10は主記憶装置2,制御プロセッ
サ3,演算プロセッサ４及び保守診断プロセッサ５と接続
され，制御プロセッサ3,演算プロセッサ４及び保守診断
プロセッサ５から主記憶装置２に対する書き込み，読み
出し等のリクエストを受信し，主記憶装置２に対して所
望の実行指示を行い，これに対して主記憶装置２から返
るリプライデータを受け取り，要求元のプロセッサにリ
プライデータを送る。
プロセッサ間通信制御部11は，制御プロセッサ3,演算プ
ロセッサ４及び保守診断プロセッサ５と接続され，各プ
ロセッサ間の通信を制御している。
主記憶装置２には，制御プロセッサ３で実行されるオペ
レーティングシステム（OS）の実行プログラム，オペラ
ンドデータや演算プロセッサ４で実行される演算プログ
ラム，オペランドデータ及びシステムの管理情報が格納
される。システムの管理情報の中には保守診断プロセッ
サ５の状態を表示する状態表示情報を記憶する状態表示
領域20が存在し，予め決められたエリアに納められてい
る。
状態表示領域20は１バイトの長さを持ち，その内容が16
進値で“00"であれば保守診断プロセッサ５は正常状態
であり，“FF"であれば障害状態であることを示す。
制御プロセッサ３は，システムのための制御を行うプロ
セッサで，主に,OSプログラムが実行され，必要に応じ
て主記憶装置２をアクセスしたり，演算プロセッサ４や
保守診断プロセッサ５へ通信を行う。このため内部には
主記憶アクセス制御部30と通信制御部31が存在する。
主記憶アクセス制御部30は，システム制御装置１の内部
の主記憶リクエスト制御部10と接続され、主記憶装置２
に対する書き込み，読み出し等のリクエストの送出とそ
れに対するリプライの受信を可能にしている。
通信制御部31はシステム制御装置１の内部のプロセッサ
間通信制御部11と接続され，演算プロセッサ4,保守診断
プロセッサ５への通信リクエストの送信と演算プロセッ
サ4,保守診断プロセッサ５からの通信リクエストの受信
を可能にしている。
演算プロセッサ４は演算プログラムを実行するプロセッ
サで，必要に応じて主記憶装置２をアクセスしたり，制
御プロセッサ３や保守診断プロセッサ５へ通信を行う。
このため内部には主記憶アクセス制御40と通信制御部41
が存在する。
主記憶アクセス制御部40はシステム制御装置１の内部の
主記憶リクエスト制御部10と接続され，主記憶装置２に
対する書き込み，読み出し等のリクエストの送出とそれ
に対するリプライの受信を可能にしている。
通信制御部41はシステム制御装置１の内部のプロセッサ
間通信制御部11と接続され，制御プロセッサ3,保守診断
プロセッサ５への通信リクエストの送信と，制御プロセ
ッサ3,保守診断プロセッサ５からの通信リクエストの受
信を可能にしている。
保守診断プロセッサ５はシステムの保守診断制御を行う
プロセッサで，システム制御装置1,主記憶装置2,制御プ
ロセッサ３及び演算プロセッサ４との間に診断インタフ
ェースを有するが，第１図には示していない。また制御
プロセッサ3,演算プロセッサ４と同様に主記憶装置２を
アクセスするための主記憶アクセス制御50と通信の送受
信のための通信制御部51が存在する。さらに障害検出回
路52と再立上げ制御部53が存在する。
障害検出回路52は保守診断プロセッサ５内部における障
害検出を行う回路で，障害を検出すると，再立上げ制御
部53を起動する。
再立上げ制御部53は，障害検出回路52によって起動され
ると，保守診断プロセッサ５内の各部のログアウト等を
行い，再試行に必要な資源情報をセーブした上で，保守
診断プロセッサ５の初期化と再立上げを行い，それが完
了するとセーブしておいた情報をリカバーし，再立上げ
処理を完了する。また，再立上げ制御部53は主記憶アク
セス制御部50及び通信制御部51に指示を与えて，再立上
げ制御の起動前に発行された主記憶リクエストに対する
リプライと再立上げ中に受信した通信を無効化する。
次に本発明の特徴的動作について，タイムチャートを用
いて説明する。
第２図は制御プロセッサ３から保守診断プロセッサ５へ
のプロセッサ間通信の動作を示す図であるが，制御プロ
セッサ３を演算プロセッサ４に置き換えても同様であ
る。第２図に於いて， 制御プロセッサ３は，主記憶上の状態ステータス20
を読み出すために，主記憶リードリクエストをシステム
制御装置１内の主記憶リクエスト制御部10に送出する。
主記憶リクエスト制御部10は，受信した主記憶リー
ドリクエストに基いて，主記憶装置２に対して読み出し
指示を送出する。
主記憶装置２は，受信した読み出し指示により，所
望の主記憶アドレス（状態表示領域20）の内容（状態表
示情報）を主記憶リクエスト制御部10に送出する。
主記憶リクエスト制御部10は，受信した状態表示情
報の内容をリプライデータとして要求元の制御プロセッ
サ３に送出する。
制御プロセッサ３は，受信した状態表示情報の内容
を見て，“FF"即ち保守診断プロセッサ５が障害状態で
あると認識したら，保守診断プロセッサ５への通信を保
留し，“00"即ち保守診断プロセッサ５が正常状態であ
ると認識したら，保守診断プロセッサ５への通信リクエ
ストをシステム制御装置１内のプロセッサ間通信制御部
11に送出すると共に保守診断プロセッサ５からのリプラ
イ通信の受信までの時間監視を起動する。
プロセッサ間通信制御部11は，受信した通信リクエ
ストをそのまま保守診断プロセッサ５に送出する。
保守診断プロセッサ５は，受信した通信リクエスト
を解読し，それに基く処理を実行し，処理が完了すると
完了報告としてのリプライ通信をプロセッサ間通信制御
部11に送出する。
プロセッサ間通信制御部11は，受信したリプライ通
信をそのまま要求元の制御プロセッサ３に送出する。
第３図は保守診断プロセッサ５が自動再立上げ処理に移
入し，自動再立上げ処理完了するまでの動作を示す図で
ある。
第３図に於いて， 保守診断プロセッサ５内の障害検出回路52が障害を
検出し，再立上げ制御部53を起動する。
再立上げ制御部53は再立上げ処理を実行開始する。
保守診断プロセッサ５の再立上げ処理の中で，主記
憶上の状態ステータス20を障害状態表示に更新するため
の主記憶ライトリクエストをシステム制御装置１内の主
記憶リクエスト制御部10に送出する。
主記憶リクエスト制御部10は受信した主記憶ライト
リクエストに基いて主記憶装置２に対して書き込み指示
を送出し，受信した主記憶装置２は所望の状態表示領域
20に障害状態（FF）を書き込む。
再立上げ処理が完了すると，保守診断プロセッサ５
は，その完了報告を制御プロセッサ３及び演算プロセッ
サ４に通信で知らせるために，通信リクエストをシステ
ム制御装置１内のプロセッサ間通信制御部11に送出す
る。
プロセッサ間通信制御部11は受信した通信リクエス
トをそれぞれ制御プロセッサ3,演算プロセッサ４に送出
する。受信した制御プロセッサ3,演算プロセッサ４は共
に，保守診断プロセッサ５の障害処理が完了したことを
認識する。
制御プロセッサ３は状態表示領域20を正常状態（0
0）に更新するための主記憶リクエストをシステム制御
装置１の主記憶リクエスト制御部10に送出する。
主記憶リクエスト制御部10が主記憶装置２に書き込
み指示を与えて，状態表示情報の更新を行う。
ここで保守診断プロセッサ５が再立上げ中に演算プロセ
ッサ４が保守診断プロセッサ５に対して通信を出そうと
したケースを考えると，第３図のごとく状態ステータ
ス20を読み出した時点で保守診断プロセッサ５が障害状
態であると認識して，通信の発行を保留することができ
る。また再立上げ処理の終了は保守診断プロセッサ５か
らの通信で報告されるので，演算プロセッサ４は再立上
げ処理の終了を監視する必要がなく，通信を受信するま
での間に他の処理を進めることが可能である。さらにに
状態表示領域20の更新（FF→00）を制御プロセッサ３が
実行するため，演算プロセッサの性能を低下させる要因
はほとんどない。
以上説明した第３図の動作に従えば，障害検出により自
動再立上げを行う保守診断プロセッサを有する情報処理
システムにおける制御プロセッサ，演算プロセッサから
保守診断プロセッサへの通信処理において，第１に，保
守診断プロセッサが再立上げ中（障害状態）のときの通
信を通信元プロセッサで保留することができる。第２
に，通信元プロセッサは保留後，保守診断プロセッサの
状態監視する必要がなく，他の処理を実行することがで
きる。第３に通信保留状態を解除する処理を性能優先の
演算プロセッサに極力持ち込まないで実現できる。
第４図は保守診断プロセッサ５が自動再立上げ処理に移
入し，自動再立上げ処理完了するまでのもう一つの動作
を示す図である。
第４図に於いて， 保守診断プロセッサ５内の障害検出回路52が障害を
検出し，再立上げ制御部53を起動する。
再立上げ制御部53は再立上げ処理を実行開始する。
ここで障害検出回路52が障害を検出する直前に演算プロ
セッサ４が保守診断プロセッサ５に向けて送出した通信
を保守診断プロセッサ５が受信すると，再立上げ制御
部53が再立上げ処理の中で通信制御部51に送出した通信
の無効化指示により，上記通信は無効化され処理されな
い。このため，演算プロセッサ４が通信の送出と共に起
動した保守診断プロセッサ５からのリプライ通信の時間
監視はタイムアウトし，演算プロセッサ４は保守診断
プロセッサ５が障害状態であると認識し，状態表示領域
20に表示するために主記憶リクエストを発行して状態表
示領域20の値を（FF）に更新する。（→） 保守診断プロセッサ５の再立上げ処理が完了する
と，その完了報告を制御プロセッサ３及び演算プロセッ
サに通信で知らせるために，通信リクエストをシステム
制御装置１のプロセッサ間通信制御部11に送出する。
プロセッサ間通信制御部11は，受信した通信リクエ
ストをそれぞれ制御プロセッサ3,演算プロセッサ４に送
出する。受信した制御プロセッサ3,演算プロセッサ４は
共に保守診断プロセッサ５の障害処理が完了したことを
認識する。
制御プロセッサ３は状態ステータス20を正常状態
（00）に更新するための主記憶リクエストをシステム制
御装置１の主記憶制御部10に送出する。
主記憶リクエスト制御部10が主記憶装置２に書き込
み指示を与えて、状態表示領域20の更新を行う。
従って，演算プロセッサ４はタイムアウトした通信の
再試行はの動作ステップ以降で実現すればいいわけで
ある。
また，保守診断プロセッサ５の再立上げ処理の完了報告
が通信で演算プロセッサ４に通知されるので，演算プロ
セッサ４はリプライ通信タイムアウトから再立上げ処理
完了までの時間について，再立上げ処理の終了を監視す
る必要がなく，通信を受信するまで他の処理を実行する
ことが可能である。
以上説明した第４図の動作に従えば，障害検出により自
動再立上げを行う保守診断プロセッサを有する情報処理
システムにおける制御プロセッサ，演算プロセッサから
保守診断プロセッサへの通信処理において，第１に，保
守診断プロセッサが再立上げ中にとどいた通信がリプラ
イ通信待タイムアウトになっても要求元プロセッサで再
試行待にできる。第２に，上記再試行待の間要求元プロ
セッサが他の処理に移行できるため性能低下が少ない。
第３に，再試行待を解除する処理を性能優先の演算プロ
セッサに極力持ちこまないで実現できる。
［発明の効果］ 以上説明したように本発明によれば，保守診断プロセッ
サの自動再立上げ処理と他プロセッサから保守診断プロ
セッサへ向けて発信された通信とが競合しても，影響さ
れない情報処理システムを得ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例による情報システムのブロッ
ク図である。 第２図は，第１図の情報処理システムにおいて，制御プ
ロセッサから保守診断プロセッサへの通信動作タイムチ
ャートを示す図である。 第３図は，第１図の情報処理システムにおいて，保守診
断プロセッサの再立上げ処理への移入から再立上げ処理
を完了するまでのシステムの動作を示すタイムチャート
である。 第４図は，第１図の情報処理システムにおいて，保守診
断プロセッサの再立上げ処理への移入から再立上げ処理
を完了するまでのシステムの別の動作を示すタイムチャ
ートである。 １……システム制御装置,2……主記憶装置,3……制御プ
ロセッサ,4……演算プロセッサ,5……保守診断プロセッ
サ,10……主記憶リクエスト制御部,11……プロセッサ間
通信制御部,20……状態表示領域,30,40,50……主記憶ア
クセス制御部,31,41,51……通信制御部,52……障害検出
回路,53……再立上げ制御部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】システム制御装置と，それに接続される主
    記憶装置，制御プロセッサ，及び内部での障害検出によ
    り自動再立上げ可能な保守診断プロセッサとを含む情報
    処理システムにおいて， 主記憶装置は，保守診断プロセッサの状態表示情報を記
    憶する状態表示領域を有し， システム制御装置は，制御プロセッサから保守診断プロ
    セッサへのプロセッサ間通信に際して、前記状態表示情
    報を参照し，保守診断プロセッサを障害状態であると認
    識した場合は前記プロセッサ間通信の実行を保留し，保
    守診断プロセッサを正常状態であると認識した場合は前
    記プロセッサ間通信の実行制御を行うプロセッサ間通信
    制御手段を有し， 保守診断プロセッサは，自動再立上げ動作に移入後，主
    記憶装置にアクセスして前記状態表示情報を障害状態に
    書き替える機能と，自動再立上げ完了後，制御プロセッ
    サにプロセッサ間通信で完了報告を行う機能とを有し， 制御プロセッサは，前記完了報告を受信すると，主記憶
    装置にアクセスして前記状態表示情報を正常状態に書き
    替える機能を有することを特徴とする情報処理システ
    ム。
  2. 【請求項２】システム制御装置と，それに接続される主
    記憶装置，制御プロセッサ及び内部での障害検出により
    自動再立上げ可能な保守診断プロセッサとを含む情報処
    理システムにおいて， 主記憶装置は，保守診断プロセッサの状態表示情報を記
    憶する状態表示領域を有し， システム制御装置は，制御プロセッサから保守診断プロ
    セッサへのプロセッサ間通信に際して，前記状態表示情
    報を参照し，保守診断プロセッサを障害状態であると認
    識した場合は前記プロセッサ間通信の実行を保留し，保
    守診断プロセッサを正常状態であると認識した場合は前
    記プロセッサ間通信の実行制御を行うプロセッサ間通信
    制御手段を有し， 保守診断プロセッサは、自動再立上げ動作移入後には，
    制御プロセッサから保守診断プロセッサへのプロセッサ
    間通信を無効にする無効化手段を有し， 制御プロセッサは、前記無効化手段により制御プロセッ
    サに通信リプライタイムアウトが発生したとき，主記憶
    装置にアクセスして前記状態表示情報を障害状態に書き
    替える機能を有し， 保守診断プロセッサは，自動再立上げ完了後，制御プロ
    セッサにプロセッサ間通信で完了報告を行う機能を有
    し， 制御プロセッサは，前記完了報告を受信すると，主記憶
    装置にアクセスして前記状態表示情報を正常状態に書き
    替える機能を有することを特徴とする情報処理システ
    ム。
JP1154727A 1989-06-19 1989-06-19 情報処理システム Expired - Lifetime JPH07120292B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1154727A JPH07120292B2 (ja) 1989-06-19 1989-06-19 情報処理システム
CA002019150A CA2019150C (en) 1989-06-19 1990-06-18 Information processing system comprising a main memory having an area for memorizing a state signal related to a diagnosing operation
DE69013406T DE69013406T2 (de) 1989-06-19 1990-06-19 Informationsverarbeitungssystem mit einem Hauptspeicher, der einen Bereich zur Speicherung eines auf eine Diagnoseoperation bezogenen Zustandssignals hat.
AU57634/90A AU626431B2 (en) 1989-06-19 1990-06-19 Information processing system comprising a main memory having an area for memorizing a state signal related to a diagnosing operation
US07/539,822 US5249299A (en) 1989-06-19 1990-06-19 Information processing system having diagnostic processor for detecting failures in the diagnostic processor itself and performing retries upon failure detection
EP90111552A EP0404056B1 (en) 1989-06-19 1990-06-19 Information processing system comprising a main memory having an area for memorizing a state signal related to a diagnosing operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1154727A JPH07120292B2 (ja) 1989-06-19 1989-06-19 情報処理システム

Publications (2)

Publication Number Publication Date
JPH0320832A JPH0320832A (ja) 1991-01-29
JPH07120292B2 true JPH07120292B2 (ja) 1995-12-20

Family

ID=15590631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1154727A Expired - Lifetime JPH07120292B2 (ja) 1989-06-19 1989-06-19 情報処理システム

Country Status (6)

Country Link
US (1) US5249299A (ja)
EP (1) EP0404056B1 (ja)
JP (1) JPH07120292B2 (ja)
AU (1) AU626431B2 (ja)
CA (1) CA2019150C (ja)
DE (1) DE69013406T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825989A (en) * 1992-06-12 1998-10-20 Xerox Corporation System for diagnosing a source of malfunction resulting from the execution of a print job in a network printing system
EP0590175B1 (de) * 1992-09-28 1996-07-24 Siemens Aktiengesellschaft Prozesssteuerungssystem
US5363501A (en) * 1992-12-22 1994-11-08 Sony Electronics, Inc. Method for computer system development verification and testing using portable diagnostic/testing programs
GB2290891B (en) * 1994-06-29 1999-02-17 Mitsubishi Electric Corp Multiprocessor system
JP6119518B2 (ja) 2013-02-12 2017-04-26 ソニー株式会社 センサ装置、入力装置及び電子機器
JP6288073B2 (ja) 2013-03-18 2018-03-07 ソニー株式会社 センサ装置、入力装置および電子機器
JP6142745B2 (ja) 2013-09-10 2017-06-07 ソニー株式会社 センサ装置、入力装置及び電子機器
JP2015190859A (ja) 2014-03-28 2015-11-02 ソニー株式会社 センサ装置、入力装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1434186A (en) * 1972-04-26 1976-05-05 Gen Electric Co Ltd Multiprocessor computer systems
US3916177A (en) * 1973-12-10 1975-10-28 Honeywell Inf Systems Remote entry diagnostic and verification procedure apparatus for a data processing unit
IN155448B (ja) * 1980-03-19 1985-02-02 Int Computers Ltd
JPS6053339B2 (ja) * 1980-10-09 1985-11-25 日本電気株式会社 論理装置のエラ−回復方式
US4703446A (en) * 1984-07-03 1987-10-27 Nec Corporation Data processing unit diagnosis control apparatus
DE3789176T2 (de) * 1986-08-12 1994-09-08 Hitachi Ltd Mikroprozessor zur Datentransferwiederholung.

Also Published As

Publication number Publication date
DE69013406T2 (de) 1995-05-04
CA2019150A1 (en) 1990-12-19
EP0404056A2 (en) 1990-12-27
CA2019150C (en) 1994-01-11
AU5763490A (en) 1990-12-20
US5249299A (en) 1993-09-28
AU626431B2 (en) 1992-07-30
EP0404056A3 (en) 1991-12-18
JPH0320832A (ja) 1991-01-29
EP0404056B1 (en) 1994-10-19
DE69013406D1 (de) 1994-11-24

Similar Documents

Publication Publication Date Title
EP0730230B1 (en) Method for prioritizing and handling errors in a computer system
JP4887150B2 (ja) コプロセッサを監視及びリセットするための方法及び装置
EP0671691B1 (en) Storage controller and bus control method for use therewith
JP4792113B2 (ja) プロセッサ間割り込み
US4852092A (en) Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
US7912998B2 (en) DMA access systems and methods
JPH07120292B2 (ja) 情報処理システム
US4628445A (en) Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system
CN115576734A (zh) 一种多核异构日志存储方法和***
JP3187446B2 (ja) キャッシュメモリ制御装置
JPS6336023B2 (ja)
JP3052460B2 (ja) 協調処理型情報処理装置
JP2825589B2 (ja) バス制御方式
JPH08115272A (ja) データ処理システムにおける遠隔再試行方法及び装置
JPH0135373B2 (ja)
JPH10198644A (ja) 同期制御方法およびマルチプロセッサシステム
JPH03138753A (ja) マルチプロセッサシステムのブートロード装置
JP3316739B2 (ja) 装置間インタフェース制御方式
JPH0778752B2 (ja) 情報処理システム
JPS62125437A (ja) 付加プロセツサの制御方法
JPH07104834B2 (ja) 処理装置間ロック制御システム
JPS6049440A (ja) 下位装置のエラ−解除方法
JPS62219146A (ja) バスサイクル中断機能を備える処理装置
JP2001306335A (ja) コンピュータ