JPH07106962A - 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 - Google Patents
高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法Info
- Publication number
- JPH07106962A JPH07106962A JP5248194A JP24819493A JPH07106962A JP H07106962 A JPH07106962 A JP H07106962A JP 5248194 A JP5248194 A JP 5248194A JP 24819493 A JP24819493 A JP 24819493A JP H07106962 A JPH07106962 A JP H07106962A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- oscillation frequency
- voltage
- pll circuit
- characteristic curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 環境温度に追従して一定かつ短いロックアッ
プタイムでフェーズロックできる高速アナログＰＬＬ回
路を提供する。 【構成】 ＰＬＬシンセサイザ回路１と、電圧制御発振
器２と、該電圧制御発振器の制御電圧−発振周波数特性
曲線を記憶した記憶手段と、該記憶手段から読み出した
制御電圧初期設定値Ｆ２および回路１からの位相比較結
果に基づく制御電圧Ｖｅとを加算する電圧加算器３と、
ＰＬＬ回路のフェーズロック後の制御電圧を用いて前記
記憶装置に記憶された前記電圧制御発振器の制御電圧−
発振周波数特性曲線を現実の環境温度に対応した制御電
圧−発振周波数特性曲線に更新する手段６，４を設けた
高速アナログＰＬＬ回路。
プタイムでフェーズロックできる高速アナログＰＬＬ回
路を提供する。 【構成】 ＰＬＬシンセサイザ回路１と、電圧制御発振
器２と、該電圧制御発振器の制御電圧−発振周波数特性
曲線を記憶した記憶手段と、該記憶手段から読み出した
制御電圧初期設定値Ｆ２および回路１からの位相比較結
果に基づく制御電圧Ｖｅとを加算する電圧加算器３と、
ＰＬＬ回路のフェーズロック後の制御電圧を用いて前記
記憶装置に記憶された前記電圧制御発振器の制御電圧−
発振周波数特性曲線を現実の環境温度に対応した制御電
圧−発振周波数特性曲線に更新する手段６，４を設けた
高速アナログＰＬＬ回路。
Description
【０００１】
【産業上の利用分野】本発明は、アナログＰＬＬ回路に
関し、特に高速でのフェーズロックを可能とするように
された高速アナログＰＬＬ回路に関する。本発明は、移
動体通信端末等の機器に用いられるアナログＰＬＬ回路
のように、短いロックアップタイムを得られるように構
成された高速アナログＰＬＬ回路において、環境温度の
変動に追従してＶＣＯ制御電圧−発振周波数特性曲線を
変更して常に一定の短いロックアップタイムを得ること
のできるようにした高速アナログＰＬＬ回路に関する。
関し、特に高速でのフェーズロックを可能とするように
された高速アナログＰＬＬ回路に関する。本発明は、移
動体通信端末等の機器に用いられるアナログＰＬＬ回路
のように、短いロックアップタイムを得られるように構
成された高速アナログＰＬＬ回路において、環境温度の
変動に追従してＶＣＯ制御電圧−発振周波数特性曲線を
変更して常に一定の短いロックアップタイムを得ること
のできるようにした高速アナログＰＬＬ回路に関する。
【０００２】
【従来の技術】移動体通信のサービスエリアは細分化し
た複数の無線ゾーンで構成されることから、移動体通信
端末が隣接する無線ゾーン間を移動しながら通話を継続
するには、通話中に高速でチャネル切り替え、すなわち
周波数切り替えを行う必要がある。このことから、移動
体通信端末等に使用されているアナログＰＬＬ回路は、
周波数を設定した時に設定周波数に高速で引き込まれフ
ェーズロックすること、すなわち、ロックアップタイム
が短くかつ一定の時間内で行われることが要求される。
この要求に応えるために、従来の移動体通信端末におい
ては、高速アナログＰＬＬ回路を制御する制御装置の記
憶装置に、電圧制御発振器（ＶＣＯ）の制御電圧−発振
周波数特性曲線を予め記憶させておき、この記憶内容か
ら指定された発振周波数に対応したＶＣＯ制御電圧の初
期値を推定し、指定された発振周波数に対応するＶＣＯ
制御電圧の付近の初期値電圧をＶＣＯに予め与え、次に
ＰＬＬシンセサイザに指定した周波数デ−タを与え、指
定周波数に高速で引き込みフェーズロックを可能として
きた。すなわち、チャネル設定用のＰＬＬシンセサイザ
に設定すべき周波数デ−タを転送する前に、ＰＬＬ回路
を構成する電圧制御発振器（ＶＣＯ）に与える制御電圧
Ｖｃとして、フェーズロックされることが予想される周
波数に対応した制御電圧に近い電圧を初期値として予め
設定して供給し、ＶＣＯの発振周波数をフェーズロック
を必要とされる周波数の付近に予め変化させ、その後、
周波数デ−タをＰＬＬシンセサイザに転送して前記予め
設定された周波数からロックアップ動作させることによ
って、短かくかつ一定のロックアップタイムで高速にフ
ェーズロックする高速アナログＰＬＬ回路方式が採用さ
れている。
た複数の無線ゾーンで構成されることから、移動体通信
端末が隣接する無線ゾーン間を移動しながら通話を継続
するには、通話中に高速でチャネル切り替え、すなわち
周波数切り替えを行う必要がある。このことから、移動
体通信端末等に使用されているアナログＰＬＬ回路は、
周波数を設定した時に設定周波数に高速で引き込まれフ
ェーズロックすること、すなわち、ロックアップタイム
が短くかつ一定の時間内で行われることが要求される。
この要求に応えるために、従来の移動体通信端末におい
ては、高速アナログＰＬＬ回路を制御する制御装置の記
憶装置に、電圧制御発振器（ＶＣＯ）の制御電圧−発振
周波数特性曲線を予め記憶させておき、この記憶内容か
ら指定された発振周波数に対応したＶＣＯ制御電圧の初
期値を推定し、指定された発振周波数に対応するＶＣＯ
制御電圧の付近の初期値電圧をＶＣＯに予め与え、次に
ＰＬＬシンセサイザに指定した周波数デ−タを与え、指
定周波数に高速で引き込みフェーズロックを可能として
きた。すなわち、チャネル設定用のＰＬＬシンセサイザ
に設定すべき周波数デ−タを転送する前に、ＰＬＬ回路
を構成する電圧制御発振器（ＶＣＯ）に与える制御電圧
Ｖｃとして、フェーズロックされることが予想される周
波数に対応した制御電圧に近い電圧を初期値として予め
設定して供給し、ＶＣＯの発振周波数をフェーズロック
を必要とされる周波数の付近に予め変化させ、その後、
周波数デ−タをＰＬＬシンセサイザに転送して前記予め
設定された周波数からロックアップ動作させることによ
って、短かくかつ一定のロックアップタイムで高速にフ
ェーズロックする高速アナログＰＬＬ回路方式が採用さ
れている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような高速アナログＰＬＬ回路では、電圧制御発振器
（ＶＣＯ）の制御電圧−発振周波数特性が周囲の温度す
なわち環境温度の変動にともない特性曲線の傾き等に変
動を生じるので、環境温度の変化があったときに予め所
定の電圧をＶＣＯに供給しても発振周波数が環境温度に
追従できず、初期設定される周波数が変化してしまい、
ロックアップタイムに変動を生じて一定のロックアップ
タイムを供することできなくなって、一定の時間で高速
にロックアップすることが不可能となる問題を有してい
る。常に一定でかつ短いロックアップタイムで設定周波
数にフェーズロックすることを実現するには、常時環境
温度を監視測定してＶＣＯの制御電圧−発振周波数特性
曲線を測定した温度で補正することで解決することが可
能であるが、反面、個々の温度特性の違いによる誤差を
生じることとソフトウェア処理が徒に複雑化されること
は避けられないものになっている。本発明の第１の目的
は、環境温度（周囲温度）の変動に影響されることなく
常に一定の短いロックアップタイムでフェーズロックす
ることを容易に実現できる高速アナログＰＬＬ回路を供
するにある。本発明の第２の目的は、電圧制御発振器
（ＶＣＯ）の制御電圧−発振周波数特性曲線を、環境温
度（周囲温度）を監視して温度補正するためのソフトウ
ェアを必要としないでしかもＰＬＬを構成する要素個々
が持つ固有の温度特性を考慮せずに一定の短いロックア
ップタイムでフェーズロックすることを容易に実現でき
る高速アナログＰＬＬ回路の温度補償方法を得ることに
ある。
ような高速アナログＰＬＬ回路では、電圧制御発振器
（ＶＣＯ）の制御電圧−発振周波数特性が周囲の温度す
なわち環境温度の変動にともない特性曲線の傾き等に変
動を生じるので、環境温度の変化があったときに予め所
定の電圧をＶＣＯに供給しても発振周波数が環境温度に
追従できず、初期設定される周波数が変化してしまい、
ロックアップタイムに変動を生じて一定のロックアップ
タイムを供することできなくなって、一定の時間で高速
にロックアップすることが不可能となる問題を有してい
る。常に一定でかつ短いロックアップタイムで設定周波
数にフェーズロックすることを実現するには、常時環境
温度を監視測定してＶＣＯの制御電圧−発振周波数特性
曲線を測定した温度で補正することで解決することが可
能であるが、反面、個々の温度特性の違いによる誤差を
生じることとソフトウェア処理が徒に複雑化されること
は避けられないものになっている。本発明の第１の目的
は、環境温度（周囲温度）の変動に影響されることなく
常に一定の短いロックアップタイムでフェーズロックす
ることを容易に実現できる高速アナログＰＬＬ回路を供
するにある。本発明の第２の目的は、電圧制御発振器
（ＶＣＯ）の制御電圧−発振周波数特性曲線を、環境温
度（周囲温度）を監視して温度補正するためのソフトウ
ェアを必要としないでしかもＰＬＬを構成する要素個々
が持つ固有の温度特性を考慮せずに一定の短いロックア
ップタイムでフェーズロックすることを容易に実現でき
る高速アナログＰＬＬ回路の温度補償方法を得ることに
ある。
【０００４】
【課題を解決するための手段】上記第１の目的は、ＰＬ
Ｌシンセサイザ回路と電圧制御発振器と該電圧制御発振
器の制御電圧−発振周波数特性曲線を記憶した記憶手段
と該記憶手段から読み出した制御電圧初期設定値および
前記シンセサイザ回路からの位相比較結果に基づく制御
電圧とを加算する電圧加算器とからなる高速ＰＬＬ回路
において、前記ＰＬＬ回路のフェーズロック後の制御電
圧を用いて前記記憶装置に記憶された前記電圧制御発振
器の制御電圧−発振周波数特性曲線を現実の環境温度に
対応した制御電圧−発振周波数特性曲線に更新する手段
を設けることによって達成される。さらに、制御電圧−
発振周波数特性曲線は２点間のデ−タを補間し記憶する
ことにより達成される。上記第２の目的は、ＰＬＬシン
セサイザと電圧制御発振器と該電圧制御発振器の制御電
圧−発振周波数特性曲線を記憶した記憶装置からなり該
電圧制御発振器に印加する制御電圧を前記記憶装置に記
憶された制御電圧−発振周波数特性曲線から所望の発振
周波数に対応した制御電圧を推定して初期値に設定する
高速引込みおよび高速フェーズロックを可能とした高速
アナログＰＬＬ回路における初期設定値の温度補償方法
において、前記アナログＰＬＬ回路がフェーズロックし
た後の前記電圧制御発振器の制御電圧を用いて前記記憶
装置に記憶された電圧制御発振器の制御電圧−発振周波
数特性曲線を現実の環境温度に対応した制御電圧−発振
周波数特性曲線に更新することにより達成される。
Ｌシンセサイザ回路と電圧制御発振器と該電圧制御発振
器の制御電圧−発振周波数特性曲線を記憶した記憶手段
と該記憶手段から読み出した制御電圧初期設定値および
前記シンセサイザ回路からの位相比較結果に基づく制御
電圧とを加算する電圧加算器とからなる高速ＰＬＬ回路
において、前記ＰＬＬ回路のフェーズロック後の制御電
圧を用いて前記記憶装置に記憶された前記電圧制御発振
器の制御電圧−発振周波数特性曲線を現実の環境温度に
対応した制御電圧−発振周波数特性曲線に更新する手段
を設けることによって達成される。さらに、制御電圧−
発振周波数特性曲線は２点間のデ−タを補間し記憶する
ことにより達成される。上記第２の目的は、ＰＬＬシン
セサイザと電圧制御発振器と該電圧制御発振器の制御電
圧−発振周波数特性曲線を記憶した記憶装置からなり該
電圧制御発振器に印加する制御電圧を前記記憶装置に記
憶された制御電圧−発振周波数特性曲線から所望の発振
周波数に対応した制御電圧を推定して初期値に設定する
高速引込みおよび高速フェーズロックを可能とした高速
アナログＰＬＬ回路における初期設定値の温度補償方法
において、前記アナログＰＬＬ回路がフェーズロックし
た後の前記電圧制御発振器の制御電圧を用いて前記記憶
装置に記憶された電圧制御発振器の制御電圧−発振周波
数特性曲線を現実の環境温度に対応した制御電圧−発振
周波数特性曲線に更新することにより達成される。
【０００５】
【作用】ＰＬＬシンセサイザがフェーズロックされた時
の電圧制御発振器のＶＣＯ制御電圧を定期的に監視し、
測定結果をもちいて既に記憶装置に記憶されている制御
電圧−発振周波数特性曲線の前回の初期値を更新するこ
とによって、常に環境温度に追従したＶＣＯの制御電圧
−発振周波数特性曲線を容易にかつ確実に得られる。し
たがって、更新された初期値を次回指定された周波数に
切り換えたとき利用することによって、環境温度の変動
があっても一定の短いロックアップタイムでフェーズロ
ックが容易に実現され得る。
の電圧制御発振器のＶＣＯ制御電圧を定期的に監視し、
測定結果をもちいて既に記憶装置に記憶されている制御
電圧−発振周波数特性曲線の前回の初期値を更新するこ
とによって、常に環境温度に追従したＶＣＯの制御電圧
−発振周波数特性曲線を容易にかつ確実に得られる。し
たがって、更新された初期値を次回指定された周波数に
切り換えたとき利用することによって、環境温度の変動
があっても一定の短いロックアップタイムでフェーズロ
ックが容易に実現され得る。
【０００６】
【実施例】以下、本発明を図１〜図３を用いて説明す
る。本発明による高速アナログＰＬＬの構成について図
１を用いて説明する。本発明による高速アナログＰＬＬ
は、位相比較器および低域通過フィルタ等からなるＰＬ
Ｌシンセサイザ回路１と、電圧制御発振器（ＶＣＯ）２
と、電圧加算器３と、マイクロコンピュータおよび記憶
装置等からなる制御演算装置４と、初期値用ディジタル
−アナログ変換器５と、ＶＯＣ制御電圧監視用アナログ
−ディジタル変換器６とから構成される。
る。本発明による高速アナログＰＬＬの構成について図
１を用いて説明する。本発明による高速アナログＰＬＬ
は、位相比較器および低域通過フィルタ等からなるＰＬ
Ｌシンセサイザ回路１と、電圧制御発振器（ＶＣＯ）２
と、電圧加算器３と、マイクロコンピュータおよび記憶
装置等からなる制御演算装置４と、初期値用ディジタル
−アナログ変換器５と、ＶＯＣ制御電圧監視用アナログ
−ディジタル変換器６とから構成される。
【０００７】制御演算装置４のマイクロコンピュータか
らは、周波数設定用データＦ１がＰＬＬシンセサイザ回
路１に、初期値設定用データＦ２が初期値用ディジタル
−アナログ変換器５に出力されるとともに、ＶＣＯ制御
電圧監視用アナログ−ディジタル変換器６からは、制御
電圧測定データＶｃｄが制御演算装置４の記憶装置に入
力される。ＰＬＬシンセサイザ回路１の出力Ｖｅと初期
値用ディジタル−アナログ変換器５からの出力Ｖ’ｃが
電圧加算器３に入力され、その出力Ｖｃは、電圧制御発
振器２およびＶＣＯ制御電圧監視用アナログ−ディジタ
ル変換器６に入力される。ＶＣＯ２の出力ｆｏはＰＬＬ
シンセサイザ回路１に帰還１１される。
らは、周波数設定用データＦ１がＰＬＬシンセサイザ回
路１に、初期値設定用データＦ２が初期値用ディジタル
−アナログ変換器５に出力されるとともに、ＶＣＯ制御
電圧監視用アナログ−ディジタル変換器６からは、制御
電圧測定データＶｃｄが制御演算装置４の記憶装置に入
力される。ＰＬＬシンセサイザ回路１の出力Ｖｅと初期
値用ディジタル−アナログ変換器５からの出力Ｖ’ｃが
電圧加算器３に入力され、その出力Ｖｃは、電圧制御発
振器２およびＶＣＯ制御電圧監視用アナログ−ディジタ
ル変換器６に入力される。ＶＣＯ２の出力ｆｏはＰＬＬ
シンセサイザ回路１に帰還１１される。
【０００８】初期状態の時、制御演算装置４の記憶装置
に記憶された制御電圧−周波数特性曲線データから所定
の周波数を得るに必要な制御電圧に対応する初期値設定
デ−タＦ２を読み出し、初期値用デジタル−アナログ変
換器５に出力され、ここで電圧Ｖ’ｃに変換される。す
なわち、要求された発振周波数ｆｏの制御電圧Ｖｃの付
近の直流電圧Ｖ’ｃが、電圧制御発振器ＶＣＯ２に印加
される。ＶＣＯ２は、制御電圧Ｖ’ｃに対応する発振周
波数ｆ’ｏで発振を開始する。この発振周波数ｆ’ｏは
目標とする発振周波数ｆｏに極めて近い発振周波数とな
っている。
に記憶された制御電圧−周波数特性曲線データから所定
の周波数を得るに必要な制御電圧に対応する初期値設定
デ−タＦ２を読み出し、初期値用デジタル−アナログ変
換器５に出力され、ここで電圧Ｖ’ｃに変換される。す
なわち、要求された発振周波数ｆｏの制御電圧Ｖｃの付
近の直流電圧Ｖ’ｃが、電圧制御発振器ＶＣＯ２に印加
される。ＶＣＯ２は、制御電圧Ｖ’ｃに対応する発振周
波数ｆ’ｏで発振を開始する。この発振周波数ｆ’ｏは
目標とする発振周波数ｆｏに極めて近い発振周波数とな
っている。
【０００９】その後、制御演算装置４からＰＬＬシンセ
サイザ回路１に周波数設定デ−タＦ１が転送されＰＬＬ
がフェーズロックして電圧制御発振器２は設定周波数ｆ
ｏの電圧を出力する。ＰＬＬループがフェーズロックし
た後、ＶＣＯ制御電圧ＶｃをＶＣＯ制御電圧監視用アナ
ログ−デジタル変換器６により制御電圧測定デ−タＶｃ
ｄとして制御演算装置４の記憶装置に転送し、該記憶装
置に記憶された前回の初期値設定デ−タを更新する。こ
の結果記憶装置に記憶された制御電圧−発振周波数特性
曲線は、現在の周囲温度に追従した値に更新される。
サイザ回路１に周波数設定デ−タＦ１が転送されＰＬＬ
がフェーズロックして電圧制御発振器２は設定周波数ｆ
ｏの電圧を出力する。ＰＬＬループがフェーズロックし
た後、ＶＣＯ制御電圧ＶｃをＶＣＯ制御電圧監視用アナ
ログ−デジタル変換器６により制御電圧測定デ−タＶｃ
ｄとして制御演算装置４の記憶装置に転送し、該記憶装
置に記憶された前回の初期値設定デ−タを更新する。こ
の結果記憶装置に記憶された制御電圧−発振周波数特性
曲線は、現在の周囲温度に追従した値に更新される。
【００１０】ＶＣＯ制御電圧（Ｖｃ）−ＶＣＯ発振周波
数（ｆｏ）特性曲線の温度特性について図３を用いて説
明する。同図に、概念的に示されるように、環境温度が
Ａ℃のときのＶｃ−ｆｏ曲線Ａは、ａ１，ａ３，ａ２を
結ぶ線で示される。また環境温度がＢ℃のときのＶｃ−
ｆｏ曲線Ｂは、ｂ１，ｂ３，ｂ２を結ぶ線で示される。
数（ｆｏ）特性曲線の温度特性について図３を用いて説
明する。同図に、概念的に示されるように、環境温度が
Ａ℃のときのＶｃ−ｆｏ曲線Ａは、ａ１，ａ３，ａ２を
結ぶ線で示される。また環境温度がＢ℃のときのＶｃ−
ｆｏ曲線Ｂは、ｂ１，ｂ３，ｂ２を結ぶ線で示される。
【００１１】いま、図１の高速アナログＰＬＬ回路を周
波数ｆ３で発振させようとして、ＶＣＯ制御電圧Ｖ’ｃ
がＶａ３（Ｖ）となるような初期値設定データＦ２を出
力したとき、環境温度がＡ℃であるときには、ＰＬＬ回
路は急速に設定周波数ｆ３にフェーズロックされるが、
環境温度がＢ℃であるときには、ＶＣＯ制御電圧Ｖａ３
（Ｖ）は周波数ｆ４を発振させる電圧ｂ’３であるの
で、ＰＬＬ回路がフェーズロックするにはＡ℃のときに
比べて周波数をｆ４からｆ３に移行させるためのロック
アップタイムが余分に必要となる。
波数ｆ３で発振させようとして、ＶＣＯ制御電圧Ｖ’ｃ
がＶａ３（Ｖ）となるような初期値設定データＦ２を出
力したとき、環境温度がＡ℃であるときには、ＰＬＬ回
路は急速に設定周波数ｆ３にフェーズロックされるが、
環境温度がＢ℃であるときには、ＶＣＯ制御電圧Ｖａ３
（Ｖ）は周波数ｆ４を発振させる電圧ｂ’３であるの
で、ＰＬＬ回路がフェーズロックするにはＡ℃のときに
比べて周波数をｆ４からｆ３に移行させるためのロック
アップタイムが余分に必要となる。
【００１２】ここでフェーズロックした後、電圧制御発
振器２の現実の制御電圧ＶｃはＶｂ３（Ｖ）になってお
り、この制御電圧を制御演算装置４へ取り込むと、発振
周波数ｆｏおよび制御電圧Ｖｃから記憶装置に記憶され
た制御電圧−発振周波数特性曲線の中からＢ℃の特性曲
線を選択することができる。以後、チャネル移行時に、
この曲線Ｂに基づいて初期値設定データを出力すれば、
制御電圧Ｖ’ｃを環境温度Ｂ℃で補正した値とすること
ができ、ロックアップタイムを一定値にかつ短縮するこ
とができる。
振器２の現実の制御電圧ＶｃはＶｂ３（Ｖ）になってお
り、この制御電圧を制御演算装置４へ取り込むと、発振
周波数ｆｏおよび制御電圧Ｖｃから記憶装置に記憶され
た制御電圧−発振周波数特性曲線の中からＢ℃の特性曲
線を選択することができる。以後、チャネル移行時に、
この曲線Ｂに基づいて初期値設定データを出力すれば、
制御電圧Ｖ’ｃを環境温度Ｂ℃で補正した値とすること
ができ、ロックアップタイムを一定値にかつ短縮するこ
とができる。
【００１３】この実施例では、制御電圧−周波数特性曲
線を環境温度に対応して複数本記憶し、環境温度に対応
してこの曲線を選択して読みだす例を示したが、記憶装
置に初期設定用の曲線を少なくとも一つ記憶しておき、
このデータに基づいて、複数の発振周波数における現実
の制御電圧を検出することによって、環境温度に対応し
た初期値データに書き替えるようにしてもよい。
線を環境温度に対応して複数本記憶し、環境温度に対応
してこの曲線を選択して読みだす例を示したが、記憶装
置に初期設定用の曲線を少なくとも一つ記憶しておき、
このデータに基づいて、複数の発振周波数における現実
の制御電圧を検出することによって、環境温度に対応し
た初期値データに書き替えるようにしてもよい。
【００１４】すなわち、代替策についてより詳細に説明
すれば、初期状態で記憶装置には図３のＶＣＯ制御電圧
−発振周波数特性曲線Ａで表現される初期値デ−タが記
憶されている。つまり、ＶＣＯ発振周波数がｆ１（Ｈ
ｚ）およびｆ２（Ｈｚ）の時の制御電圧Ｖａ１（Ｖ），
Ｖａ２（Ｖ）として記憶されている。仮に、周波数ｆ３
（Ｈｚ）を発振する要求があった時、初期値として予
め、記憶されているＶＣＯ制御電圧−発振周波数特性曲
線Ａから演算し、ＶＣＯ制御電圧Ｖａ３（Ｖ）を得る。
この値を初期値設定デ−タＦ２として初期値設定用ディ
ジタル−アナログ変換器５に転送し、その後、ＰＬＬシ
ンセサイザ回路１に周波数設定デ−タＦ１を転送してＰ
ＬＬを周波数ｆ３フェーズロックする。しかしながら、
環境温度が変動してＶＣＯ制御電圧−発振周波数特性曲
線がＢに変動した状況で、次回に発振周波数ｆ３（Ｈ
ｚ）を要求された場合、既に記憶されている特性曲線Ａ
を使用すると、実際は制御電圧Ｖｂ３（Ｖ）が必要であ
るにも係らず、制御電圧Ｖａ３（Ｖ）として初期値設定
デ−タを転送するので、ＶＣＯの実際の発振周波数は、
周波数ｆ４（Ｈｚ）となる。このことは、ロックアップ
タイムを一定することを妨げる。
すれば、初期状態で記憶装置には図３のＶＣＯ制御電圧
−発振周波数特性曲線Ａで表現される初期値デ−タが記
憶されている。つまり、ＶＣＯ発振周波数がｆ１（Ｈ
ｚ）およびｆ２（Ｈｚ）の時の制御電圧Ｖａ１（Ｖ），
Ｖａ２（Ｖ）として記憶されている。仮に、周波数ｆ３
（Ｈｚ）を発振する要求があった時、初期値として予
め、記憶されているＶＣＯ制御電圧−発振周波数特性曲
線Ａから演算し、ＶＣＯ制御電圧Ｖａ３（Ｖ）を得る。
この値を初期値設定デ−タＦ２として初期値設定用ディ
ジタル−アナログ変換器５に転送し、その後、ＰＬＬシ
ンセサイザ回路１に周波数設定デ−タＦ１を転送してＰ
ＬＬを周波数ｆ３フェーズロックする。しかしながら、
環境温度が変動してＶＣＯ制御電圧−発振周波数特性曲
線がＢに変動した状況で、次回に発振周波数ｆ３（Ｈ
ｚ）を要求された場合、既に記憶されている特性曲線Ａ
を使用すると、実際は制御電圧Ｖｂ３（Ｖ）が必要であ
るにも係らず、制御電圧Ｖａ３（Ｖ）として初期値設定
デ−タを転送するので、ＶＣＯの実際の発振周波数は、
周波数ｆ４（Ｈｚ）となる。このことは、ロックアップ
タイムを一定することを妨げる。
【００１５】ここで、定期的に発振周波数ｆ１，ｆ２に
おけるＶＣＯ制御電圧を監視して現実の環境温度におけ
るＶＣＯ制御電圧Ｖｂ１，Ｖｂ２を取得し、その結果で
記憶装置に記憶された初期値を更新することによって、
現実の環境温度Ｂ℃のＶＣＯ制御電圧−発振周波数特性
曲線Ｂを作成できる。次回に、発振周波数ｆ３を指定さ
れたとき、初期値設定デ−タＦ２は、更新されたＶＣＯ
制御電圧−発振周波数特性曲線Ｂによる制御電圧Ｖｂ３
で設定されるので、一定のロックアップタイムで周波数
ｆ３にフェーズロックすることができる。
おけるＶＣＯ制御電圧を監視して現実の環境温度におけ
るＶＣＯ制御電圧Ｖｂ１，Ｖｂ２を取得し、その結果で
記憶装置に記憶された初期値を更新することによって、
現実の環境温度Ｂ℃のＶＣＯ制御電圧−発振周波数特性
曲線Ｂを作成できる。次回に、発振周波数ｆ３を指定さ
れたとき、初期値設定デ−タＦ２は、更新されたＶＣＯ
制御電圧−発振周波数特性曲線Ｂによる制御電圧Ｖｂ３
で設定されるので、一定のロックアップタイムで周波数
ｆ３にフェーズロックすることができる。
【００１６】図２は、図１に示した高速アナログＰＬＬ
を用いた位相同期発振回路の具体的構成を示した図であ
る。本発明の位相同期発振回路は、ＰＬＬシンセサイザ
回路１と、電圧制御発振器（ＶＣＯ）２と、電圧加算器
３と、制御演算装置４と、初期値用ディジタル−アナロ
グ変換器５と、ＶＣＯ制御電圧監視用アナログ−ディジ
タル変換器６と、ＰＬＬ基準発振器２１とから構成され
る。ＰＬＬシンセサイザ回路１は、位相比較器１１と、
積分器１２と、１／Ｍ分周器１３と、プログラマブルカ
ウンタ１４とから構成されている。
を用いた位相同期発振回路の具体的構成を示した図であ
る。本発明の位相同期発振回路は、ＰＬＬシンセサイザ
回路１と、電圧制御発振器（ＶＣＯ）２と、電圧加算器
３と、制御演算装置４と、初期値用ディジタル−アナロ
グ変換器５と、ＶＣＯ制御電圧監視用アナログ−ディジ
タル変換器６と、ＰＬＬ基準発振器２１とから構成され
る。ＰＬＬシンセサイザ回路１は、位相比較器１１と、
積分器１２と、１／Ｍ分周器１３と、プログラマブルカ
ウンタ１４とから構成されている。
【００１７】発振周波数設定デ−タＦ１は、１／Ｎに分
周するプログラマブルカウンタ１４に入力され、電圧制
御発振器（ＶＣＯ）２の出力を分周する分周数を決定す
る。ＰＬＬ基準発振器２１の安定した出力ｆｓが、入力
を任意の整数Ｍに分周する１／Ｍ分周器１３に入力さ
れ、ｆｓ／Ｍの基準周波数ｆａとなって位相比較器１１
に入力される。一方、位相比較器１１の他の入力には、
電圧制御発振器（ＶＣＯ）２の出力ｆｏを１／Ｎに分周
するプログラマブルカウンタ１４の出力ｆｂが入力され
る。位相比較器１１で位相比較された比較結果ｆｅは、
積分器１２で平滑され出力Ｖｅとして出力される。制御
演算装置４の記憶装置から読みだされた初期値デ−タＦ
２は、初期値用ディジタル−アナログ変換器６に入力さ
れ、ここで直流電圧Ｖ’ｃに変換されて加算器３に出力
される。加算器３では、積分器１２からの出力Ｖｅと初
期値用ディジタル−アナログ変換器５からの出力Ｖ’ｃ
とが加算され、ＶＣＯ制御電圧Ｖｃとして電圧制御発振
器（ＶＣＯ）２に印加される。この加算器３の出力Ｖｃ
によって、ＰＬＬは、フェーズロックした状態になる。
周するプログラマブルカウンタ１４に入力され、電圧制
御発振器（ＶＣＯ）２の出力を分周する分周数を決定す
る。ＰＬＬ基準発振器２１の安定した出力ｆｓが、入力
を任意の整数Ｍに分周する１／Ｍ分周器１３に入力さ
れ、ｆｓ／Ｍの基準周波数ｆａとなって位相比較器１１
に入力される。一方、位相比較器１１の他の入力には、
電圧制御発振器（ＶＣＯ）２の出力ｆｏを１／Ｎに分周
するプログラマブルカウンタ１４の出力ｆｂが入力され
る。位相比較器１１で位相比較された比較結果ｆｅは、
積分器１２で平滑され出力Ｖｅとして出力される。制御
演算装置４の記憶装置から読みだされた初期値デ−タＦ
２は、初期値用ディジタル−アナログ変換器６に入力さ
れ、ここで直流電圧Ｖ’ｃに変換されて加算器３に出力
される。加算器３では、積分器１２からの出力Ｖｅと初
期値用ディジタル−アナログ変換器５からの出力Ｖ’ｃ
とが加算され、ＶＣＯ制御電圧Ｖｃとして電圧制御発振
器（ＶＣＯ）２に印加される。この加算器３の出力Ｖｃ
によって、ＰＬＬは、フェーズロックした状態になる。
【００１８】ＰＬＬがフェーズロックされると、位相比
較器１１の二つの入力信号周波数ｆａ，ｆｂの間には、 ｆａ＝ｆｂ の関係が成り立つ。フィードバックループに１／Ｎのプ
ログラムカウンタ１４が挿入されているので、 ｆｂ＝ｆｏ・１／Ｎ であり、 ｆｏ＝Ｎ・ｆｂ＝Ｎ・ｆａ となって、これにｆａ＝ｆｓ・１／Ｍの関係を代入する
と ｆｏ＝Ｎ・ｆａ＝ｆｓ・Ｎ／Ｍ が得られ、ＰＬＬ基準発振器２１の安定した出力ｆｓを
Ｎ／Ｍ倍した安定した出力信号ｆｏが得られる。
較器１１の二つの入力信号周波数ｆａ，ｆｂの間には、 ｆａ＝ｆｂ の関係が成り立つ。フィードバックループに１／Ｎのプ
ログラムカウンタ１４が挿入されているので、 ｆｂ＝ｆｏ・１／Ｎ であり、 ｆｏ＝Ｎ・ｆｂ＝Ｎ・ｆａ となって、これにｆａ＝ｆｓ・１／Ｍの関係を代入する
と ｆｏ＝Ｎ・ｆａ＝ｆｓ・Ｎ／Ｍ が得られ、ＰＬＬ基準発振器２１の安定した出力ｆｓを
Ｎ／Ｍ倍した安定した出力信号ｆｏが得られる。
【００１９】ＰＬＬ回路がフェーズロックした後、電圧
制御発振器２に印加されているＶＣＯ制御電圧ＶｃをＶ
ＣＯ制御電圧監視用アナログ−ディジタル変換器６でデ
ィジタル値に変換して、制御電圧測定データＶｃｄを得
て、このデータＶｃｄを用いて制御演算装置４内の記憶
装置に記憶した制御電圧−周波数特性曲線を現実の環境
温度をパラメータとした曲線に書き替える。
制御発振器２に印加されているＶＣＯ制御電圧ＶｃをＶ
ＣＯ制御電圧監視用アナログ−ディジタル変換器６でデ
ィジタル値に変換して、制御電圧測定データＶｃｄを得
て、このデータＶｃｄを用いて制御演算装置４内の記憶
装置に記憶した制御電圧−周波数特性曲線を現実の環境
温度をパラメータとした曲線に書き替える。
【００２０】
【発明の効果】以上説明したように、ｆ１，ｆ２なる発
振周波数でＰＬＬシンセサイザがフェーズロックしたと
きに電圧制御発振器に印加されている制御電圧を定期的
に取得して予め記憶されているＶＣＯ制御電圧−発振周
波数特性曲線を更新することによって、現実の環境温度
に対応した制御電圧をプリセットすることとなって所望
の発振周波数に近い周波数を直ちに発振させることがで
き、ロックアップタイムを一定にするとともに短いロッ
クアップタイムで所定の発振周波数にフェーズロックす
ることができる。したがって温度監視結果を使用して温
度補償する方式をとらないでかつソフトウェアによる煩
雑な処理や回路構成要素が個々に持つ固有の温度特性を
考慮せずにロックアップタイムの温度補償をすることが
できる。即ち、ＰＬＬ回路が所望の発振周波数でフェー
ズロックした状態の制御電圧を定期的に監視するので、
現実にＰＬＬ回路が動作している環境温度におけるＶＣ
Ｏ制御電圧を取得でき、既に記憶装置に記憶されている
初期値デ−タを取得した最新のデ−タで更新することに
よって、環境温度に追従した次回の初期値をより正確に
設定することが容易に実現され得る。従って、環境温度
に追従し常に一定したロックアップタイムで所望の発振
周波数に高速にフェーズロックできる。
振周波数でＰＬＬシンセサイザがフェーズロックしたと
きに電圧制御発振器に印加されている制御電圧を定期的
に取得して予め記憶されているＶＣＯ制御電圧−発振周
波数特性曲線を更新することによって、現実の環境温度
に対応した制御電圧をプリセットすることとなって所望
の発振周波数に近い周波数を直ちに発振させることがで
き、ロックアップタイムを一定にするとともに短いロッ
クアップタイムで所定の発振周波数にフェーズロックす
ることができる。したがって温度監視結果を使用して温
度補償する方式をとらないでかつソフトウェアによる煩
雑な処理や回路構成要素が個々に持つ固有の温度特性を
考慮せずにロックアップタイムの温度補償をすることが
できる。即ち、ＰＬＬ回路が所望の発振周波数でフェー
ズロックした状態の制御電圧を定期的に監視するので、
現実にＰＬＬ回路が動作している環境温度におけるＶＣ
Ｏ制御電圧を取得でき、既に記憶装置に記憶されている
初期値デ−タを取得した最新のデ−タで更新することに
よって、環境温度に追従した次回の初期値をより正確に
設定することが容易に実現され得る。従って、環境温度
に追従し常に一定したロックアップタイムで所望の発振
周波数に高速にフェーズロックできる。
【図１】本発明の高速アナログＰＬＬの要部ブロック構
成を示す図。
成を示す図。
【図２】本発明の高速アナログＰＬＬシンセサイザの具
体的構成を示す図。
体的構成を示す図。
【図３】本発明のＶＣＯ制御電圧−発振周波数特性の一
例を示す図。
例を示す図。
１ ＰＬＬシンサイザ回路 ２ 電圧制御発振器（ＶＣＯ） ３ 電圧加算器 ４ 制御演算装置 ５ 初期値用ディジタル−アナログ変換機 ６ ＶＣＯ制御電圧監視用アナログ−ディジタル変換器 １１ 位相比較器 １２ 積分器 １３ １／Ｍ分周器 １４ プログラマブルカウンタ ２１ ＰＬＬ基準発振器
フロントページの続き (72)発明者 桑本 良知 神奈川県横浜市戸塚区戸塚町180番地 日 立通信システム株式会社内
Claims (4)
- 【請求項１】 ＰＬＬシンセサイザ回路と電圧制御発振
器と該電圧制御発振器の制御電圧−発振周波数特性曲線
を記憶した記憶手段と該記憶手段から読み出した制御電
圧初期設定値および前記シンセサイザ回路からの位相比
較結果に基づく制御電圧とを加算する電圧加算器とから
なる高速ＰＬＬ回路において、 前記ＰＬＬ回路のフェーズロック後の制御電圧を用いて
前記記憶装置に記憶された前記電圧制御発振器の制御電
圧−発振周波数特性曲線を現実の環境温度に対応した制
御電圧−発振周波数特性曲線に更新する手段を設けたこ
とを特徴とする高速アナログＰＬＬ回路。 - 【請求項２】 少なくとも二つの制御電圧−発振周波数
特性曲線を記憶装置に記憶した請求項１記載の高速アナ
ログＰＬＬ回路。 - 【請求項３】 少なくとも一つの発振周波数の制御電圧
に基づいて電圧制御発振器の制御電圧−発振周波数特性
曲線を現実の環境温度に対応した制御電圧−発振周波数
特性曲線に更新する手段を設けた請求項１記載の高速ア
ナログＰＬＬ回路。 - 【請求項４】 ＰＬＬシンセサイザと電圧制御発振器と
該電圧制御発振器の制御電圧−発振周波数特性曲線を記
憶した記憶装置からなり該電圧制御発振器に印加する制
御電圧を前記記憶装置に記憶された制御電圧−発振周波
数特性曲線から所望の発振周波数に対応した制御電圧を
推定して初期値に設定する高速引込みおよび高速フェー
ズロックを可能とした高速アナログＰＬＬ回路における
初期設定値の温度補償方法において、 前記アナログＰＬＬ回路がフェーズロックした後の前記
電圧制御発振器の制御電圧を用いて前記記憶装置に記憶
された電圧制御発振器の制御電圧−発振周波数特性曲線
を現実の環境温度に対応した制御電圧−発振周波数特性
曲線に更新することを特徴とする高速アナログＰＬＬ回
路における初期設定値の温度補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248194A JPH07106962A (ja) | 1993-10-04 | 1993-10-04 | 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248194A JPH07106962A (ja) | 1993-10-04 | 1993-10-04 | 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106962A true JPH07106962A (ja) | 1995-04-21 |
Family
ID=17174605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5248194A Pending JPH07106962A (ja) | 1993-10-04 | 1993-10-04 | 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114917A (en) * | 1997-10-29 | 2000-09-05 | Kabushiki Kaisha Toshiba | Analog PLL circuit and method of controlling the oscillation of a voltage controlled oscillator |
| US6863720B2 (en) | 2001-06-08 | 2005-03-08 | Matsui Shikiso Chemical Co., Ltd. | Thermosensitive color-changing dry offset ink and a printed material using the same |
| JP2009246744A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 |
-
1993
- 1993-10-04 JP JP5248194A patent/JPH07106962A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114917A (en) * | 1997-10-29 | 2000-09-05 | Kabushiki Kaisha Toshiba | Analog PLL circuit and method of controlling the oscillation of a voltage controlled oscillator |
| US6863720B2 (en) | 2001-06-08 | 2005-03-08 | Matsui Shikiso Chemical Co., Ltd. | Thermosensitive color-changing dry offset ink and a printed material using the same |
| JP2009246744A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4855190B2 (ja) | 位相同期発振器及びその制御方法 | |
| WO1997040580A1 (en) | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same | |
| US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
| US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
| EP1657812A1 (en) | Wide band modulation pll and modulation factor adjustment method thereof | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JP2002164786A (ja) | 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法 | |
| JPH07106962A (ja) | 高速アナログｐｌｌ回路および高速アナログｐｌｌ回路におけるプリセット値の温度補償方法 | |
| JPH07245563A (ja) | 自動周波数制御方式 | |
| JPH11289270A (ja) | 受信機 | |
| JPH098551A (ja) | 高安定発振回路 | |
| US6828869B2 (en) | Circuit for temperature determination | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US11356104B2 (en) | Phase locked loop circuit | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JP3426045B2 (ja) | シンセサイザ発振器の温度補償方法 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH04297127A (ja) | 周波数シンセサイザ | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| EP1425856B1 (en) | Apparatus and method for frequency and phase acquisition | |
| JPS59152735A (ja) | 送受信装置 | |
| JP2002368609A (ja) | Ｐｌｌ回路および集積回路 | |
| JPH055207B2 (ja) |