JPH07106242A - Semiconductor aligner - Google Patents
Semiconductor alignerInfo
- Publication number
- JPH07106242A JPH07106242A JP5274983A JP27498393A JPH07106242A JP H07106242 A JPH07106242 A JP H07106242A JP 5274983 A JP5274983 A JP 5274983A JP 27498393 A JP27498393 A JP 27498393A JP H07106242 A JPH07106242 A JP H07106242A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- exposure
- shielding plate
- shot area
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体露光装置に関し、
特に全面にフォトレジストを塗布したウエハに対しステ
ップアンドリピート方式で半導体集積回路パターンを露
光する縮小投影型半導体露光装置（ステッパー）に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor exposure apparatus,
In particular, the present invention relates to a reduction projection type semiconductor exposure apparatus (stepper) that exposes a semiconductor integrated circuit pattern to a wafer whose entire surface is coated with photoresist by a step-and-repeat method.
【０００２】[0002]
【従来の技術】縮小投影型半導体露光装置の露光動作に
おいては、光源を固定しウエハステージを順番に移動し
て連続的に各ショット領域全体を同じように露光する。
従って、ウエハエッジのダミーショット領域に対しても
同様にショット領域全体が露光される。2. Description of the Related Art In an exposure operation of a reduction projection type semiconductor exposure apparatus, a light source is fixed and a wafer stage is sequentially moved to continuously expose each shot area in the same manner.
Therefore, the entire shot area is similarly exposed to the dummy shot area at the wafer edge.
【０００３】ここで、図４を参照してダミーショット領
域について説明する。ダミーショット領域とは、１ショ
ット領域が例えば６チップの露光すべき素子からなる場
合、ウエハエッジに重なるショット領域を言う。即ち、
図４に示すように、１ショット領域内に６つのチップ１
を含むとした場合、これら６つのチップは同時に一括露
光される。この６つのチップのうちウエハエッジライン
ｂに重なる下段の２つのチップ１ａが不要チップであ
る。このようなウエハエッジラインに重なる不要チップ
１ａを含む領域をダミーショット領域と言う。Now, the dummy shot area will be described with reference to FIG. The dummy shot area refers to a shot area overlapping the wafer edge when one shot area is composed of, for example, 6 chips of elements to be exposed. That is,
As shown in FIG. 4, six chips 1 are formed in one shot area.
, The six chips are simultaneously exposed at once. Of the six chips, the lower two chips 1a overlapping the wafer edge line b are unnecessary chips. An area including the unnecessary chip 1a overlapping the wafer edge line is called a dummy shot area.
【０００４】なお、図４において、ラインｃは実際のウ
エハの基板端部を示すウエハラインであり、その内側に
素子形成領域として使用するウエハエッジラインｂが定
められる。このウエハエッジラインｂより外側のウエハ
周縁部は、エッジリンス工程によりレジスト等が洗浄さ
れチップ形成領域としては使用されない。In FIG. 4, a line c is a wafer line showing the substrate edge of an actual wafer, and a wafer edge line b used as an element formation region is defined inside the line c. The peripheral portion of the wafer outside the wafer edge line b is not used as a chip formation region because the resist or the like is cleaned by the edge rinse process.
【０００５】[0005]
【発明が解決しようとする課題】従来の露光装置におい
ては、ダミーショット領域に対しても不要チップを含め
てすべてのチップを同様に露光するため、例えばネガ型
フォトレジスト（現像により露光部のレジストが残る）
を用いた場合には、露光現像後に不要チップ部分のレジ
ストが残り、このレジストがウェットエッチング等の後
工程で剥離しダスト発生の原因となっていた。In the conventional exposure apparatus, since all chips including unnecessary chips are similarly exposed even in the dummy shot area, for example, a negative photoresist (resist in an exposed portion by development is used. Remains)
In the case of using, the resist of the unnecessary chip portion remained after the exposure and development, and this resist was peeled off in a post-process such as wet etching, which was a cause of dust generation.
【０００６】また、ポジ型フォトレジスト（現像により
露光部のレジストが除去される）を用いた場合には、ダ
ミーショット領域の不要チップを露光現像した後、パタ
ーン端部の積層構造不揃いのため、各層が剥離しやすく
なりダスト発生の原因となっていた。これをさらに詳し
く説明すると、例えばトランジスタ構造の一例におい
て、図５に示すように、シリコン基板２上にシリコン酸
化膜３が形成され、その上にナイトライド層４が形成さ
れ、その上に第１層目のポリシリコン電極層５、さらに
酸化膜６を介して第２層目のポリシリコン電極層７が積
層形成される。このとき、パターン端部は図示したよう
に各層が不揃いのため、この例では最上層の電極層７が
横方向に突出するため、振動や誤接触等の不要応力によ
り剥離しやすくなり、これがダスト発生の原因となって
いた。Further, when a positive type photoresist (the resist in the exposed portion is removed by development) is used, after the unnecessary chip in the dummy shot area is exposed and developed, the laminated structure of the pattern end portion is not uniform. Each layer was easily peeled off, which was a cause of dust generation. This will be described in more detail. For example, in an example of a transistor structure, as shown in FIG. 5, a silicon oxide film 3 is formed on a silicon substrate 2, a nitride layer 4 is formed thereon, and a first nitride film 4 is formed thereon. A second-layer polysilicon electrode layer 5 and a second-layer polysilicon electrode layer 7 are stacked with the oxide film 6 interposed therebetween. At this time, the pattern end portions are not uniform in each layer as shown in the figure, and in this example, the uppermost electrode layer 7 protrudes in the lateral direction, so that it is easy to peel off due to unnecessary stress such as vibration or erroneous contact. It was the cause of the outbreak.
【０００７】また、ウエハエッジリンス工程において、
ウエハエッジ部のレジストが剥離してこれがダスト発生
の原因になるという問題もあった。In the wafer edge rinse process,
There is also a problem that the resist at the wafer edge portion is peeled off, which causes dust to be generated.
【０００８】このような問題に対処するため、ダミーシ
ョット領域にはレジストを塗布しない方法が考えられる
が技術的に実施困難である。またレジスト剥離防止のた
めレジスト下面の密着性を向上させる提案もされている
が、充分な効果が得られていない。In order to deal with such a problem, a method of not applying a resist to the dummy shot area can be considered, but it is technically difficult to implement. Further, there has been proposed to improve the adhesiveness of the lower surface of the resist in order to prevent the resist from peeling, but the sufficient effect has not been obtained.
【０００９】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、簡単な構造で確実にダミーショット
領域からのレジストあるいはパターン剥離に基づくダス
ト発生を防止できる露光装置の提供を目的とする。The present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to provide an exposure apparatus capable of reliably preventing dust generation due to resist or pattern peeling from a dummy shot area with a simple structure. To do.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体露光装置は、全面にフォトレジ
ストを塗布したウエハに対し、ステップアンドリピート
方式で半導体集積回路パターンを露光する縮小投影型露
光装置において、上記ウエハ周辺部の不完全ショット領
域（ダミーショット領域）への露光光を遮光する可動式
遮光板を具備することを特徴としている。In order to achieve the above-mentioned object, a semiconductor exposure apparatus according to the present invention is a reduction projection in which a semiconductor integrated circuit pattern is exposed by a step-and-repeat method to a wafer coated with a photoresist. The mold exposure apparatus is characterized by including a movable light-shielding plate that shields exposure light to an incomplete shot area (dummy shot area) around the wafer.
【００１１】好ましい実施例においては、前記可動式遮
光板は前記不完全ショット領域への露光時にのみ作動す
るように、予めプログラム制御することを特徴としてい
る。さらに好ましい実施例においては、前記可動式遮光
板は、ウエハ主面に平行でかつ互に直交方向に移動可能
な２枚の板を少なくとも含んで構成されることを特徴と
している。In a preferred embodiment, the movable light-shielding plate is preliminarily programmed and controlled so as to operate only during exposure to the incomplete shot area. In a further preferred embodiment, the movable light-shielding plate is configured to include at least two plates which are parallel to the main surface of the wafer and are movable in mutually orthogonal directions.
【００１２】さらに別の好ましい実施例においては、前
記可動式遮光板を構成する２枚の板は、相互に部分的に
重なった状態で露光光源とウエハ主面との間に配置可能
なことを特徴としている。In still another preferred embodiment, the two plates constituting the movable light-shielding plate can be arranged between the exposure light source and the main surface of the wafer while partially overlapping each other. It has a feature.
【００１３】さらに別の好ましい実施例においては、前
記可動式遮光板は、１ショットの露光終了後次の露光領
域にウエハを移動するとき同時に移動するようにプログ
ラム制御されたことを特徴としている。In still another preferred embodiment, the movable light-shielding plate is program-controlled so as to move at the same time when the wafer is moved to the next exposure area after the end of the exposure of one shot.
【００１４】[0014]
【作用】ダミーショット領域の不要チップは遮光板で覆
われ露光されない。このため、ネガ型フォトレジストの
場合、レジストが残らず、従ってレジスト剥離の問題は
起こらない。また、ポジ型フォトレジストの場合、ウエ
ハエッジ部分の積層パターン不揃い部にレジストが残
り、これが不揃いパターンを固着してパターン剥離を防
止する。The unnecessary chip in the dummy shot area is covered with the light shielding plate and is not exposed. Therefore, in the case of a negative photoresist, no resist remains, and therefore the problem of resist peeling does not occur. Further, in the case of the positive type photoresist, the resist remains on the portion where the laminated pattern is irregular at the wafer edge portion, and this fixes the irregular pattern to prevent pattern peeling.
【００１５】[0015]
【実施例】図１は本発明の実施例に係る縮小投影型半導
体露光装置の概略構成図である。架台８上にウエハ９が
搭載される。架台８はＸＹテーブル（図示しない）によ
り１ショットごとにウエハ９を１ショット領域づつプロ
グラム制御によりステップアンドリピート方式で移動さ
せる。ウエハ９上の全面にフォトレジストが塗布された
状態で、一括露光される所定数のチップを含むウエハ９
上の各１ショット露光領域は、光源１０からの露光光に
より、転写すべきパターンが形成されたレチクル１１を
介して露光照射される。FIG. 1 is a schematic configuration diagram of a reduction projection type semiconductor exposure apparatus according to an embodiment of the present invention. A wafer 9 is mounted on the pedestal 8. The gantry 8 moves the wafer 9 for each shot area by one step by the XY table (not shown) by program control in a step-and-repeat manner. A wafer 9 including a predetermined number of chips that are collectively exposed with a photoresist coated on the entire surface of the wafer 9.
Each upper one-shot exposure region is exposed and irradiated by the exposure light from the light source 10 through the reticle 11 on which the pattern to be transferred is formed.
【００１６】レチクル１１の下方の位置には、それぞれ
ＸＹ方向に移動可能な第１および第２の遮光板１２，１
３が設けられる。ダミーショット領域を露光する場合に
は、第１遮光板１２および／または第２遮光板１３によ
り前述のウエハエッジラインに重なる不要チップを覆っ
た状態で露光を行う。レチクル１１の配置構成に応じて
スペースがある場合には、第１、第２遮光板１２，１３
はレチクル１１の上側に設けてもよい。At a position below the reticle 11, first and second light shielding plates 12, 1 movable in the XY directions are provided.
3 is provided. When the dummy shot area is exposed, the exposure is performed in a state where the first light shield plate 12 and / or the second light shield plate 13 covers the unnecessary chip overlapping the wafer edge line. When there is a space depending on the arrangement configuration of the reticle 11, the first and second light blocking plates 12 and 13 are provided.
May be provided above the reticle 11.
【００１７】第１、第２遮光板１２，１３は、架台８と
ともにＸＹテーブル上に搭載され架台８とともに移動す
る。ただし架台８とは別にＸＹ方向に駆動可能である。
通常のダミーショット領域以外の露光領域では、第１お
よび第２遮光板１２、１３は露光ショット領域（点線で
示す光源１０による露光部分）から外れた退避位置に待
機している。The first and second light shielding plates 12 and 13 are mounted on the XY table together with the gantry 8 and move together with the gantry 8. However, it can be driven in the XY directions separately from the gantry 8.
In the exposure area other than the normal dummy shot area, the first and second light-shielding plates 12 and 13 stand by at the retracted position outside the exposure shot area (the exposed portion by the light source 10 shown by the dotted line).
【００１８】なお、前述のように第１、第２遮光板１
２，１３が架台８とともに移動する構成としないで、両
遮光板１２，１３が架台８の移動とは無関係に全く別に
駆動されるように構成してもよい。As described above, the first and second light blocking plates 1
The light shielding plates 12 and 13 may be driven independently of each other regardless of the movement of the gantry 8 instead of the configuration in which the pedestals 2 and 13 move together with the gantry 8.
【００１９】図２は上記露光装置の露光部の上面図であ
る。ウエハ９上全面にＸＹ方向に整列して多数のチップ
１が露光される。ウエハエッジラインにかかる斜線部の
チップが不要チップ１ａでありチップとしては使用され
ない部分である。このような不要チップ１ａの位置デー
タは予めプログラムに組込まれている。このような不要
チップ１ａを含むダミーショット領域を露光する場合に
は、予め作成したプログラムに従って、ダミーショット
領域が露光照射される位置にウエハ９を移動する動作と
同時に、第１および第２の遮光板１２，１３をダミーシ
ョット領域内の不要チップを覆う位置に移動させる。FIG. 2 is a top view of the exposure section of the exposure apparatus. A large number of chips 1 are exposed on the entire surface of the wafer 9 aligned in the XY directions. The shaded chip on the wafer edge line is the unnecessary chip 1a and is not used as a chip. Such position data of the unnecessary chip 1a is incorporated in the program in advance. When exposing a dummy shot area including such an unnecessary chip 1a, the first and second light shielding operations are performed at the same time as the operation of moving the wafer 9 to a position where the dummy shot area is exposed and irradiated according to a program created in advance. The plates 12 and 13 are moved to a position that covers the unnecessary chips in the dummy shot area.
【００２０】例えば図２のダミーショット領域１４を露
光照射する場合には、ＸＹテーブルを駆動してウエハ９
を移動し、このダミーショット領域１４をレチクル１１
（図１）の下方の露光位置に位置合せする。この露光位
置への移動動作中に、まず第１遮光板１２を図の位置か
ら１チップ分だけＹ方向（縦方向）に矢印Ａ’のように
下げ、さらにＸ方向（横方向）に矢印Ａのように移動し
て、右下２つの不要チップ１ａを覆う。さらに第２の遮
光板１３をＹ方向に矢印Ｂのように移動して最下段２つ
の不要チップ１ａを覆う。このような第１および第２の
遮光板１２，１３の移動による不要チップの遮蔽動作
は、ダミーショット領域１４内の不要チップ１ａの位置
データに基づきプログラム制御により実行可能である。For example, when the dummy shot area 14 shown in FIG. 2 is exposed and irradiated, the XY table is driven and the wafer 9 is driven.
To move the dummy shot area 14 to the reticle 11
Align with the exposure position below (Fig. 1). During the movement operation to the exposure position, first, the first light shielding plate 12 is lowered from the position in the figure by one chip in the Y direction (longitudinal direction) as indicated by an arrow A ′, and further in the X direction (horizontal direction) indicated by an arrow A. To cover the two lower right unnecessary chips 1a. Further, the second light shielding plate 13 is moved in the Y direction as shown by the arrow B to cover the two unnecessary chips 1a in the lowermost stage. The unnecessary chip shielding operation by moving the first and second light shielding plates 12 and 13 can be performed by program control based on the position data of the unnecessary chip 1a in the dummy shot area 14.
【００２１】このように第１および第２の遮光板１２、
１３により不要チップ１ａを覆った状態でダミーショッ
ト領域１４を露光することにより、領域内の６つのチッ
プのうちチップとして使用可能な左上側の３つのチップ
のみが露光される。As described above, the first and second light blocking plates 12 and
By exposing the dummy shot area 14 with 13 covering the unnecessary chip 1a, only the upper left three chips that can be used as chips among the six chips in the area are exposed.
【００２２】図３は、ダミーショット領域内の不要チッ
プ１ａを２枚の遮光板１２、１３で覆う別の配置例を示
す。この例では、第１遮光板１２が最下段２つの不要チ
ップ１ａを覆い、第２の遮光板１３が右下２つの不要チ
ップ１ａを覆っている。右下隅の不要チップ１ａは、両
方の遮光板１２および１３により重複して覆われてい
る。各遮光板１２、１３は、各チップ間のスクライブラ
イン（チップを分割する線でありチップ間の隙間を連続
させた幅のある線をいう）の中央部までを覆うように移
動する。FIG. 3 shows another arrangement example in which the unnecessary chip 1a in the dummy shot area is covered with the two light shielding plates 12 and 13. In this example, the first light-shielding plate 12 covers the bottom two unnecessary chips 1a, and the second light-shielding plate 13 covers the lower right two unnecessary chips 1a. The unnecessary chip 1a at the lower right corner is overlapped and covered by both the light shielding plates 12 and 13. Each of the light shielding plates 12 and 13 moves so as to cover up to the central portion of a scribe line between the chips (a line that divides the chips and has a width in which a gap between the chips is continuous).
【００２３】[0023]
【発明の効果】以上説明したように、本発明に係る露光
装置においては、ダミーショット領域を露光する場合
に、ウエハエッジにかかる不要チップ部分を遮光板によ
り覆った状態で露光するため、ネガ型フォトレジストを
用いた場合に現像後にウエハエッジ周縁部にレジストが
残らず、従ってこの後のウェットエッチング等の処理工
程においてレジスト剥離によるダスト発生が防止され
る。As described above, in the exposure apparatus according to the present invention, when the dummy shot area is exposed, the unnecessary chip portion on the wafer edge is exposed while being covered with the light shielding plate. When a resist is used, no resist remains on the peripheral edge portion of the wafer edge after development, and therefore dust is prevented from being generated due to resist peeling in subsequent processing steps such as wet etching.
【００２４】また、ポジ型フォトレジストを用いた場合
には、ウエハエッジ部分の積層構造パターン端部の不揃
い部分にレジストが残りパターン端部の凹凸を覆って固
着するため、パターン剥離の問題が起こらず従ってパタ
ーン剥離によるダスト発生が防止される。このようにレ
ジスト剥離やパターン剥離によるダスト発生が防止され
ることにより、ダストによる品質低下が防止され信頼性
の高い半導体装置が得られるとともに、不良品の発生率
が低下し歩留りの向上が図られる。また、遮光板の移動
はプログラム制御により、ウエハの移動と同時にウエハ
の移動中に実行可能であるため、露光速度の低下を来す
ことはない。Further, when the positive type photoresist is used, the resist remains on the uneven portion of the end portion of the laminated structure pattern at the wafer edge portion and adheres over the unevenness of the end portion of the pattern, so that the problem of pattern peeling does not occur. Therefore, generation of dust due to pattern peeling is prevented. By preventing dust generation due to resist peeling or pattern peeling in this manner, quality deterioration due to dust is prevented and a highly reliable semiconductor device is obtained, and the incidence of defective products is reduced and yield is improved. . Further, since the movement of the light shielding plate can be executed during the movement of the wafer at the same time as the movement of the wafer by the program control, the exposure speed is not lowered.
【図１】 本発明の実施例に係る縮小投影型半導体露光
装置の概略構成を示す断面図である。FIG. 1 is a sectional view showing a schematic configuration of a reduction projection type semiconductor exposure apparatus according to an embodiment of the present invention.
【図２】 図１の露光装置の露光部分の平面図である。FIG. 2 is a plan view of an exposed portion of the exposure apparatus of FIG.
【図３】 ダミーショット領域を覆う遮光板のレイアウ
ト図である。FIG. 3 is a layout diagram of a light shielding plate that covers a dummy shot area.
【図４】 ダミーショット領域の説明図である。FIG. 4 is an explanatory diagram of a dummy shot area.
【図５】 ウエハエッジ部分の積層パターン端部の断面
図である。FIG. 5 is a cross-sectional view of a laminated pattern end portion of a wafer edge portion.
１……チップ １ａ……不要チップ ８……架台 ９……ウエハ １０……光源 １１……レチクル １２，１３……遮光板 1 ... Chip 1a ... Unnecessary chip 8 ... Stand 9 ... Wafer 10 ... Light source 11 ... Reticle 12, 13 ... Shading plate
Claims (5)
に対し、ステップアンドリピート方式で半導体集積回路
パターンを露光する縮小投影型露光装置において、 上記ウエハ周辺部の不完全ショット領域への露光光を遮
光する可動式遮光板を具備することを特徴とする縮小投
影型半導体露光装置。1. A reduction projection type exposure apparatus which exposes a semiconductor integrated circuit pattern to a wafer having a photoresist coated on its entire surface by a step-and-repeat method, and shields exposure light to an incomplete shot area in the peripheral portion of the wafer. A reduction projection type semiconductor exposure apparatus comprising a movable light shielding plate for
領域への露光時にのみ作動するように、予めプログラム
制御することを特徴とする請求項１に記載の半導体露光
装置。2. The semiconductor exposure apparatus according to claim 1, wherein the movable light-shielding plate is pre-programmed so as to operate only during exposure to the incomplete shot area.
でかつ互に直交方向に移動可能な２枚の板を少なくとも
含んで構成されることを特徴とする請求項１または２に
記載の半導体露光装置。3. The movable light-shielding plate comprises at least two plates which are parallel to the main surface of the wafer and are movable in mutually orthogonal directions. Semiconductor exposure equipment.
は、相互に部分的に重なった状態で配置可能なことを特
徴とする請求項３に記載の半導体露光装置。4. The semiconductor exposure apparatus according to claim 3, wherein the two plates forming the movable light-shielding plate can be arranged in a state of partially overlapping each other.
終了後次の露光領域にウエハを移動するとき同時に移動
するようにプログラム制御されることを特徴とする請求
項４に記載の半導体露光装置。5. The semiconductor exposure according to claim 4, wherein the movable light-shielding plate is program-controlled so as to move at the same time when the wafer is moved to the next exposure region after the exposure of one shot is completed. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274983A JPH07106242A (en) | 1993-10-06 | 1993-10-06 | Semiconductor aligner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274983A JPH07106242A (en) | 1993-10-06 | 1993-10-06 | Semiconductor aligner |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106242A true JPH07106242A (en) | 1995-04-21 |
Family
ID=17549283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274983A Pending JPH07106242A (en) | 1993-10-06 | 1993-10-06 | Semiconductor aligner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106242A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020035708A (en) * | 2000-11-08 | 2002-05-15 | 박종섭 | Wickedness holding method for wafer dummy exposure |
| JP2002246281A (en) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | Method for fabricating semiconductor device and reticle and wafer for use therein |
| KR100510467B1 (en) * | 1998-05-12 | 2005-10-24 | 삼성전자주식회사 | Method for forming lower electrode of capacitor for preventing formation of water mark on wafer |
| JP2009239018A (en) * | 2008-03-27 | 2009-10-15 | Orc Mfg Co Ltd | Projection exposure apparatus |
-
1993
- 1993-10-06 JP JP5274983A patent/JPH07106242A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510467B1 (en) * | 1998-05-12 | 2005-10-24 | 삼성전자주식회사 | Method for forming lower electrode of capacitor for preventing formation of water mark on wafer |
| KR20020035708A (en) * | 2000-11-08 | 2002-05-15 | 박종섭 | Wickedness holding method for wafer dummy exposure |
| JP2002246281A (en) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | Method for fabricating semiconductor device and reticle and wafer for use therein |
| JP2009239018A (en) * | 2008-03-27 | 2009-10-15 | Orc Mfg Co Ltd | Projection exposure apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| JPH07106242A (en) | Semiconductor aligner | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH07117744B2 (en) | Dicing line formation method | |
| JP3313628B2 (en) | Method for manufacturing semiconductor device | |
| US3607267A (en) | Precision alignment of photographic masks | |
| JPH05217834A (en) | Layout method of lsi chip on mask | |
| JP2586144B2 (en) | Method for manufacturing semiconductor device | |
| JPH1064779A (en) | Manufacture of semiconductor device and semiconductor manufacturing apparatus for use therewith | |
| JPH07142309A (en) | Method for exposing wafer | |
| JP2001035776A (en) | Method for manufacturing semiconductor device, and reticle | |
| JPS5931852B2 (en) | Photoresist exposure mask | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| KR100687852B1 (en) | Method for manufacturing semiconductor device | |
| JP2980061B2 (en) | Method for manufacturing semiconductor device | |
| JP2003140317A (en) | Photomask and method for exposing wafer substrate | |
| JPH036649B2 (en) | ||
| JPH0414812A (en) | Formation method of pattern | |
| KR100596280B1 (en) | Apparatus and method for simplication of prealignment in overlay measurement | |
| JPH06208220A (en) | Formation of mask pattern | |
| JPS59144125A (en) | Reticule | |
| JPS60170935A (en) | Photomask for integrated circuit | |
| JPH0697066A (en) | Photomask for manufacturing semiconductor device | |
| JPH05291106A (en) | Exposure method for semiconductor wafer | |
| JPS623944B2 (en) |