JPH0698558A - トランジスタインバータのトランジスタ電圧検出回路 - Google Patents
トランジスタインバータのトランジスタ電圧検出回路Info
- Publication number
- JPH0698558A JPH0698558A JP4244354A JP24435492A JPH0698558A JP H0698558 A JPH0698558 A JP H0698558A JP 4244354 A JP4244354 A JP 4244354A JP 24435492 A JP24435492 A JP 24435492A JP H0698558 A JPH0698558 A JP H0698558A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- photocoupler
- circuit
- inverter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 デットタイムを有するベース制御信号によっ
て制御されるトランジスタインバータ３のトランジスタ
電圧検出回路において、検出用抵抗のワット数を減らし
て省スペース化を図るとともに、検出精度を向上させ
る。 【構成】 各トランジスタ３ｕ，３ｖ，３ｗ，３ｘ，３
ｙ，３ｚのエミッタ、コレクタ間に各々抵抗Ｒ１０〜Ｒ
１５およびコンデンサ２０〜２５から成る微分回路とフ
ォトカプラＰＣ１０〜ＰＣ１５を各々直列接続し、各ト
ランジスタのコレクタ、エミッタ間電圧の立ち上がり時
にフォトカプラを駆動せしめ、トランジスタインバータ
３の同一アーム上のトランジスタのうち例えばトランジ
スタ３ｘ側のフォトカプラＰＣ１３が駆動してから、ト
ランジスタ３ｕ側のフォトカプラＰＣ１０が駆動するま
での期間トランジスタの印加電圧検出信号（ＶＣＥＵ）
を出力し、該検出信号をデットタイム補償部４２へ供給
する。
て制御されるトランジスタインバータ３のトランジスタ
電圧検出回路において、検出用抵抗のワット数を減らし
て省スペース化を図るとともに、検出精度を向上させ
る。 【構成】 各トランジスタ３ｕ，３ｖ，３ｗ，３ｘ，３
ｙ，３ｚのエミッタ、コレクタ間に各々抵抗Ｒ１０〜Ｒ
１５およびコンデンサ２０〜２５から成る微分回路とフ
ォトカプラＰＣ１０〜ＰＣ１５を各々直列接続し、各ト
ランジスタのコレクタ、エミッタ間電圧の立ち上がり時
にフォトカプラを駆動せしめ、トランジスタインバータ
３の同一アーム上のトランジスタのうち例えばトランジ
スタ３ｘ側のフォトカプラＰＣ１３が駆動してから、ト
ランジスタ３ｕ側のフォトカプラＰＣ１０が駆動するま
での期間トランジスタの印加電圧検出信号（ＶＣＥＵ）
を出力し、該検出信号をデットタイム補償部４２へ供給
する。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタインバータ
において、デットタイムを補償するために使用するトラ
ンジスタＶＣＥ電圧検出方法に係り、特にトランジスタ
インバータのトランジスタ電圧検出回路に関する。
において、デットタイムを補償するために使用するトラ
ンジスタＶＣＥ電圧検出方法に係り、特にトランジスタ
インバータのトランジスタ電圧検出回路に関する。
【０００２】
【従来の技術】トランジスタインバータにおいては、同
一アームに接続された上下のトランジスタが交互にオン
制御される。この場合上下のトランジスタが同時にオン
してアーム短絡を生じないようにデットタイムが設けら
れている。このデットタイム間の影響で出力電圧に誤差
電圧を生じる事になるので、これを補償するためにデッ
トタイム補償回路が検討されている。またトランジスタ
のコレクタ、エミッタ間電圧ＶCEを検出して前記デット
タイム補償回路に供給するＶCE電圧検出回路が必要とな
る。
一アームに接続された上下のトランジスタが交互にオン
制御される。この場合上下のトランジスタが同時にオン
してアーム短絡を生じないようにデットタイムが設けら
れている。このデットタイム間の影響で出力電圧に誤差
電圧を生じる事になるので、これを補償するためにデッ
トタイム補償回路が検討されている。またトランジスタ
のコレクタ、エミッタ間電圧ＶCEを検出して前記デット
タイム補償回路に供給するＶCE電圧検出回路が必要とな
る。
【０００３】従来のＶCE電圧検出回路は例えば図５のよ
うに構成されていた。図５において１は交流電力を直流
電力に変換する順変換部、２は直流コンデンサ、３はト
ランジスタ３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚをブリ
ッジ接続して成る逆変換部である。トランジスタ３ｘの
コレクタ、エミッタ間には検出用抵抗Ｒ１およびフォト
カプラＰＣ１の発光ダイオードが直列接続されており、
トランジスタ３ｙのコレクタ、エミッタ間には検出用抵
抗Ｒ２およびフォトカプラＰＣ２の発光ダイオードが直
列接続されており、トランジスタ３ｚのコレクタ、エミ
ッタ間には検出用抵抗Ｒ３およびフォトカプラＰＣ３の
発光ダイオードが直列接続されている。
うに構成されていた。図５において１は交流電力を直流
電力に変換する順変換部、２は直流コンデンサ、３はト
ランジスタ３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚをブリ
ッジ接続して成る逆変換部である。トランジスタ３ｘの
コレクタ、エミッタ間には検出用抵抗Ｒ１およびフォト
カプラＰＣ１の発光ダイオードが直列接続されており、
トランジスタ３ｙのコレクタ、エミッタ間には検出用抵
抗Ｒ２およびフォトカプラＰＣ２の発光ダイオードが直
列接続されており、トランジスタ３ｚのコレクタ、エミ
ッタ間には検出用抵抗Ｒ３およびフォトカプラＰＣ３の
発光ダイオードが直列接続されている。
【０００４】上記のように構成された回路において、例
えばトランジスタ３ｘの電圧ＶCEが高い場合（ＶDC≒Ｖ
CE）には、検出用抵抗Ｒ１を介してフォトカプラＰＣ１
のドライブ電流が流れフォトカプラＰＣ１の２次側にＶ
CEと同期した出力信号が得られる。
えばトランジスタ３ｘの電圧ＶCEが高い場合（ＶDC≒Ｖ
CE）には、検出用抵抗Ｒ１を介してフォトカプラＰＣ１
のドライブ電流が流れフォトカプラＰＣ１の２次側にＶ
CEと同期した出力信号が得られる。
【０００５】
【発明が解決しようとする課題】図５の回路では検出用
抵抗Ｒ１，Ｒ２，Ｒ３の必要ワット数が大きくなるとい
う欠点がある。すなわちこの回路構成ではＶCEが高い時
には常に一定電流Ｉ1を流すことになり、ＶDC＝６５０
Ｖ、Ｉ1＝１０ｍＡ、ｄｕｔｙ＝５０％とすると、検出
用抵抗Ｒ１のワット数Ｗは、Ｗ＝Ｖ・Ｉ・ｄｕｔｙ＝６
５０×１０×１０-3×０．５＝３．２５（Ｗ）となる。
実際使用する場合約３倍の容量と考えると、約１０Ｗ相
当の抵抗が必要となり、又３相分必要なので１０Ｗの抵
抗が３本も必要となってしまう。このため相当な収納ス
ペースを要し、放熱等も考慮しなければならず、又基板
上には乗せられないという問題もある。
抵抗Ｒ１，Ｒ２，Ｒ３の必要ワット数が大きくなるとい
う欠点がある。すなわちこの回路構成ではＶCEが高い時
には常に一定電流Ｉ1を流すことになり、ＶDC＝６５０
Ｖ、Ｉ1＝１０ｍＡ、ｄｕｔｙ＝５０％とすると、検出
用抵抗Ｒ１のワット数Ｗは、Ｗ＝Ｖ・Ｉ・ｄｕｔｙ＝６
５０×１０×１０-3×０．５＝３．２５（Ｗ）となる。
実際使用する場合約３倍の容量と考えると、約１０Ｗ相
当の抵抗が必要となり、又３相分必要なので１０Ｗの抵
抗が３本も必要となってしまう。このため相当な収納ス
ペースを要し、放熱等も考慮しなければならず、又基板
上には乗せられないという問題もある。
【０００６】また、図５の回路ではフォトカプラＰＣ
１，ＰＣ２，ＰＣ３のオンおよびオフを利用しているの
で、検出精度にばらつきが生じるという問題もある。す
なわち一般にフォトカプラのオン時間、オフ時間はばら
ついてしまい、オン用、オフ用それぞれに補償回路を分
けなければ精度良く検出することが出来ないことにな
る。
１，ＰＣ２，ＰＣ３のオンおよびオフを利用しているの
で、検出精度にばらつきが生じるという問題もある。す
なわち一般にフォトカプラのオン時間、オフ時間はばら
ついてしまい、オン用、オフ用それぞれに補償回路を分
けなければ精度良く検出することが出来ないことにな
る。
【０００７】本発明は上記の点に鑑みてなされたもの
で、その目的は、検出用抵抗のワット数を減らして省ス
ペース化を図るとともに、検出精度を向上させたトラン
ジスタインバータのトランジスタ電圧検出回路を提供す
ることにある。
で、その目的は、検出用抵抗のワット数を減らして省ス
ペース化を図るとともに、検出精度を向上させたトラン
ジスタインバータのトランジスタ電圧検出回路を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明は、複数のトラン
ジスタをブリッジ接続して成り、アーム短絡防止のため
のデットタイムを有するベース制御信号により制御され
るトランジスタインバータの、各トランジスタに印加さ
れる電圧を検出するトランジスタインバータのトランジ
スタ電圧検出回路において、前記各トランジスタのエミ
ッタ、コレクタ間に各々直列接続された微分回路および
フォトカプラと、前記トランジスタインバータの同一ア
ーム上のトランジスタのうち一方のトランジスタに接続
されたフォトカプラが駆動してから、前記同一アーム上
のトランジスタのうち他方のトランジスタに接続された
フォトカプラが駆動するまでの期間トランジスタの印加
電圧検出信号を出力する検出部とを備え、前記検出部の
検出信号を、前記デットタイムによる誤差電圧の補償を
行うデットタイム補償部へ供給することを特徴としてい
る。
ジスタをブリッジ接続して成り、アーム短絡防止のため
のデットタイムを有するベース制御信号により制御され
るトランジスタインバータの、各トランジスタに印加さ
れる電圧を検出するトランジスタインバータのトランジ
スタ電圧検出回路において、前記各トランジスタのエミ
ッタ、コレクタ間に各々直列接続された微分回路および
フォトカプラと、前記トランジスタインバータの同一ア
ーム上のトランジスタのうち一方のトランジスタに接続
されたフォトカプラが駆動してから、前記同一アーム上
のトランジスタのうち他方のトランジスタに接続された
フォトカプラが駆動するまでの期間トランジスタの印加
電圧検出信号を出力する検出部とを備え、前記検出部の
検出信号を、前記デットタイムによる誤差電圧の補償を
行うデットタイム補償部へ供給することを特徴としてい
る。
【０００９】
【作用】トランジスタインバータの同一アームに接続さ
れたトランジスタは所定のデットタイムを挟んで交互に
オン制御される。同一アーム上の一方のトランジスタが
オフ制御されると、該トランジスタ側の微分回路によっ
てＶCEの立ち上がり時にのみフォトカプラが駆動する。
また、同一アーム上の他方のトランジスタがオフ制御さ
れると、該トランジスタ側の微分回路によってＶCEの立
ち上がり時にのみフォトカプラが駆動する。このため前
記一方のトランジスタ側のフォトカプラが駆動してから
前記他方のトランジスタ側のフォトカプラが駆動するま
での期間検出部から検出信号が出力されることにより、
トランジスタ印加電圧が検出される。
れたトランジスタは所定のデットタイムを挟んで交互に
オン制御される。同一アーム上の一方のトランジスタが
オフ制御されると、該トランジスタ側の微分回路によっ
てＶCEの立ち上がり時にのみフォトカプラが駆動する。
また、同一アーム上の他方のトランジスタがオフ制御さ
れると、該トランジスタ側の微分回路によってＶCEの立
ち上がり時にのみフォトカプラが駆動する。このため前
記一方のトランジスタ側のフォトカプラが駆動してから
前記他方のトランジスタ側のフォトカプラが駆動するま
での期間検出部から検出信号が出力されることにより、
トランジスタ印加電圧が検出される。
【００１０】微分回路を用いているので、各相のトラン
ジスタに接続する抵抗のワット数は非常に小さくて済
む。このため省スペース化が図られる。また電圧検出
は、フォトカプラのオンのみを利用しているため、オン
ディレーのばらつきのみを考慮すれば良く、高精度な検
出が可能となる。
ジスタに接続する抵抗のワット数は非常に小さくて済
む。このため省スペース化が図られる。また電圧検出
は、フォトカプラのオンのみを利用しているため、オン
ディレーのばらつきのみを考慮すれば良く、高精度な検
出が可能となる。
【００１１】
【実施例】以下図面を参照しながら本発明の一実施例を
説明する。図１において図５と同一部分は同一符号を以
て示している。図１においてトランジスタ３ｕ，３ｖ，
３ｗ，３ｘ，３ｙ，３ｚの各コレクタ、エミッタ間に
は、抵抗Ｒ１０〜Ｒ１５およびコンデンサ２０〜２５か
ら成る微分回路とフォトカプラＰＣ１０〜ＰＣ１５の発
光ダイオードが各々直列接続されている。フォトカプラ
ＰＣ１０〜ＰＣ１５の発光ダイオードには各々図示極性
の保護用ダイオード３０〜３５が並列接続されている。
説明する。図１において図５と同一部分は同一符号を以
て示している。図１においてトランジスタ３ｕ，３ｖ，
３ｗ，３ｘ，３ｙ，３ｚの各コレクタ、エミッタ間に
は、抵抗Ｒ１０〜Ｒ１５およびコンデンサ２０〜２５か
ら成る微分回路とフォトカプラＰＣ１０〜ＰＣ１５の発
光ダイオードが各々直列接続されている。フォトカプラ
ＰＣ１０〜ＰＣ１５の発光ダイオードには各々図示極性
の保護用ダイオード３０〜３５が並列接続されている。
【００１２】前記フォトカプラの２次側の回路は図２の
ように構成される。図２において４０は各種の制御を司
るＣＰＵ、４１はベース信号ｕ，ｖ，ｗを出力するベー
ス信号作成部、４２はデットタイム補償部、４３はデッ
トタイム発生部、４４は各トランジスタ３ｕ，３ｖ，３
ｗ，３ｘ，３ｙ，３ｚに制御信号を供給するベースドラ
イブ部、４５はＶCE検出部である。尚フォトカプラのフ
ォトトランジスタ５０ｕ，５０ｖ，５０ｗ，５０ｘ，５
０ｙ，５０ｚの各コレクタは抵抗５１ｕ，５１ｖ，５１
ｗ，５１ｘ，５１ｙ，５１ｚを介して図示しない制御電
源に接続されている。尚４は電動機等の負荷である。ま
た図２では図１の保護用ダイオード３０〜３５は図示省
略している。
ように構成される。図２において４０は各種の制御を司
るＣＰＵ、４１はベース信号ｕ，ｖ，ｗを出力するベー
ス信号作成部、４２はデットタイム補償部、４３はデッ
トタイム発生部、４４は各トランジスタ３ｕ，３ｖ，３
ｗ，３ｘ，３ｙ，３ｚに制御信号を供給するベースドラ
イブ部、４５はＶCE検出部である。尚フォトカプラのフ
ォトトランジスタ５０ｕ，５０ｖ，５０ｗ，５０ｘ，５
０ｙ，５０ｚの各コレクタは抵抗５１ｕ，５１ｖ，５１
ｗ，５１ｘ，５１ｙ，５１ｚを介して図示しない制御電
源に接続されている。尚４は電動機等の負荷である。ま
た図２では図１の保護用ダイオード３０〜３５は図示省
略している。
【００１３】上記のようにフォトカプラの発光ダイオー
ドに抵抗およびコンデンサから成る微分回路を直列に接
続しているので、フォトカプラの２次側ではＶCEの立ち
上がりにのみ一定の巾の検出信号が出力され、従来同様
に各相毎のＶCE検出が可能となる。例えばトランジスタ
インバータの同一アーム上の一方のトランジスタ３ｘが
オフ制御されると、該トランジスタ側の抵抗Ｒ１３およ
びコンデンサ２３によってＶCEの立ち上がり時にのみフ
ォトカプラＰＣ１３が駆動し、該フォトカプラの２次側
では巾の狭いパルス（フォトトランジスタ５０ｘのコレ
クタ側電圧信号ＶＸ）が出力される。
ドに抵抗およびコンデンサから成る微分回路を直列に接
続しているので、フォトカプラの２次側ではＶCEの立ち
上がりにのみ一定の巾の検出信号が出力され、従来同様
に各相毎のＶCE検出が可能となる。例えばトランジスタ
インバータの同一アーム上の一方のトランジスタ３ｘが
オフ制御されると、該トランジスタ側の抵抗Ｒ１３およ
びコンデンサ２３によってＶCEの立ち上がり時にのみフ
ォトカプラＰＣ１３が駆動し、該フォトカプラの２次側
では巾の狭いパルス（フォトトランジスタ５０ｘのコレ
クタ側電圧信号ＶＸ）が出力される。
【００１４】このため、フォトカプラの２次側のＶCE検
出部４５としては図３のような論理回路を用い、同一ア
ーム上の一方のトランジスタがオンした時にはセット、
ホールドし、同一アーム上の他方のトランジスタがオン
した時にはクリア、ホールドするように構成している。
すなわち図３において例えばＵ，Ｘ相であれば、入力さ
れる検出信号ＶＸがハイレベルからローレベルに切り替
わったとき（フォトトランジスタ５０ｘのオンによる）
に出力信号ＶＣＥＵはハイレベルからローレベルに切り
替わり、検出信号ＶＵがハイレベルからローレベルに切
り替わったとき（フォトトランジスタ５０ｕのオンによ
る）に出力信号ＶＣＥＵはローレベルからハイレベルに
切り替わるように構成している。尚Ｖ相とＹ相の入力に
対する出力信号ＶＣＥＶの関係、Ｗ相とＺ相の入力に対
する出力信号ＶＣＥＷの関係も前記と同様に構成されて
いる。
出部４５としては図３のような論理回路を用い、同一ア
ーム上の一方のトランジスタがオンした時にはセット、
ホールドし、同一アーム上の他方のトランジスタがオン
した時にはクリア、ホールドするように構成している。
すなわち図３において例えばＵ，Ｘ相であれば、入力さ
れる検出信号ＶＸがハイレベルからローレベルに切り替
わったとき（フォトトランジスタ５０ｘのオンによる）
に出力信号ＶＣＥＵはハイレベルからローレベルに切り
替わり、検出信号ＶＵがハイレベルからローレベルに切
り替わったとき（フォトトランジスタ５０ｕのオンによ
る）に出力信号ＶＣＥＵはローレベルからハイレベルに
切り替わるように構成している。尚Ｖ相とＹ相の入力に
対する出力信号ＶＣＥＶの関係、Ｗ相とＺ相の入力に対
する出力信号ＶＣＥＷの関係も前記と同様に構成されて
いる。
【００１５】次に上記のように構成された回路の動作を
図４のタイムチャートとともに説明する。図４は回路各
部の信号を示しているがこの図においてはすべてローレ
ベルがオン信号となる。まずトランジスタインバータの
同一アームに接続された、例えばトランジスタ３ｕ，３
ｘは所定のデットタイムを挟んで交互にオン制御され
る。
図４のタイムチャートとともに説明する。図４は回路各
部の信号を示しているがこの図においてはすべてローレ
ベルがオン信号となる。まずトランジスタインバータの
同一アームに接続された、例えばトランジスタ３ｕ，３
ｘは所定のデットタイムを挟んで交互にオン制御され
る。
【００１６】いまデットタイム発生部４３の出力信号Ｘ
が時刻ｔ1においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｕはハイレ
ベルからローレベルとなる。このためトランジスタ３ｕ
がオン、３ｘがオフの状態となる。トランジスタ３ｘが
オフになると、ＶCEの立ち上がり時にフォトカプラＰＣ
１３が駆動し、フォトトランジスタ５０ｘの電圧信号Ｖ
Ｘは時刻ｔ2において短時間だけローレベルとなる。す
るとＶCE検出部４５の出力信号ＶＣＥＵはハイレベルか
らローレベルに切り替わる。
が時刻ｔ1においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｕはハイレ
ベルからローレベルとなる。このためトランジスタ３ｕ
がオン、３ｘがオフの状態となる。トランジスタ３ｘが
オフになると、ＶCEの立ち上がり時にフォトカプラＰＣ
１３が駆動し、フォトトランジスタ５０ｘの電圧信号Ｖ
Ｘは時刻ｔ2において短時間だけローレベルとなる。す
るとＶCE検出部４５の出力信号ＶＣＥＵはハイレベルか
らローレベルに切り替わる。
【００１７】次にデットタイム発生部４３の出力信号Ｕ
が時刻ｔ3においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｘはハイレ
ベルからローレベルとなる。このためトランジスタ３ｘ
がオン、３ｕがオフの状態となる。トランジスタ３ｕが
オフになると、ＶCEの立ち上がり時にフォトカプラＰＣ
１０が駆動し、フォトトランジスタ５０ｕの電圧信号Ｖ
Ｕは時刻ｔ4において短時間だけローレベルとなる。す
るとＶCE検出部４５の出力信号ＶＣＥＵはローレベルか
らハイレベルに切り替わる。
が時刻ｔ3においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｘはハイレ
ベルからローレベルとなる。このためトランジスタ３ｘ
がオン、３ｕがオフの状態となる。トランジスタ３ｕが
オフになると、ＶCEの立ち上がり時にフォトカプラＰＣ
１０が駆動し、フォトトランジスタ５０ｕの電圧信号Ｖ
Ｕは時刻ｔ4において短時間だけローレベルとなる。す
るとＶCE検出部４５の出力信号ＶＣＥＵはローレベルか
らハイレベルに切り替わる。
【００１８】次にデットタイム発生部４３の出力信号Ｘ
が時刻ｔ5においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｕはハイレ
ベルからローレベルとなる。このためトランジスタ３ｕ
がオン、３ｘがオフの状態となる。トランジスタ３ｘが
オフになると、前記同様にＶCEの立ち上がり時にフォト
カプラＰＣ１３が駆動し、フォトトランジスタ５０ｘの
電圧信号ＶＸは時刻ｔ6において短時間だけローレベル
となる。するとＶCE検出部４５の出力信号ＶＣＥＵはハ
イレベルからローレベルに切り替わる。
が時刻ｔ5においてローレベルからハイレベルに立ち上
がると、デットタイムｔｄ経過後に出力信号Ｕはハイレ
ベルからローレベルとなる。このためトランジスタ３ｕ
がオン、３ｘがオフの状態となる。トランジスタ３ｘが
オフになると、前記同様にＶCEの立ち上がり時にフォト
カプラＰＣ１３が駆動し、フォトトランジスタ５０ｘの
電圧信号ＶＸは時刻ｔ6において短時間だけローレベル
となる。するとＶCE検出部４５の出力信号ＶＣＥＵはハ
イレベルからローレベルに切り替わる。
【００１９】尚本発明はトランジスタインバータに限ら
ずＩＧＢＴ（高速スイッチング用素子）等を用いたイン
バータに適用しても前記と同様の作用、効果を奏する。
ずＩＧＢＴ（高速スイッチング用素子）等を用いたイン
バータに適用しても前記と同様の作用、効果を奏する。
【００２０】
【発明の効果】以上のように本発明によれば、トランジ
スタのエミッタ、コレクタ間に各々直列接続された微分
回路およびフォトカプラと、前記トランジスタインバー
タの同一アーム上のトランジスタのうち一方のトランジ
スタに接続されたフォトカプラが駆動してから、前記同
一アーム上のトランジスタのうち他方のトランジスタに
接続されたフォトカプラが駆動するまでの期間トランジ
スタの印加電圧検出信号を出力する検出部とを設けたの
で、次のような優れた効果が得られる。
スタのエミッタ、コレクタ間に各々直列接続された微分
回路およびフォトカプラと、前記トランジスタインバー
タの同一アーム上のトランジスタのうち一方のトランジ
スタに接続されたフォトカプラが駆動してから、前記同
一アーム上のトランジスタのうち他方のトランジスタに
接続されたフォトカプラが駆動するまでの期間トランジ
スタの印加電圧検出信号を出力する検出部とを設けたの
で、次のような優れた効果が得られる。
【００２１】（１）検出用抵抗（微分回路の抵抗）のワ
ット数低減および省スペース化を図ることができる。例
えばＶDC＝６５０Ｖ、コンデンサ容量Ｃ＝２２０ｐＦ、
周波数ｆ＝２ｋＨｚとして検出用抵抗のワット数Ｗを求
めると、Ｗ＝（１／２）・ＣＶ2ｆ＝０．５×２２０×
１０-12×６５０2×２×１０3＝０．０９Ｗとなり、実
際使用する場合約３倍の容量と考えると１／４Ｗの抵抗
が６本で済む（従来の図５の回路では１０Ｗの抵抗が３
本必要であった）。このため十分に基板上に乗せること
ができる。検出部品としては従来よりも２倍の部品点数
となるが検出部のみを比較すると１／２から１／３相当
の省スペース化が可能となる。
ット数低減および省スペース化を図ることができる。例
えばＶDC＝６５０Ｖ、コンデンサ容量Ｃ＝２２０ｐＦ、
周波数ｆ＝２ｋＨｚとして検出用抵抗のワット数Ｗを求
めると、Ｗ＝（１／２）・ＣＶ2ｆ＝０．５×２２０×
１０-12×６５０2×２×１０3＝０．０９Ｗとなり、実
際使用する場合約３倍の容量と考えると１／４Ｗの抵抗
が６本で済む（従来の図５の回路では１０Ｗの抵抗が３
本必要であった）。このため十分に基板上に乗せること
ができる。検出部品としては従来よりも２倍の部品点数
となるが検出部のみを比較すると１／２から１／３相当
の省スペース化が可能となる。
【００２２】（２）従来の回路ではフォトカプラのオン
およびオフの両方を使用して検出していたため、オン時
間、オフ時間のばらつきにより精度が悪かった。しかし
本発明の回路では、フォトカプラのオンのみを使用（立
ち上がり微分）するため、オンディレーのばらつきのみ
を考慮すれば良く、更に高精度な検出が可能となる。
およびオフの両方を使用して検出していたため、オン時
間、オフ時間のばらつきにより精度が悪かった。しかし
本発明の回路では、フォトカプラのオンのみを使用（立
ち上がり微分）するため、オンディレーのばらつきのみ
を考慮すれば良く、更に高精度な検出が可能となる。
【図１】本発明の一実施例の要部を示す回路図。
【図２】本発明の一実施例の全体を示す回路図。
【図３】本発明の一実施例の要部を示す回路図。
【図４】本発明の実施例の動作を説明するためのタイム
チャート。
チャート。
【図５】従来のＶCE電圧検出回路の一例を示す回路図。
１…順変換部 ２…直流コンデンサ ３…逆変換部 ３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚ…トランジスタ ２０〜２５…コンデンサ ４０…ＣＰＵ ４１…ベース信号作成部 ４２…デットタイム補償部 ４３…デットタイム発生部 ４４…ベースドライブ部 ４５…ＶCE検出部 ５０ｕ，５０ｖ，５０ｗ，５０ｘ，５０ｙ，５０ｚ…フ
ォトトランジスタ Ｒ１０〜Ｒ１５…抵抗 ＰＣ１０〜ＰＣ１５…フォトカプラ
ォトトランジスタ Ｒ１０〜Ｒ１５…抵抗 ＰＣ１０〜ＰＣ１５…フォトカプラ
Claims (1)
- 【請求項１】 複数のトランジスタをブリッジ接続して
成り、アーム短絡防止のためのデットタイムを有するベ
ース制御信号により制御されるトランジスタインバータ
の、各トランジスタに印加される電圧を検出するトラン
ジスタインバータのトランジスタ電圧検出回路におい
て、 前記各トランジスタのエミッタ、コレクタ間に各々直列
接続された微分回路およびフォトカプラと、前記トラン
ジスタインバータの同一アーム上のトランジスタのうち
一方のトランジスタに接続されたフォトカプラが駆動し
てから、前記同一アーム上のトランジスタのうち他方の
トランジスタに接続されたフォトカプラが駆動するまで
の期間トランジスタの印加電圧検出信号を出力する検出
部とを備え、 前記検出部の検出信号を、前記デットタイムによる誤差
電圧の補償を行うデットタイム補償部へ供給することを
特徴とするトランジスタインバータのトランジスタ電圧
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244354A JPH0698558A (ja) | 1992-09-14 | 1992-09-14 | トランジスタインバータのトランジスタ電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244354A JPH0698558A (ja) | 1992-09-14 | 1992-09-14 | トランジスタインバータのトランジスタ電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0698558A true JPH0698558A (ja) | 1994-04-08 |
Family
ID=17117457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244354A Pending JPH0698558A (ja) | 1992-09-14 | 1992-09-14 | トランジスタインバータのトランジスタ電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0698558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112769314A (zh) * | 2020-12-31 | 2021-05-07 | 臻驱科技（上海）有限公司 | 一种逆变器pwm电压采样前处理装置 |
-
1992
- 1992-09-14 JP JP4244354A patent/JPH0698558A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112769314A (zh) * | 2020-12-31 | 2021-05-07 | 臻驱科技（上海）有限公司 | 一种逆变器pwm电压采样前处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069809A (en) | Resonant inverter apparatus | |
| JPS61277223A (ja) | 半導体モジユ−ル | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| JPH0746906B2 (ja) | 電圧変換装置 | |
| JP2017158319A (ja) | パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置 | |
| JPH0698558A (ja) | トランジスタインバータのトランジスタ電圧検出回路 | |
| JP6705234B2 (ja) | インバータ装置の制御方法 | |
| JPH0541397U (ja) | 電圧型半導体素子駆動装置 | |
| JP6136720B2 (ja) | スイッチング制御装置 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JPH1094269A (ja) | インバータ装置 | |
| JPH053681A (ja) | 電圧検出装置 | |
| JPS635436Y2 (ja) | ||
| JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
| JPH04372586A (ja) | インバータ制御装置 | |
| JP2008061395A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
| JPH03876Y2 (ja) | ||
| JP3352646B2 (ja) | モータ駆動装置 | |
| JPH06189555A (ja) | ３値レベルインバータ制御装置 | |
| JP3134582B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP2540294Y2 (ja) | パワーインバータの駆動回路 | |
| JP2589726B2 (ja) | トランジスタインバータ | |
| JPH0216664B2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 |