JPH0697776A - 非統合遅延回路 - Google Patents
非統合遅延回路Info
- Publication number
- JPH0697776A JPH0697776A JP5153501A JP15350193A JPH0697776A JP H0697776 A JPH0697776 A JP H0697776A JP 5153501 A JP5153501 A JP 5153501A JP 15350193 A JP15350193 A JP 15350193A JP H0697776 A JPH0697776 A JP H0697776A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- delay circuit
- digital signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0009—Time-delay networks
- H03H17/0018—Realizing a fractional delay
- H03H17/0027—Realizing a fractional delay by means of a non-recursive filter
Landscapes
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 その周波数特性が、選択された遅延の大きさ
に余り依存しない非統合遅延回路を与えることを目的と
する。 【構成】 ディジタル信号のサンプリング期間の選択可
能な小部分δだけディジタル信号を遅延する非統合遅延
回路は、ディジタル信号に対して第1位相特性を有する
第1微分信号F1を得る第1微分器S3 、ディジタル信
号に対して第2位相特性を有する第2微分信号F2を得
る第2微分器Dであって、第1および第2位相特性が互
いに異なるもの、位相調整された補正信号を得る選択可
能な小部分δに依存して第1微分信号F1と第2微分信
号F2を結合するミキサMIX、およびディジタル信号
のサンプリング期間の選択可能な小部分δだけ遅延され
たディジタル信号を得るために、選択可能な小部分δと
位相調整された補正信号の積M3 をディジタル信号に加
算する加算器A9 を具えている。
に余り依存しない非統合遅延回路を与えることを目的と
する。 【構成】 ディジタル信号のサンプリング期間の選択可
能な小部分δだけディジタル信号を遅延する非統合遅延
回路は、ディジタル信号に対して第1位相特性を有する
第1微分信号F1を得る第1微分器S3 、ディジタル信
号に対して第2位相特性を有する第2微分信号F2を得
る第2微分器Dであって、第1および第2位相特性が互
いに異なるもの、位相調整された補正信号を得る選択可
能な小部分δに依存して第1微分信号F1と第2微分信
号F2を結合するミキサMIX、およびディジタル信号
のサンプリング期間の選択可能な小部分δだけ遅延され
たディジタル信号を得るために、選択可能な小部分δと
位相調整された補正信号の積M3 をディジタル信号に加
算する加算器A9 を具えている。
Description
【0001】
【技術分野】本発明はディジタル信号のサンプリング期
間の選択可能な小部分(selectablefraction )だけデ
ィジタル信号を遅延する非統合遅延回路(non-integral
delay circuit)に関連する。
間の選択可能な小部分(selectablefraction )だけデ
ィジタル信号を遅延する非統合遅延回路(non-integral
delay circuit)に関連する。
【0002】
【背景技術】そのような遅延回路は欧州特許第EP−B
−0,181,953 号に開示されている。その特許の第3図で
は、2つの原始サンプルの間の中間のサンプルが平均器
(averager) により得られている。この平均器はその周
波数特性を改善するためのピーキング回路を具えてい
る。引き続いて、1つの原始サンプルの間の選択可能な
位置におけるサンプルと2つの原始サンプル間の中間で
得られたサンプルは、所望の遅延に依存するファクタだ
け中間のサンプルと1つの原始サンプルとの間の差を乗
算し、かつ1つの原始サンプルの結果を加算することに
より得られる。
−0,181,953 号に開示されている。その特許の第3図で
は、2つの原始サンプルの間の中間のサンプルが平均器
(averager) により得られている。この平均器はその周
波数特性を改善するためのピーキング回路を具えてい
る。引き続いて、1つの原始サンプルの間の選択可能な
位置におけるサンプルと2つの原始サンプル間の中間で
得られたサンプルは、所望の遅延に依存するファクタだ
け中間のサンプルと1つの原始サンプルとの間の差を乗
算し、かつ1つの原始サンプルの結果を加算することに
より得られる。
【0003】この遅延回路の周波数特性は遅延回路の出
力信号の歪みを生起する選択された遅延の大きさに非常
に依存しているように見える。さらに、欧州特許第EP
−B−0,181,953 号はピキングファクタを選択すべきや
り方を示していない。
力信号の歪みを生起する選択された遅延の大きさに非常
に依存しているように見える。さらに、欧州特許第EP
−B−0,181,953 号はピキングファクタを選択すべきや
り方を示していない。
【0004】米国特許第US−A−4,694,414 号は振幅
と位相の補償を与える遅延補間フィルタ開示し、そこで
は2点線形補間フィルタ(two-point linear interpola
tionfilter )が入力信号に遅延を与える。この遅延は
遅延制御信号の値に比例している。振幅と位相の双方で
エラーを最小にしようとする試みで、補正項が遅延信号
に付加される。補正信号は別のフィルタと、縦続接続さ
れた乗算器に入力信号を印加することにより与えられ
る。別のフィルタは、零周波数で零応答を有し、かつ入
力信号のサンプリング期間Ts の奇数倍に等しい遅延を
有する線形位相フィルタである。Ts /2の奇数倍に対
応する遅延で最大振幅補償を与え、かつTs の整数倍に
等しい遅延で零振幅補償を与えるために、遅延制御信号
の非線形関数として補償信号の振幅を変化するように乗
算器が制御されている。
と位相の補償を与える遅延補間フィルタ開示し、そこで
は2点線形補間フィルタ(two-point linear interpola
tionfilter )が入力信号に遅延を与える。この遅延は
遅延制御信号の値に比例している。振幅と位相の双方で
エラーを最小にしようとする試みで、補正項が遅延信号
に付加される。補正信号は別のフィルタと、縦続接続さ
れた乗算器に入力信号を印加することにより与えられ
る。別のフィルタは、零周波数で零応答を有し、かつ入
力信号のサンプリング期間Ts の奇数倍に等しい遅延を
有する線形位相フィルタである。Ts /2の奇数倍に対
応する遅延で最大振幅補償を与え、かつTs の整数倍に
等しい遅延で零振幅補償を与えるために、遅延制御信号
の非線形関数として補償信号の振幅を変化するように乗
算器が制御されている。
【0005】上述の米国特許の第9図は、信号が14.4M
Hzクロック周波数でサンプルされる場合に5MHzでの振
幅エラーが−3dBであることを示し、それはダイナミ
ックに変化する遅延によりビデオ応用に使用される場合
に、所望なら、元来13.5MHzサンプリング周波数でサン
プルされる信号が他のサンプリング周波数に補間される
場合に非常に大きい。振幅エラーを低減しようと試みら
れる場合、位相の対応する修正は複雑である。さらに、
補償信号の振幅を変化するために使用された非線形関数
は予測困難な結果を生じる。
Hzクロック周波数でサンプルされる場合に5MHzでの振
幅エラーが−3dBであることを示し、それはダイナミ
ックに変化する遅延によりビデオ応用に使用される場合
に、所望なら、元来13.5MHzサンプリング周波数でサン
プルされる信号が他のサンプリング周波数に補間される
場合に非常に大きい。振幅エラーを低減しようと試みら
れる場合、位相の対応する修正は複雑である。さらに、
補償信号の振幅を変化するために使用された非線形関数
は予測困難な結果を生じる。
【0006】
【発明の開示】特に本発明の目的はその周波数特性が、
選択された遅延の大きさに余り依存しない非統合遅延回
路を与えることである。
選択された遅延の大きさに余り依存しない非統合遅延回
路を与えることである。
【0007】この目的で、本発明は主クレームで規定さ
れたような遅延回路を与える。有利な実施例はサブクレ
ームで規定されている。
れたような遅延回路を与える。有利な実施例はサブクレ
ームで規定されている。
【0008】本発明は、遅延のいくつかの値に対して、
ユニットインパルス入力信号と、非常に多くの数のタッ
プを有する補間フィルタを具える理想的ではあるが非常
に高価な遅延回路の対応出力信号との間の差の観察に基
づいている。これらの観察は以下の結論を導く。すなわ
ち− この差の振幅伝達特性は周波数のほぼ線形な関数
であるように見え、− 差の量は遅延の量にほぼ線形に
変化するように見え、かつ− 差の位相特性の傾斜は遅
延の量にほぼ線形に変化するように見える。
ユニットインパルス入力信号と、非常に多くの数のタッ
プを有する補間フィルタを具える理想的ではあるが非常
に高価な遅延回路の対応出力信号との間の差の観察に基
づいている。これらの観察は以下の結論を導く。すなわ
ち− この差の振幅伝達特性は周波数のほぼ線形な関数
であるように見え、− 差の量は遅延の量にほぼ線形に
変化するように見え、かつ− 差の位相特性の傾斜は遅
延の量にほぼ線形に変化するように見える。
【0009】従って、サンプリング周期の小部分だけ遅
延されたサンプルを得るために、補正項は最も近い入力
サンプルに付加されなければならない。最も近い入力サ
ンプルは非統合遅延回路の出力サンプルに最も近い入力
サンプルである。補正項は式δ[d1 F1 +d2 F2 ]
により規定されることが好ましく、ここでδは所要の遅
延、d1 はδとともに線形に増大するファクタ、d2 は
δとともに減少するファクタである。例えば、d1 はδ
に等しく、かつd2 は1−δに等しい。F1 とF2 は異
なる位相特性を有するフィルタによって得られた微分サ
ンプル(differentiated samples)である。補正項の位
相はファクタ[d1 F1 +d2 F2 ]により決定され、
それにより補正項の位相特性はF1 の位相特性とF2 の
位相特性との間の遅延δの量とともにほぼ線形に変化す
ることが保証される。F1 とF2が関連周波数帯域で対
応振幅特性を有する場合、ファクタ[d1 F1 +d2 F
2]の振幅はd1 とd2 に実質的に無関係であり、従っ
て全補正項δ[d1 F1 +d2 F2 ]はδによって単に
決定され、かつさらに正確に制御可能である。さらに特
定すると、全補正項δ[d1 F1 +d2 F2 ]の振幅は
δとともに線形に増大する。
延されたサンプルを得るために、補正項は最も近い入力
サンプルに付加されなければならない。最も近い入力サ
ンプルは非統合遅延回路の出力サンプルに最も近い入力
サンプルである。補正項は式δ[d1 F1 +d2 F2 ]
により規定されることが好ましく、ここでδは所要の遅
延、d1 はδとともに線形に増大するファクタ、d2 は
δとともに減少するファクタである。例えば、d1 はδ
に等しく、かつd2 は1−δに等しい。F1 とF2 は異
なる位相特性を有するフィルタによって得られた微分サ
ンプル(differentiated samples)である。補正項の位
相はファクタ[d1 F1 +d2 F2 ]により決定され、
それにより補正項の位相特性はF1 の位相特性とF2 の
位相特性との間の遅延δの量とともにほぼ線形に変化す
ることが保証される。F1 とF2が関連周波数帯域で対
応振幅特性を有する場合、ファクタ[d1 F1 +d2 F
2]の振幅はd1 とd2 に実質的に無関係であり、従っ
て全補正項δ[d1 F1 +d2 F2 ]はδによって単に
決定され、かつさらに正確に制御可能である。さらに特
定すると、全補正項δ[d1 F1 +d2 F2 ]の振幅は
δとともに線形に増大する。
【0010】これらの結論は、少数のタップしか必要と
しないが、しかし約100 個のタップを有する非常に高価
な補間フィルタの性能に比較できる性能を有する非常に
簡単な遅延回路の創成を可能にする。
しないが、しかし約100 個のタップを有する非常に高価
な補間フィルタの性能に比較できる性能を有する非常に
簡単な遅延回路の創成を可能にする。
【0011】本発明の第1の態様によると、F1 は最も
近い入力サンプルと、2つの最も近いサンプル間の中間
の補間サンプルとの間の差であり、一方、F2 は奇数の
係数を有する反対称フィルタにより得られた微分サンプ
ルである。ここで反対称フィルタは反対称インパルス応
答をを有するフィルタであると規定されている。2つの
最も近いサンプルは非統合遅延回路の出力サンプルの反
対側の入力サンプルである。F1 の位相特性は周波数f
=0で位相シフトps =π/2として出発し、かつf=
fs /2でps =3π/4で終わるラインに沿って近似
的に線形に増大し、ここでfs はサンプリング周波数で
ある。F2 の位相特性は一定位相シフトps =π/2を
示している。
近い入力サンプルと、2つの最も近いサンプル間の中間
の補間サンプルとの間の差であり、一方、F2 は奇数の
係数を有する反対称フィルタにより得られた微分サンプ
ルである。ここで反対称フィルタは反対称インパルス応
答をを有するフィルタであると規定されている。2つの
最も近いサンプルは非統合遅延回路の出力サンプルの反
対側の入力サンプルである。F1 の位相特性は周波数f
=0で位相シフトps =π/2として出発し、かつf=
fs /2でps =3π/4で終わるラインに沿って近似
的に線形に増大し、ここでfs はサンプリング周波数で
ある。F2 の位相特性は一定位相シフトps =π/2を
示している。
【0012】本発明の第2の、かつ好ましい態様による
と、F1 は最も近い入力サンプルと、2つの最も近いサ
ンプル間の中間の補間サンプルとの間の差であり、一
方、F2 は偶数の係数を有する反対称フィルタにより得
られた微分サンプルである。再び、F1 の位相特性は周
波数f=0で位相シフトps =π/2として出発し、か
つf=fs /2でps =3π/4で終わるラインに沿っ
て近似的に線形に増大する。F2 の位相特性もまた周波
数f=0で位相シフトps =π/2として出発するが、
しかしf=fs /2でps =0に近似的に線形に減少す
る。第1および第2の態様は13.5MHzでサンプルされた
ビデオ信号に非常に良好な周波数応答を示し、その周波
数応答はサンプリング周波数の半分の約3/4まで平坦
であるように見える。
と、F1 は最も近い入力サンプルと、2つの最も近いサ
ンプル間の中間の補間サンプルとの間の差であり、一
方、F2 は偶数の係数を有する反対称フィルタにより得
られた微分サンプルである。再び、F1 の位相特性は周
波数f=0で位相シフトps =π/2として出発し、か
つf=fs /2でps =3π/4で終わるラインに沿っ
て近似的に線形に増大する。F2 の位相特性もまた周波
数f=0で位相シフトps =π/2として出発するが、
しかしf=fs /2でps =0に近似的に線形に減少す
る。第1および第2の態様は13.5MHzでサンプルされた
ビデオ信号に非常に良好な周波数応答を示し、その周波
数応答はサンプリング周波数の半分の約3/4まで平坦
であるように見える。
【0013】半分のサンプリング周波数の約1/2まで
の小さい帯域幅を意図した、本発明の非常に簡単な第3
の態様によると、F1 は2つの最も近いサンプルの間の
差であり、一方、F2 は奇数の係数を有する反対称フィ
ルタにより得られた最も近い微分サンプルである。F1
の位相特性は周波数f=0でps =π/2として出発
し、かつf=fs /2でps =0に近似的に線形に減少
する。第1の態様のように、F2 の位相特性は一定位相
シフトps =π/2を示している。
の小さい帯域幅を意図した、本発明の非常に簡単な第3
の態様によると、F1 は2つの最も近いサンプルの間の
差であり、一方、F2 は奇数の係数を有する反対称フィ
ルタにより得られた最も近い微分サンプルである。F1
の位相特性は周波数f=0でps =π/2として出発
し、かつf=fs /2でps =0に近似的に線形に減少
する。第1の態様のように、F2 の位相特性は一定位相
シフトps =π/2を示している。
【0014】本発明の第4の態様によると、F1 は偶数
の係数を有する反対称フィルタにより得られた微分サン
プルであり、一方、F2 はF1 の遅延されたものであ
る。この第4の態様において、d1 は1+δに等しく、
かつd2 は1−δに等しい。F1 の位相特性は周波数f
=0でps =π/2として出発し、かつf=fs /2で
ps =0に近似的に線形に減少する。F2 の位相特性は
周波数f=0でps =π/2として出発し、かつf=f
s /2でps =0に近似的に線形に減少する。
の係数を有する反対称フィルタにより得られた微分サン
プルであり、一方、F2 はF1 の遅延されたものであ
る。この第4の態様において、d1 は1+δに等しく、
かつd2 は1−δに等しい。F1 の位相特性は周波数f
=0でps =π/2として出発し、かつf=fs /2で
ps =0に近似的に線形に減少する。F2 の位相特性は
周波数f=0でps =π/2として出発し、かつf=f
s /2でps =0に近似的に線形に減少する。
【0015】本発明の態様は今後説明される実施例を参
照して明らかであり、かつそれにより解明されよう。
照して明らかであり、かつそれにより解明されよう。
【0016】
【実施例】図1に示された遅延回路において、入力信号
は低域通過フィルタLに印加され、低域通過フィルタL
は縦続された9個の(10個のタップを備える)遅延セク
ションの遅延ラインZ-1を具えている。5個の加算器A
5 からA1 はそれぞれこの遅延ラインの2つのタップを
加算する。これらの加算器A5 からA1 は各係数C L 5
からCL 1 で乗算され、その後で有限インパルス応答フ
ィルタ信号を与えるよう最終加算器A6 で合算される。
毎回2つのタップが加算器A5 からA1 により結合され
るから、低域通過フィルタはサンプル周期の半分の遅延
となる偶数の係数を有している。6番目の遅延セクショ
ンの出力はフィルタされない信号Snを供給する。
は低域通過フィルタLに印加され、低域通過フィルタL
は縦続された9個の(10個のタップを備える)遅延セク
ションの遅延ラインZ-1を具えている。5個の加算器A
5 からA1 はそれぞれこの遅延ラインの2つのタップを
加算する。これらの加算器A5 からA1 は各係数C L 5
からCL 1 で乗算され、その後で有限インパルス応答フ
ィルタ信号を与えるよう最終加算器A6 で合算される。
毎回2つのタップが加算器A5 からA1 により結合され
るから、低域通過フィルタはサンプル周期の半分の遅延
となる偶数の係数を有している。6番目の遅延セクショ
ンの出力はフィルタされない信号Snを供給する。
【0017】低域通過フィルタLにより供給された有限
インパルス応答フィルタ信号は3個の(4個のタップを
備える)縦続遅延セクションの遅延ラインZ-1を具える
微分器Dに印加される。2個の減算器S2 ,S1 はそれ
ぞれこの遅延ラインの2個のタップを互いから減算す
る。これらの減算器S2 ,S1 の出力は各係数CD 2 と
CD 1 により乗算され、その後で、フィルタされない信
号Sn の5個の導関数に対応する微分信号を与えるため
に最終加算器A7 で合算される。微分信号は遅延δの符
号で乗算され、乗算された微分信号は今後F2 として参
照されよう。
インパルス応答フィルタ信号は3個の(4個のタップを
備える)縦続遅延セクションの遅延ラインZ-1を具える
微分器Dに印加される。2個の減算器S2 ,S1 はそれ
ぞれこの遅延ラインの2個のタップを互いから減算す
る。これらの減算器S2 ,S1 の出力は各係数CD 2 と
CD 1 により乗算され、その後で、フィルタされない信
号Sn の5個の導関数に対応する微分信号を与えるため
に最終加算器A7 で合算される。微分信号は遅延δの符
号で乗算され、乗算された微分信号は今後F2 として参
照されよう。
【0018】微分器Dの遅延ラインの第2および第3タ
ップは遅延δの符号により制御されるスイッチSwのス
イッチング接点に接続されている。スイッチSwの共通
接点は減算器S3 の非反転入力に接続され、その反転入
力はフィルタされない信号Sn を受信する。減算器S3
の出力信号は今後F1 として参照されよう。このよう
に、F1 はフィルタされない信号Sn と、1もしくは2
クロック期間だけ遅延された有限インパルス応答フィル
タ信号との間の差である。F1 を創成するために半分の
サンプリング期間の遅延を有するフィルタされた信号の
使用は、F1 が図3を参照して今後説明される態様で2
個の連続入力サンプルを減算することでさらに簡単に得
られる場合よりも、ディジタル信号のサンプリング期間
の選択可能な小部分だけ遅延された信号の創成のさらに
正確に規定された開始点を与える。
ップは遅延δの符号により制御されるスイッチSwのス
イッチング接点に接続されている。スイッチSwの共通
接点は減算器S3 の非反転入力に接続され、その反転入
力はフィルタされない信号Sn を受信する。減算器S3
の出力信号は今後F1 として参照されよう。このよう
に、F1 はフィルタされない信号Sn と、1もしくは2
クロック期間だけ遅延された有限インパルス応答フィル
タ信号との間の差である。F1 を創成するために半分の
サンプリング期間の遅延を有するフィルタされた信号の
使用は、F1 が図3を参照して今後説明される態様で2
個の連続入力サンプルを減算することでさらに簡単に得
られる場合よりも、ディジタル信号のサンプリング期間
の選択可能な小部分だけ遅延された信号の創成のさらに
正確に規定された開始点を与える。
【0019】最後に、信号F1 とF2 は乗算器M1 とM
2 および加算器A8 により比率δ′:(1−δ′)で結
合され、δ′は遅延δの大きさである。図1の実施例に
おいて、δ=0は遅延のないことを示し、かつδ=1は
低域通過フィルタLの出力サンプルが取られ、その出力
信号が2個の入力サンプルの間の中間であることを示し
ている。加算器A8 の出力信号は乗算器M3 でδ′だけ
乗算され、その後で遅延出力信号So を形成するように
フィルタされない信号Sn に補正信号として加算され
る。所望なら、遅延回路の最終セクションはアナログで
あってもよく、その場合にディジタル対アナログ変換器
(DAC)は加算器A9 と乗算器M1 およびM2 の前で
信号Sn ,F1 およびF2 を変換する。示された位置に
DACを挿入することは、再構成フィルタ(reconstruc
tion filter )と(sin x)/x補正フィルタの無いサ
ンプル・ホールド回路が十分であるという利点を有し、
一方、最終加算器A9 の出力におけるDACは再構成フ
ィルタと(sin x)/x補正フィルタの双方を必要と
し、それらはCMOS技術で設計が困難なものである。
ホールド回路は追加要素を必要とすることなく全サンプ
リング期間の間にSn ,F1 およびF2 の所要の値を供
給する。
2 および加算器A8 により比率δ′:(1−δ′)で結
合され、δ′は遅延δの大きさである。図1の実施例に
おいて、δ=0は遅延のないことを示し、かつδ=1は
低域通過フィルタLの出力サンプルが取られ、その出力
信号が2個の入力サンプルの間の中間であることを示し
ている。加算器A8 の出力信号は乗算器M3 でδ′だけ
乗算され、その後で遅延出力信号So を形成するように
フィルタされない信号Sn に補正信号として加算され
る。所望なら、遅延回路の最終セクションはアナログで
あってもよく、その場合にディジタル対アナログ変換器
(DAC)は加算器A9 と乗算器M1 およびM2 の前で
信号Sn ,F1 およびF2 を変換する。示された位置に
DACを挿入することは、再構成フィルタ(reconstruc
tion filter )と(sin x)/x補正フィルタの無いサ
ンプル・ホールド回路が十分であるという利点を有し、
一方、最終加算器A9 の出力におけるDACは再構成フ
ィルタと(sin x)/x補正フィルタの双方を必要と
し、それらはCMOS技術で設計が困難なものである。
ホールド回路は追加要素を必要とすることなく全サンプ
リング期間の間にSn ,F1 およびF2 の所要の値を供
給する。
【0020】遅延回路の動作は式So =Sn +δ[δF
1 +(1−δ)F2 ]により記述できる。補正信号の振
幅は遅延δの線形関数である。補正信号の位相は比率
δ:(1−δ)で信号F1 とF2 の線形結合により得ら
れ、それは驚くほど良好な結果を生じるように見えた。
1 +(1−δ)F2 ]により記述できる。補正信号の振
幅は遅延δの線形関数である。補正信号の位相は比率
δ:(1−δ)で信号F1 とF2 の線形結合により得ら
れ、それは驚くほど良好な結果を生じるように見えた。
【0021】例えば、So =Sn +δ[F2 +δ(F1
−F2 )](それは1個の乗算器を節約するが追加の減
算器を必要とする)のような上記の式でカッコが除去さ
れるかあるいは再配列される場合に代案の実施例が得ら
れることは明らかであろう。低域通過フィルタLと偶数
の係数を有する引き続く簡単な微分器Dとの結合は、奇
数の係数と、所望の通過帯域内でF1 の振幅特性に多少
なりとも等しい振幅特性を有する反対称フィルタに等価
である。
−F2 )](それは1個の乗算器を節約するが追加の減
算器を必要とする)のような上記の式でカッコが除去さ
れるかあるいは再配列される場合に代案の実施例が得ら
れることは明らかであろう。低域通過フィルタLと偶数
の係数を有する引き続く簡単な微分器Dとの結合は、奇
数の係数と、所望の通過帯域内でF1 の振幅特性に多少
なりとも等しい振幅特性を有する反対称フィルタに等価
である。
【0022】本発明のこの実施例において、低域通過フ
ィルタ係数CL 1 からCL 5 まではそれぞれ80/128, -2
3/128, 10/128, -4/128 および1/128 である。微分係数
CD1 とCD 2 はそれぞれ21/32 および-2/32 である。
ィルタ係数CL 1 からCL 5 まではそれぞれ80/128, -2
3/128, 10/128, -4/128 および1/128 である。微分係数
CD1 とCD 2 はそれぞれ21/32 および-2/32 である。
【0023】図2は本発明の第2の態様による遅延回路
の一実施例を示し、そこでは図1に対応する要素は対応
する参照記号を与えられている。図1と図2の差が議論
されよう。図2において、低域通過フィルタLの出力は
減算器S3 の反転入力と、図1のフィルタされない入力
を受信する加算器A9 に接続されている。減算器S3の
非反転入力はスイッチSwの出力に接続されている。も
し遅延δが正の符号を有するなら、スイッチSwは低域
通過フィルタLの第5遅延セクションの入力信号を伝
え、一方、スイッチSwはもし遅延δが負の符号を有す
るなら、低域通過フィルタLの第5遅延セクションの出
力信号を伝える。減算器S1 の入力は低域通過フィルタ
Lの加算器A1 の入力に接続されている。減算器S2 の
入力は低域通過フィルタLの加算器A2 の入力に接続さ
れている。このように、微分器Dはそれ自身の遅延セク
ションよりむしろ低域通過フィルタLの遅延セクション
を使用し、それにより3個の遅延セクションを節約す
る。さらに、この遅延回路がルミナンスパスで使用され
る場合に、クロミナンスパスの対応遅延もまた節約され
る。図2の実施例の別の利点は、微分器Dの性能がもは
や低域通過フィルタLの性能により影響されず、従っ
て、それらは互いに独立に最適化できるということであ
る。図2の実施例において、δ=0は低域通過フィルタ
Lの出力サンプルが取られ、その出力サンプルが2つの
入力サンプルの中間であることを示し、一方、δ=1は
遅延を示さない。
の一実施例を示し、そこでは図1に対応する要素は対応
する参照記号を与えられている。図1と図2の差が議論
されよう。図2において、低域通過フィルタLの出力は
減算器S3 の反転入力と、図1のフィルタされない入力
を受信する加算器A9 に接続されている。減算器S3の
非反転入力はスイッチSwの出力に接続されている。も
し遅延δが正の符号を有するなら、スイッチSwは低域
通過フィルタLの第5遅延セクションの入力信号を伝
え、一方、スイッチSwはもし遅延δが負の符号を有す
るなら、低域通過フィルタLの第5遅延セクションの出
力信号を伝える。減算器S1 の入力は低域通過フィルタ
Lの加算器A1 の入力に接続されている。減算器S2 の
入力は低域通過フィルタLの加算器A2 の入力に接続さ
れている。このように、微分器Dはそれ自身の遅延セク
ションよりむしろ低域通過フィルタLの遅延セクション
を使用し、それにより3個の遅延セクションを節約す
る。さらに、この遅延回路がルミナンスパスで使用され
る場合に、クロミナンスパスの対応遅延もまた節約され
る。図2の実施例の別の利点は、微分器Dの性能がもは
や低域通過フィルタLの性能により影響されず、従っ
て、それらは互いに独立に最適化できるということであ
る。図2の実施例において、δ=0は低域通過フィルタ
Lの出力サンプルが取られ、その出力サンプルが2つの
入力サンプルの中間であることを示し、一方、δ=1は
遅延を示さない。
【0024】図3は低域通過フィルタLを有さず、かつ
半分のサンプリング周波数の約1/2までの小さい帯域
幅が意図される本発明の第3の簡単な実施例を示してい
る。再び、図1に対応する要素には対応する参照記号が
与えられている。図1と図3の間の差のみが議論されよ
う。入力信号は4個の縦続セクションを有する遅延ライ
ンZ-1に印加される。減算器S2 の入力は遅延ラインの
入力と出力に接続される。減算器S1 の入力は最後の遅
延セクションの入力と、最初の遅延セクションの出力と
に接続される。微分器係数CD 1 とCD 2 はそれぞれ+
1と−1/4である。スイッチSwのスイッチング接点
は減算器S1 の入力に接続される。減算器S3 の反転入
力と加算器A9 の1つの入力は第2遅延セクションの出
力に接続される。加算器A7 の出力は所望の遅延δの符
号により、かつその出力信号F2がミキサMIXに印加
される乗算器でファクタ7/8により乗算される。ミキ
サMIXは乗算器M1 とM2 および加算器A8 を含んで
いる。ミキサMIXの他の入力は減算器S3 から信号F
1 を受信する。図3の実施例において、δ=0とδ=1
の双方は、入力サンプルが取られていることを示し、δ
=0.5 は出力信号が2つの入力サンプルの間の中間であ
ることを示している。
半分のサンプリング周波数の約1/2までの小さい帯域
幅が意図される本発明の第3の簡単な実施例を示してい
る。再び、図1に対応する要素には対応する参照記号が
与えられている。図1と図3の間の差のみが議論されよ
う。入力信号は4個の縦続セクションを有する遅延ライ
ンZ-1に印加される。減算器S2 の入力は遅延ラインの
入力と出力に接続される。減算器S1 の入力は最後の遅
延セクションの入力と、最初の遅延セクションの出力と
に接続される。微分器係数CD 1 とCD 2 はそれぞれ+
1と−1/4である。スイッチSwのスイッチング接点
は減算器S1 の入力に接続される。減算器S3 の反転入
力と加算器A9 の1つの入力は第2遅延セクションの出
力に接続される。加算器A7 の出力は所望の遅延δの符
号により、かつその出力信号F2がミキサMIXに印加
される乗算器でファクタ7/8により乗算される。ミキ
サMIXは乗算器M1 とM2 および加算器A8 を含んで
いる。ミキサMIXの他の入力は減算器S3 から信号F
1 を受信する。図3の実施例において、δ=0とδ=1
の双方は、入力サンプルが取られていることを示し、δ
=0.5 は出力信号が2つの入力サンプルの間の中間であ
ることを示している。
【0025】上述の実施例は発明を限定するものではな
いことを例示し、かつ当業者は発明の範囲を逸脱するこ
となく代案の多くの実施例を設計することが可能であろ
う。
いことを例示し、かつ当業者は発明の範囲を逸脱するこ
となく代案の多くの実施例を設計することが可能であろ
う。
【図1】図1は本発明の第1の態様による遅延回路の一
実施例を示している。
実施例を示している。
【図2】図2は本発明の第2の態様による遅延回路の一
実施例を示している。
実施例を示している。
【図3】図3は本発明の第3の態様による遅延回路の一
実施例を示している。
実施例を示している。
Claims (6)
- 【請求項1】 ディジタル信号のサンプリング期間の選
択可能な小部分(δ)だけディジタル信号を遅延する非
統合遅延回路において、 上記のディジタル信号に対して第1位相特性を有する第
1微分信号(F1)を得るために上記のディジタル信号
を微分する第1手段、 上記のディジタル信号に対して第2位相特性を有する第
2微分信号(F2)を得るために上記のディジタル信号
を微分する第2手段であって、上記の第1および第2位
相特性が互いに異なるもの、 位相調整された補正信号を得るために上記の選択可能な
小部分(δ)に依存する上記の第1微分信号(F1)と
第2微分信号(F2)を結合する手段、および上記のデ
ィジタル信号のサンプリング期間の上記の選択可能な小
部分(δ)だけ遅延された上記のディジタル信号を得る
ために、上記の選択可能な小部分(δ)と上記の位相調
整された補正信号の積を上記のディジタル信号に加算す
る手段、 を具える非統合遅延回路。 - 【請求項2】 上記の結合手段が、上記の選択可能な小
部分(δ)の線形増加関数で上記の第1微分信号(F
1)を乗算し、かつ上記の選択可能な小部分(δ)の線
形減少関数で上記の第2微分信号(F2)で乗算するミ
キサ回路を含む請求項1に記載の非統合遅延回路。 - 【請求項3】 上記の第1微分手段が上記のディジタル
信号の2つの連続するサンプルを毎回減算する減算器を
含み、かつ上記の第2微分手段が、反対称インパルス応
答を有するフィルタを含む請求項1に記載の非統合遅延
回路。 - 【請求項4】 上記の第1微分手段が、補間された信号
を与えるために上記のディジタル信号を受信するよう連
結されたフィルタと、上記の補間された信号と上記のデ
ィジタル信号を互いに減算する減算器を含む請求項1に
記載の非統合遅延回路。 - 【請求項5】 上記の第1および第2微分手段がほぼ一
致する振幅特性を有する請求項1に記載の非統合遅延回
路。 - 【請求項6】 上記の結合手段と上記の加算手段にディ
ジタル対アナログ変換器が前置されている請求項1に記
載の非統合遅延回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP92201894 | 1992-06-26 | ||
NL92201894:0 | 1992-06-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697776A true JPH0697776A (ja) | 1994-04-08 |
JP3335219B2 JP3335219B2 (ja) | 2002-10-15 |
Family
ID=8210719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15350193A Expired - Fee Related JP3335219B2 (ja) | 1992-06-26 | 1993-06-24 | 非整数遅延回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5349548A (ja) |
EP (1) | EP0576081B1 (ja) |
JP (1) | JP3335219B2 (ja) |
DE (2) | DE69314387T2 (ja) |
TW (1) | TW221083B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807886B1 (ko) * | 2001-09-24 | 2008-02-27 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중화 시스템의 수신 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553013A (en) * | 1994-09-30 | 1996-09-03 | Ford Motor Company | Delay generation filter |
DE69606947T2 (de) * | 1995-05-10 | 2000-10-05 | Koninklijke Philips Electronics N.V., Eindhoven | Nichtlineare bildformatanpassung |
EP0920766B1 (en) * | 1997-05-23 | 2005-02-23 | Koninklijke Philips Electronics N.V. | Receiver with controllable amplifier means |
EP0962095B1 (en) | 1997-12-22 | 2002-03-27 | Koninklijke Philips Electronics N.V. | Output timebase corrector |
JP2000261291A (ja) * | 1999-03-11 | 2000-09-22 | Mitsubishi Electric Corp | リサンプラ方法およびリサンプラ回路 |
JP2002543651A (ja) | 1999-04-22 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サンプルレート変換器 |
US7080108B1 (en) * | 1999-11-02 | 2006-07-18 | Intel Corporation | Discrete filter having a tap selection circuit |
FR2822322A1 (fr) * | 2001-03-13 | 2002-09-20 | Koninkl Philips Electronics Nv | Modulateur numerique |
US20120082457A1 (en) * | 2010-09-30 | 2012-04-05 | Nec Laboratories America, Inc. | K-Means Clustered Polyphase Filtering for Sample Rate Conversion in Coherent Polarization Multiplexing Fiber Optic Systems |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3813529A (en) * | 1972-10-25 | 1974-05-28 | Singer Co | Digital high order interpolator |
US4074308A (en) * | 1976-10-28 | 1978-02-14 | Rca Corporation | Delay line network for processing a composite electrical signal |
DE3484314D1 (de) * | 1984-11-16 | 1991-04-25 | Itt Ind Gmbh Deutsche | Interpolator fuer digitalsignale. |
US4694414A (en) * | 1984-12-19 | 1987-09-15 | Rca Corporation | Digital delay interpolation filter with amplitude and phase compensation |
US5258939A (en) * | 1991-10-10 | 1993-11-02 | Harris Corporation | Fold and decimate filter architecture |
US5257026A (en) * | 1992-04-17 | 1993-10-26 | Crystal Semiconductor, Inc. | Method and apparatus for calibrating a multi-bit delta-sigma modular |
-
1993
- 1993-03-20 TW TW082102075A patent/TW221083B/zh active
- 1993-05-13 US US08/061,358 patent/US5349548A/en not_active Expired - Fee Related
- 1993-06-18 DE DE69314387T patent/DE69314387T2/de not_active Expired - Fee Related
- 1993-06-18 DE DE0576081T patent/DE576081T1/de active Pending
- 1993-06-18 EP EP93201753A patent/EP0576081B1/en not_active Expired - Lifetime
- 1993-06-24 JP JP15350193A patent/JP3335219B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807886B1 (ko) * | 2001-09-24 | 2008-02-27 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중화 시스템의 수신 장치 |
Also Published As
Publication number | Publication date |
---|---|
EP0576081B1 (en) | 1997-10-08 |
JP3335219B2 (ja) | 2002-10-15 |
EP0576081A1 (en) | 1993-12-29 |
DE576081T1 (de) | 1996-10-24 |
TW221083B (ja) | 1994-02-11 |
DE69314387T2 (de) | 1998-04-16 |
US5349548A (en) | 1994-09-20 |
DE69314387D1 (de) | 1997-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5798724A (en) | Interpolating digital to analog converter architecture for improved spurious signal suppression | |
CA2067635A1 (en) | Analogue-to-digital converters, digital-to-analogue converters, and digital modulators | |
JPH1075272A (ja) | ディジタル通信信号のアナログへの直接アップコンバージョン・システム | |
JPH0697776A (ja) | 非統合遅延回路 | |
JPH0681012B2 (ja) | デジタル遅延装置 | |
JP2005124155A (ja) | 有理数因子によってデジタル信号のデシメーションを可能にするフィルタ | |
US5786779A (en) | Digital-to-analog converter which uses a sigma-delta modulation | |
JPS62190973A (ja) | ノイズリダクシヨン回路 | |
US5724038A (en) | Noise cancelling circuit and arrangement | |
US20090079598A1 (en) | Sample rate converter | |
US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
JPS5951779B2 (ja) | デイジタル・アナログ変換方式 | |
US4566028A (en) | Digital signal processing apparatus for processing dithered digital signals | |
US5625581A (en) | Non-integral delay circuit | |
US5602762A (en) | Digital sample rate conversion | |
JPS6326119A (ja) | サンプリング周波数変換回路 | |
JP3983364B2 (ja) | ディジタル変調装置 | |
JPH11330909A (ja) | ディジタル・フィルタ | |
EP0620642B1 (en) | Inverting delay circuit | |
JPH10261939A (ja) | 補間用デジタルフィルタ装置 | |
US20080240317A1 (en) | Digital filter | |
JPH06120776A (ja) | 標本化周波数変換装置 | |
JPH0738566B2 (ja) | デイジタルフイルタ | |
JPS63254812A (ja) | オ−バサンプル形a/d変換器用ロ−ルオフフイルタ | |
JPH01103084A (ja) | エンファシス・ディエンファシス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |