JPH0697776A - 非統合遅延回路 - Google Patents
非統合遅延回路Info
- Publication number
- JPH0697776A JPH0697776A JP5153501A JP15350193A JPH0697776A JP H0697776 A JPH0697776 A JP H0697776A JP 5153501 A JP5153501 A JP 5153501A JP 15350193 A JP15350193 A JP 15350193A JP H0697776 A JPH0697776 A JP H0697776A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- delay circuit
- digital signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0009—Time-delay networks
- H03H17/0018—Realizing a fractional delay
- H03H17/0027—Realizing a fractional delay by means of a non-recursive filter
Landscapes
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 その周波数特性が、選択された遅延の大きさ
に余り依存しない非統合遅延回路を与えることを目的と
する。 【構成】 ディジタル信号のサンプリング期間の選択可
能な小部分δだけディジタル信号を遅延する非統合遅延
回路は、ディジタル信号に対して第１位相特性を有する
第１微分信号Ｆ１を得る第１微分器Ｓ3 、ディジタル信
号に対して第２位相特性を有する第２微分信号Ｆ２を得
る第２微分器Ｄであって、第１および第２位相特性が互
いに異なるもの、位相調整された補正信号を得る選択可
能な小部分δに依存して第１微分信号Ｆ１と第２微分信
号Ｆ２を結合するミキサＭＩＸ、およびディジタル信号
のサンプリング期間の選択可能な小部分δだけ遅延され
たディジタル信号を得るために、選択可能な小部分δと
位相調整された補正信号の積Ｍ3 をディジタル信号に加
算する加算器Ａ9 を具えている。
に余り依存しない非統合遅延回路を与えることを目的と
する。 【構成】 ディジタル信号のサンプリング期間の選択可
能な小部分δだけディジタル信号を遅延する非統合遅延
回路は、ディジタル信号に対して第１位相特性を有する
第１微分信号Ｆ１を得る第１微分器Ｓ3 、ディジタル信
号に対して第２位相特性を有する第２微分信号Ｆ２を得
る第２微分器Ｄであって、第１および第２位相特性が互
いに異なるもの、位相調整された補正信号を得る選択可
能な小部分δに依存して第１微分信号Ｆ１と第２微分信
号Ｆ２を結合するミキサＭＩＸ、およびディジタル信号
のサンプリング期間の選択可能な小部分δだけ遅延され
たディジタル信号を得るために、選択可能な小部分δと
位相調整された補正信号の積Ｍ3 をディジタル信号に加
算する加算器Ａ9 を具えている。
Description
【０００１】
【技術分野】本発明はディジタル信号のサンプリング期
間の選択可能な小部分（selectablefraction ）だけデ
ィジタル信号を遅延する非統合遅延回路（non-integral
delay circuit）に関連する。
間の選択可能な小部分（selectablefraction ）だけデ
ィジタル信号を遅延する非統合遅延回路（non-integral
delay circuit）に関連する。
【０００２】
【背景技術】そのような遅延回路は欧州特許第ＥＰ−Ｂ
−0,181,953 号に開示されている。その特許の第３図で
は、２つの原始サンプルの間の中間のサンプルが平均器
（averager) により得られている。この平均器はその周
波数特性を改善するためのピーキング回路を具えてい
る。引き続いて、１つの原始サンプルの間の選択可能な
位置におけるサンプルと２つの原始サンプル間の中間で
得られたサンプルは、所望の遅延に依存するファクタだ
け中間のサンプルと１つの原始サンプルとの間の差を乗
算し、かつ１つの原始サンプルの結果を加算することに
より得られる。
−0,181,953 号に開示されている。その特許の第３図で
は、２つの原始サンプルの間の中間のサンプルが平均器
（averager) により得られている。この平均器はその周
波数特性を改善するためのピーキング回路を具えてい
る。引き続いて、１つの原始サンプルの間の選択可能な
位置におけるサンプルと２つの原始サンプル間の中間で
得られたサンプルは、所望の遅延に依存するファクタだ
け中間のサンプルと１つの原始サンプルとの間の差を乗
算し、かつ１つの原始サンプルの結果を加算することに
より得られる。
【０００３】この遅延回路の周波数特性は遅延回路の出
力信号の歪みを生起する選択された遅延の大きさに非常
に依存しているように見える。さらに、欧州特許第ＥＰ
−Ｂ−0,181,953 号はピキングファクタを選択すべきや
り方を示していない。
力信号の歪みを生起する選択された遅延の大きさに非常
に依存しているように見える。さらに、欧州特許第ＥＰ
−Ｂ−0,181,953 号はピキングファクタを選択すべきや
り方を示していない。
【０００４】米国特許第ＵＳ−Ａ−4,694,414 号は振幅
と位相の補償を与える遅延補間フィルタ開示し、そこで
は２点線形補間フィルタ（two-point linear interpola
tionfilter ）が入力信号に遅延を与える。この遅延は
遅延制御信号の値に比例している。振幅と位相の双方で
エラーを最小にしようとする試みで、補正項が遅延信号
に付加される。補正信号は別のフィルタと、縦続接続さ
れた乗算器に入力信号を印加することにより与えられ
る。別のフィルタは、零周波数で零応答を有し、かつ入
力信号のサンプリング期間Ｔs の奇数倍に等しい遅延を
有する線形位相フィルタである。Ｔs ／２の奇数倍に対
応する遅延で最大振幅補償を与え、かつＴs の整数倍に
等しい遅延で零振幅補償を与えるために、遅延制御信号
の非線形関数として補償信号の振幅を変化するように乗
算器が制御されている。
と位相の補償を与える遅延補間フィルタ開示し、そこで
は２点線形補間フィルタ（two-point linear interpola
tionfilter ）が入力信号に遅延を与える。この遅延は
遅延制御信号の値に比例している。振幅と位相の双方で
エラーを最小にしようとする試みで、補正項が遅延信号
に付加される。補正信号は別のフィルタと、縦続接続さ
れた乗算器に入力信号を印加することにより与えられ
る。別のフィルタは、零周波数で零応答を有し、かつ入
力信号のサンプリング期間Ｔs の奇数倍に等しい遅延を
有する線形位相フィルタである。Ｔs ／２の奇数倍に対
応する遅延で最大振幅補償を与え、かつＴs の整数倍に
等しい遅延で零振幅補償を与えるために、遅延制御信号
の非線形関数として補償信号の振幅を変化するように乗
算器が制御されている。
【０００５】上述の米国特許の第９図は、信号が14.4Ｍ
Hzクロック周波数でサンプルされる場合に５ＭHzでの振
幅エラーが−３ｄＢであることを示し、それはダイナミ
ックに変化する遅延によりビデオ応用に使用される場合
に、所望なら、元来13.5ＭHzサンプリング周波数でサン
プルされる信号が他のサンプリング周波数に補間される
場合に非常に大きい。振幅エラーを低減しようと試みら
れる場合、位相の対応する修正は複雑である。さらに、
補償信号の振幅を変化するために使用された非線形関数
は予測困難な結果を生じる。
Hzクロック周波数でサンプルされる場合に５ＭHzでの振
幅エラーが−３ｄＢであることを示し、それはダイナミ
ックに変化する遅延によりビデオ応用に使用される場合
に、所望なら、元来13.5ＭHzサンプリング周波数でサン
プルされる信号が他のサンプリング周波数に補間される
場合に非常に大きい。振幅エラーを低減しようと試みら
れる場合、位相の対応する修正は複雑である。さらに、
補償信号の振幅を変化するために使用された非線形関数
は予測困難な結果を生じる。
【０００６】
【発明の開示】特に本発明の目的はその周波数特性が、
選択された遅延の大きさに余り依存しない非統合遅延回
路を与えることである。
選択された遅延の大きさに余り依存しない非統合遅延回
路を与えることである。
【０００７】この目的で、本発明は主クレームで規定さ
れたような遅延回路を与える。有利な実施例はサブクレ
ームで規定されている。
れたような遅延回路を与える。有利な実施例はサブクレ
ームで規定されている。
【０００８】本発明は、遅延のいくつかの値に対して、
ユニットインパルス入力信号と、非常に多くの数のタッ
プを有する補間フィルタを具える理想的ではあるが非常
に高価な遅延回路の対応出力信号との間の差の観察に基
づいている。これらの観察は以下の結論を導く。すなわ
ち− この差の振幅伝達特性は周波数のほぼ線形な関数
であるように見え、− 差の量は遅延の量にほぼ線形に
変化するように見え、かつ− 差の位相特性の傾斜は遅
延の量にほぼ線形に変化するように見える。
ユニットインパルス入力信号と、非常に多くの数のタッ
プを有する補間フィルタを具える理想的ではあるが非常
に高価な遅延回路の対応出力信号との間の差の観察に基
づいている。これらの観察は以下の結論を導く。すなわ
ち− この差の振幅伝達特性は周波数のほぼ線形な関数
であるように見え、− 差の量は遅延の量にほぼ線形に
変化するように見え、かつ− 差の位相特性の傾斜は遅
延の量にほぼ線形に変化するように見える。
【０００９】従って、サンプリング周期の小部分だけ遅
延されたサンプルを得るために、補正項は最も近い入力
サンプルに付加されなければならない。最も近い入力サ
ンプルは非統合遅延回路の出力サンプルに最も近い入力
サンプルである。補正項は式δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］
により規定されることが好ましく、ここでδは所要の遅
延、ｄ1 はδとともに線形に増大するファクタ、ｄ2 は
δとともに減少するファクタである。例えば、ｄ1 はδ
に等しく、かつｄ2 は１−δに等しい。Ｆ1 とＦ2 は異
なる位相特性を有するフィルタによって得られた微分サ
ンプル（differentiated samples）である。補正項の位
相はファクタ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］により決定され、
それにより補正項の位相特性はＦ1 の位相特性とＦ2 の
位相特性との間の遅延δの量とともにほぼ線形に変化す
ることが保証される。Ｆ1 とＦ2が関連周波数帯域で対
応振幅特性を有する場合、ファクタ［ｄ1 Ｆ1 ＋ｄ2 Ｆ
2］の振幅はｄ1 とｄ2 に実質的に無関係であり、従っ
て全補正項δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］はδによって単に
決定され、かつさらに正確に制御可能である。さらに特
定すると、全補正項δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］の振幅は
δとともに線形に増大する。
延されたサンプルを得るために、補正項は最も近い入力
サンプルに付加されなければならない。最も近い入力サ
ンプルは非統合遅延回路の出力サンプルに最も近い入力
サンプルである。補正項は式δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］
により規定されることが好ましく、ここでδは所要の遅
延、ｄ1 はδとともに線形に増大するファクタ、ｄ2 は
δとともに減少するファクタである。例えば、ｄ1 はδ
に等しく、かつｄ2 は１−δに等しい。Ｆ1 とＦ2 は異
なる位相特性を有するフィルタによって得られた微分サ
ンプル（differentiated samples）である。補正項の位
相はファクタ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］により決定され、
それにより補正項の位相特性はＦ1 の位相特性とＦ2 の
位相特性との間の遅延δの量とともにほぼ線形に変化す
ることが保証される。Ｆ1 とＦ2が関連周波数帯域で対
応振幅特性を有する場合、ファクタ［ｄ1 Ｆ1 ＋ｄ2 Ｆ
2］の振幅はｄ1 とｄ2 に実質的に無関係であり、従っ
て全補正項δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］はδによって単に
決定され、かつさらに正確に制御可能である。さらに特
定すると、全補正項δ［ｄ1 Ｆ1 ＋ｄ2 Ｆ2 ］の振幅は
δとともに線形に増大する。
【００１０】これらの結論は、少数のタップしか必要と
しないが、しかし約100 個のタップを有する非常に高価
な補間フィルタの性能に比較できる性能を有する非常に
簡単な遅延回路の創成を可能にする。
しないが、しかし約100 個のタップを有する非常に高価
な補間フィルタの性能に比較できる性能を有する非常に
簡単な遅延回路の創成を可能にする。
【００１１】本発明の第１の態様によると、Ｆ1 は最も
近い入力サンプルと、２つの最も近いサンプル間の中間
の補間サンプルとの間の差であり、一方、Ｆ2 は奇数の
係数を有する反対称フィルタにより得られた微分サンプ
ルである。ここで反対称フィルタは反対称インパルス応
答をを有するフィルタであると規定されている。２つの
最も近いサンプルは非統合遅延回路の出力サンプルの反
対側の入力サンプルである。Ｆ1 の位相特性は周波数ｆ
＝０で位相シフトｐs ＝π／２として出発し、かつｆ＝
ｆs ／２でｐs ＝３π／４で終わるラインに沿って近似
的に線形に増大し、ここでｆs はサンプリング周波数で
ある。Ｆ2 の位相特性は一定位相シフトｐs ＝π／２を
示している。
近い入力サンプルと、２つの最も近いサンプル間の中間
の補間サンプルとの間の差であり、一方、Ｆ2 は奇数の
係数を有する反対称フィルタにより得られた微分サンプ
ルである。ここで反対称フィルタは反対称インパルス応
答をを有するフィルタであると規定されている。２つの
最も近いサンプルは非統合遅延回路の出力サンプルの反
対側の入力サンプルである。Ｆ1 の位相特性は周波数ｆ
＝０で位相シフトｐs ＝π／２として出発し、かつｆ＝
ｆs ／２でｐs ＝３π／４で終わるラインに沿って近似
的に線形に増大し、ここでｆs はサンプリング周波数で
ある。Ｆ2 の位相特性は一定位相シフトｐs ＝π／２を
示している。
【００１２】本発明の第２の、かつ好ましい態様による
と、Ｆ1 は最も近い入力サンプルと、２つの最も近いサ
ンプル間の中間の補間サンプルとの間の差であり、一
方、Ｆ2 は偶数の係数を有する反対称フィルタにより得
られた微分サンプルである。再び、Ｆ1 の位相特性は周
波数ｆ＝０で位相シフトｐs ＝π／２として出発し、か
つｆ＝ｆs ／２でｐs ＝３π／４で終わるラインに沿っ
て近似的に線形に増大する。Ｆ2 の位相特性もまた周波
数ｆ＝０で位相シフトｐs ＝π／２として出発するが、
しかしｆ＝ｆs ／２でｐs ＝０に近似的に線形に減少す
る。第１および第２の態様は13.5ＭHzでサンプルされた
ビデオ信号に非常に良好な周波数応答を示し、その周波
数応答はサンプリング周波数の半分の約３／４まで平坦
であるように見える。
と、Ｆ1 は最も近い入力サンプルと、２つの最も近いサ
ンプル間の中間の補間サンプルとの間の差であり、一
方、Ｆ2 は偶数の係数を有する反対称フィルタにより得
られた微分サンプルである。再び、Ｆ1 の位相特性は周
波数ｆ＝０で位相シフトｐs ＝π／２として出発し、か
つｆ＝ｆs ／２でｐs ＝３π／４で終わるラインに沿っ
て近似的に線形に増大する。Ｆ2 の位相特性もまた周波
数ｆ＝０で位相シフトｐs ＝π／２として出発するが、
しかしｆ＝ｆs ／２でｐs ＝０に近似的に線形に減少す
る。第１および第２の態様は13.5ＭHzでサンプルされた
ビデオ信号に非常に良好な周波数応答を示し、その周波
数応答はサンプリング周波数の半分の約３／４まで平坦
であるように見える。
【００１３】半分のサンプリング周波数の約１／２まで
の小さい帯域幅を意図した、本発明の非常に簡単な第３
の態様によると、Ｆ1 は２つの最も近いサンプルの間の
差であり、一方、Ｆ2 は奇数の係数を有する反対称フィ
ルタにより得られた最も近い微分サンプルである。Ｆ1
の位相特性は周波数ｆ＝０でｐs ＝π／２として出発
し、かつｆ＝ｆs ／２でｐs ＝０に近似的に線形に減少
する。第１の態様のように、Ｆ2 の位相特性は一定位相
シフトｐs ＝π／２を示している。
の小さい帯域幅を意図した、本発明の非常に簡単な第３
の態様によると、Ｆ1 は２つの最も近いサンプルの間の
差であり、一方、Ｆ2 は奇数の係数を有する反対称フィ
ルタにより得られた最も近い微分サンプルである。Ｆ1
の位相特性は周波数ｆ＝０でｐs ＝π／２として出発
し、かつｆ＝ｆs ／２でｐs ＝０に近似的に線形に減少
する。第１の態様のように、Ｆ2 の位相特性は一定位相
シフトｐs ＝π／２を示している。
【００１４】本発明の第４の態様によると、Ｆ1 は偶数
の係数を有する反対称フィルタにより得られた微分サン
プルであり、一方、Ｆ2 はＦ1 の遅延されたものであ
る。この第４の態様において、ｄ1 は１＋δに等しく、
かつｄ2 は１−δに等しい。Ｆ1 の位相特性は周波数ｆ
＝０でｐs ＝π／２として出発し、かつｆ＝ｆs ／２で
ｐs ＝０に近似的に線形に減少する。Ｆ2 の位相特性は
周波数ｆ＝０でｐs ＝π／２として出発し、かつｆ＝ｆ
s ／２でｐs ＝０に近似的に線形に減少する。
の係数を有する反対称フィルタにより得られた微分サン
プルであり、一方、Ｆ2 はＦ1 の遅延されたものであ
る。この第４の態様において、ｄ1 は１＋δに等しく、
かつｄ2 は１−δに等しい。Ｆ1 の位相特性は周波数ｆ
＝０でｐs ＝π／２として出発し、かつｆ＝ｆs ／２で
ｐs ＝０に近似的に線形に減少する。Ｆ2 の位相特性は
周波数ｆ＝０でｐs ＝π／２として出発し、かつｆ＝ｆ
s ／２でｐs ＝０に近似的に線形に減少する。
【００１５】本発明の態様は今後説明される実施例を参
照して明らかであり、かつそれにより解明されよう。
照して明らかであり、かつそれにより解明されよう。
【００１６】
【実施例】図１に示された遅延回路において、入力信号
は低域通過フィルタＬに印加され、低域通過フィルタＬ
は縦続された９個の（10個のタップを備える）遅延セク
ションの遅延ラインＺ-1を具えている。５個の加算器Ａ
5 からＡ1 はそれぞれこの遅延ラインの２つのタップを
加算する。これらの加算器Ａ5 からＡ1 は各係数Ｃ L 5
からＣL 1 で乗算され、その後で有限インパルス応答フ
ィルタ信号を与えるよう最終加算器Ａ6 で合算される。
毎回２つのタップが加算器Ａ5 からＡ1 により結合され
るから、低域通過フィルタはサンプル周期の半分の遅延
となる偶数の係数を有している。６番目の遅延セクショ
ンの出力はフィルタされない信号Ｓnを供給する。
は低域通過フィルタＬに印加され、低域通過フィルタＬ
は縦続された９個の（10個のタップを備える）遅延セク
ションの遅延ラインＺ-1を具えている。５個の加算器Ａ
5 からＡ1 はそれぞれこの遅延ラインの２つのタップを
加算する。これらの加算器Ａ5 からＡ1 は各係数Ｃ L 5
からＣL 1 で乗算され、その後で有限インパルス応答フ
ィルタ信号を与えるよう最終加算器Ａ6 で合算される。
毎回２つのタップが加算器Ａ5 からＡ1 により結合され
るから、低域通過フィルタはサンプル周期の半分の遅延
となる偶数の係数を有している。６番目の遅延セクショ
ンの出力はフィルタされない信号Ｓnを供給する。
【００１７】低域通過フィルタＬにより供給された有限
インパルス応答フィルタ信号は３個の（４個のタップを
備える）縦続遅延セクションの遅延ラインＺ-1を具える
微分器Ｄに印加される。２個の減算器Ｓ2 ，Ｓ1 はそれ
ぞれこの遅延ラインの２個のタップを互いから減算す
る。これらの減算器Ｓ2 ，Ｓ1 の出力は各係数ＣD 2 と
ＣD 1 により乗算され、その後で、フィルタされない信
号Ｓn の５個の導関数に対応する微分信号を与えるため
に最終加算器Ａ7 で合算される。微分信号は遅延δの符
号で乗算され、乗算された微分信号は今後Ｆ2 として参
照されよう。
インパルス応答フィルタ信号は３個の（４個のタップを
備える）縦続遅延セクションの遅延ラインＺ-1を具える
微分器Ｄに印加される。２個の減算器Ｓ2 ，Ｓ1 はそれ
ぞれこの遅延ラインの２個のタップを互いから減算す
る。これらの減算器Ｓ2 ，Ｓ1 の出力は各係数ＣD 2 と
ＣD 1 により乗算され、その後で、フィルタされない信
号Ｓn の５個の導関数に対応する微分信号を与えるため
に最終加算器Ａ7 で合算される。微分信号は遅延δの符
号で乗算され、乗算された微分信号は今後Ｆ2 として参
照されよう。
【００１８】微分器Ｄの遅延ラインの第２および第３タ
ップは遅延δの符号により制御されるスイッチＳｗのス
イッチング接点に接続されている。スイッチＳｗの共通
接点は減算器Ｓ3 の非反転入力に接続され、その反転入
力はフィルタされない信号Ｓn を受信する。減算器Ｓ3
の出力信号は今後Ｆ1 として参照されよう。このよう
に、Ｆ1 はフィルタされない信号Ｓn と、１もしくは２
クロック期間だけ遅延された有限インパルス応答フィル
タ信号との間の差である。Ｆ1 を創成するために半分の
サンプリング期間の遅延を有するフィルタされた信号の
使用は、Ｆ1 が図３を参照して今後説明される態様で２
個の連続入力サンプルを減算することでさらに簡単に得
られる場合よりも、ディジタル信号のサンプリング期間
の選択可能な小部分だけ遅延された信号の創成のさらに
正確に規定された開始点を与える。
ップは遅延δの符号により制御されるスイッチＳｗのス
イッチング接点に接続されている。スイッチＳｗの共通
接点は減算器Ｓ3 の非反転入力に接続され、その反転入
力はフィルタされない信号Ｓn を受信する。減算器Ｓ3
の出力信号は今後Ｆ1 として参照されよう。このよう
に、Ｆ1 はフィルタされない信号Ｓn と、１もしくは２
クロック期間だけ遅延された有限インパルス応答フィル
タ信号との間の差である。Ｆ1 を創成するために半分の
サンプリング期間の遅延を有するフィルタされた信号の
使用は、Ｆ1 が図３を参照して今後説明される態様で２
個の連続入力サンプルを減算することでさらに簡単に得
られる場合よりも、ディジタル信号のサンプリング期間
の選択可能な小部分だけ遅延された信号の創成のさらに
正確に規定された開始点を与える。
【００１９】最後に、信号Ｆ1 とＦ2 は乗算器Ｍ1 とＭ
2 および加算器Ａ8 により比率δ′：（１−δ′）で結
合され、δ′は遅延δの大きさである。図１の実施例に
おいて、δ＝０は遅延のないことを示し、かつδ＝１は
低域通過フィルタＬの出力サンプルが取られ、その出力
信号が２個の入力サンプルの間の中間であることを示し
ている。加算器Ａ8 の出力信号は乗算器Ｍ3 でδ′だけ
乗算され、その後で遅延出力信号Ｓo を形成するように
フィルタされない信号Ｓn に補正信号として加算され
る。所望なら、遅延回路の最終セクションはアナログで
あってもよく、その場合にディジタル対アナログ変換器
（ＤＡＣ）は加算器Ａ9 と乗算器Ｍ1 およびＭ2 の前で
信号Ｓn ，Ｆ1 およびＦ2 を変換する。示された位置に
ＤＡＣを挿入することは、再構成フィルタ（reconstruc
tion filter ）と（sin ｘ）／ｘ補正フィルタの無いサ
ンプル・ホールド回路が十分であるという利点を有し、
一方、最終加算器Ａ9 の出力におけるＤＡＣは再構成フ
ィルタと（sin ｘ）／ｘ補正フィルタの双方を必要と
し、それらはＣＭＯＳ技術で設計が困難なものである。
ホールド回路は追加要素を必要とすることなく全サンプ
リング期間の間にＳn ，Ｆ1 およびＦ2 の所要の値を供
給する。
2 および加算器Ａ8 により比率δ′：（１−δ′）で結
合され、δ′は遅延δの大きさである。図１の実施例に
おいて、δ＝０は遅延のないことを示し、かつδ＝１は
低域通過フィルタＬの出力サンプルが取られ、その出力
信号が２個の入力サンプルの間の中間であることを示し
ている。加算器Ａ8 の出力信号は乗算器Ｍ3 でδ′だけ
乗算され、その後で遅延出力信号Ｓo を形成するように
フィルタされない信号Ｓn に補正信号として加算され
る。所望なら、遅延回路の最終セクションはアナログで
あってもよく、その場合にディジタル対アナログ変換器
（ＤＡＣ）は加算器Ａ9 と乗算器Ｍ1 およびＭ2 の前で
信号Ｓn ，Ｆ1 およびＦ2 を変換する。示された位置に
ＤＡＣを挿入することは、再構成フィルタ（reconstruc
tion filter ）と（sin ｘ）／ｘ補正フィルタの無いサ
ンプル・ホールド回路が十分であるという利点を有し、
一方、最終加算器Ａ9 の出力におけるＤＡＣは再構成フ
ィルタと（sin ｘ）／ｘ補正フィルタの双方を必要と
し、それらはＣＭＯＳ技術で設計が困難なものである。
ホールド回路は追加要素を必要とすることなく全サンプ
リング期間の間にＳn ，Ｆ1 およびＦ2 の所要の値を供
給する。
【００２０】遅延回路の動作は式Ｓo ＝Ｓn ＋δ［δＦ
1 ＋（１−δ）Ｆ2 ］により記述できる。補正信号の振
幅は遅延δの線形関数である。補正信号の位相は比率
δ：（１−δ）で信号Ｆ1 とＦ2 の線形結合により得ら
れ、それは驚くほど良好な結果を生じるように見えた。
1 ＋（１−δ）Ｆ2 ］により記述できる。補正信号の振
幅は遅延δの線形関数である。補正信号の位相は比率
δ：（１−δ）で信号Ｆ1 とＦ2 の線形結合により得ら
れ、それは驚くほど良好な結果を生じるように見えた。
【００２１】例えば、Ｓo ＝Ｓn ＋δ［Ｆ2 ＋δ（Ｆ1
−Ｆ2 ）］（それは１個の乗算器を節約するが追加の減
算器を必要とする）のような上記の式でカッコが除去さ
れるかあるいは再配列される場合に代案の実施例が得ら
れることは明らかであろう。低域通過フィルタＬと偶数
の係数を有する引き続く簡単な微分器Ｄとの結合は、奇
数の係数と、所望の通過帯域内でＦ1 の振幅特性に多少
なりとも等しい振幅特性を有する反対称フィルタに等価
である。
−Ｆ2 ）］（それは１個の乗算器を節約するが追加の減
算器を必要とする）のような上記の式でカッコが除去さ
れるかあるいは再配列される場合に代案の実施例が得ら
れることは明らかであろう。低域通過フィルタＬと偶数
の係数を有する引き続く簡単な微分器Ｄとの結合は、奇
数の係数と、所望の通過帯域内でＦ1 の振幅特性に多少
なりとも等しい振幅特性を有する反対称フィルタに等価
である。
【００２２】本発明のこの実施例において、低域通過フ
ィルタ係数ＣL 1 からＣL 5 まではそれぞれ80/128, -2
3/128, 10/128, -4/128 および1/128 である。微分係数
ＣD1 とＣD 2 はそれぞれ21/32 および-2/32 である。
ィルタ係数ＣL 1 からＣL 5 まではそれぞれ80/128, -2
3/128, 10/128, -4/128 および1/128 である。微分係数
ＣD1 とＣD 2 はそれぞれ21/32 および-2/32 である。
【００２３】図２は本発明の第２の態様による遅延回路
の一実施例を示し、そこでは図１に対応する要素は対応
する参照記号を与えられている。図１と図２の差が議論
されよう。図２において、低域通過フィルタＬの出力は
減算器Ｓ3 の反転入力と、図１のフィルタされない入力
を受信する加算器Ａ9 に接続されている。減算器Ｓ3の
非反転入力はスイッチＳｗの出力に接続されている。も
し遅延δが正の符号を有するなら、スイッチＳｗは低域
通過フィルタＬの第５遅延セクションの入力信号を伝
え、一方、スイッチＳｗはもし遅延δが負の符号を有す
るなら、低域通過フィルタＬの第５遅延セクションの出
力信号を伝える。減算器Ｓ1 の入力は低域通過フィルタ
Ｌの加算器Ａ1 の入力に接続されている。減算器Ｓ2 の
入力は低域通過フィルタＬの加算器Ａ2 の入力に接続さ
れている。このように、微分器Ｄはそれ自身の遅延セク
ションよりむしろ低域通過フィルタＬの遅延セクション
を使用し、それにより３個の遅延セクションを節約す
る。さらに、この遅延回路がルミナンスパスで使用され
る場合に、クロミナンスパスの対応遅延もまた節約され
る。図２の実施例の別の利点は、微分器Ｄの性能がもは
や低域通過フィルタＬの性能により影響されず、従っ
て、それらは互いに独立に最適化できるということであ
る。図２の実施例において、δ＝０は低域通過フィルタ
Ｌの出力サンプルが取られ、その出力サンプルが２つの
入力サンプルの中間であることを示し、一方、δ＝１は
遅延を示さない。
の一実施例を示し、そこでは図１に対応する要素は対応
する参照記号を与えられている。図１と図２の差が議論
されよう。図２において、低域通過フィルタＬの出力は
減算器Ｓ3 の反転入力と、図１のフィルタされない入力
を受信する加算器Ａ9 に接続されている。減算器Ｓ3の
非反転入力はスイッチＳｗの出力に接続されている。も
し遅延δが正の符号を有するなら、スイッチＳｗは低域
通過フィルタＬの第５遅延セクションの入力信号を伝
え、一方、スイッチＳｗはもし遅延δが負の符号を有す
るなら、低域通過フィルタＬの第５遅延セクションの出
力信号を伝える。減算器Ｓ1 の入力は低域通過フィルタ
Ｌの加算器Ａ1 の入力に接続されている。減算器Ｓ2 の
入力は低域通過フィルタＬの加算器Ａ2 の入力に接続さ
れている。このように、微分器Ｄはそれ自身の遅延セク
ションよりむしろ低域通過フィルタＬの遅延セクション
を使用し、それにより３個の遅延セクションを節約す
る。さらに、この遅延回路がルミナンスパスで使用され
る場合に、クロミナンスパスの対応遅延もまた節約され
る。図２の実施例の別の利点は、微分器Ｄの性能がもは
や低域通過フィルタＬの性能により影響されず、従っ
て、それらは互いに独立に最適化できるということであ
る。図２の実施例において、δ＝０は低域通過フィルタ
Ｌの出力サンプルが取られ、その出力サンプルが２つの
入力サンプルの中間であることを示し、一方、δ＝１は
遅延を示さない。
【００２４】図３は低域通過フィルタＬを有さず、かつ
半分のサンプリング周波数の約１／２までの小さい帯域
幅が意図される本発明の第３の簡単な実施例を示してい
る。再び、図１に対応する要素には対応する参照記号が
与えられている。図１と図３の間の差のみが議論されよ
う。入力信号は４個の縦続セクションを有する遅延ライ
ンＺ-1に印加される。減算器Ｓ2 の入力は遅延ラインの
入力と出力に接続される。減算器Ｓ1 の入力は最後の遅
延セクションの入力と、最初の遅延セクションの出力と
に接続される。微分器係数ＣD 1 とＣD 2 はそれぞれ＋
１と−１／４である。スイッチＳｗのスイッチング接点
は減算器Ｓ1 の入力に接続される。減算器Ｓ3 の反転入
力と加算器Ａ9 の１つの入力は第２遅延セクションの出
力に接続される。加算器Ａ7 の出力は所望の遅延δの符
号により、かつその出力信号Ｆ2がミキサＭＩＸに印加
される乗算器でファクタ７／８により乗算される。ミキ
サＭＩＸは乗算器Ｍ1 とＭ2 および加算器Ａ8 を含んで
いる。ミキサＭＩＸの他の入力は減算器Ｓ3 から信号Ｆ
1 を受信する。図３の実施例において、δ＝０とδ＝１
の双方は、入力サンプルが取られていることを示し、δ
＝0.5 は出力信号が２つの入力サンプルの間の中間であ
ることを示している。
半分のサンプリング周波数の約１／２までの小さい帯域
幅が意図される本発明の第３の簡単な実施例を示してい
る。再び、図１に対応する要素には対応する参照記号が
与えられている。図１と図３の間の差のみが議論されよ
う。入力信号は４個の縦続セクションを有する遅延ライ
ンＺ-1に印加される。減算器Ｓ2 の入力は遅延ラインの
入力と出力に接続される。減算器Ｓ1 の入力は最後の遅
延セクションの入力と、最初の遅延セクションの出力と
に接続される。微分器係数ＣD 1 とＣD 2 はそれぞれ＋
１と−１／４である。スイッチＳｗのスイッチング接点
は減算器Ｓ1 の入力に接続される。減算器Ｓ3 の反転入
力と加算器Ａ9 の１つの入力は第２遅延セクションの出
力に接続される。加算器Ａ7 の出力は所望の遅延δの符
号により、かつその出力信号Ｆ2がミキサＭＩＸに印加
される乗算器でファクタ７／８により乗算される。ミキ
サＭＩＸは乗算器Ｍ1 とＭ2 および加算器Ａ8 を含んで
いる。ミキサＭＩＸの他の入力は減算器Ｓ3 から信号Ｆ
1 を受信する。図３の実施例において、δ＝０とδ＝１
の双方は、入力サンプルが取られていることを示し、δ
＝0.5 は出力信号が２つの入力サンプルの間の中間であ
ることを示している。
【００２５】上述の実施例は発明を限定するものではな
いことを例示し、かつ当業者は発明の範囲を逸脱するこ
となく代案の多くの実施例を設計することが可能であろ
う。
いことを例示し、かつ当業者は発明の範囲を逸脱するこ
となく代案の多くの実施例を設計することが可能であろ
う。
【図１】図１は本発明の第１の態様による遅延回路の一
実施例を示している。
実施例を示している。
【図２】図２は本発明の第２の態様による遅延回路の一
実施例を示している。
実施例を示している。
【図３】図３は本発明の第３の態様による遅延回路の一
実施例を示している。
実施例を示している。
Claims (6)
- 【請求項１】 ディジタル信号のサンプリング期間の選
択可能な小部分（δ）だけディジタル信号を遅延する非
統合遅延回路において、 上記のディジタル信号に対して第１位相特性を有する第
１微分信号（Ｆ１）を得るために上記のディジタル信号
を微分する第１手段、 上記のディジタル信号に対して第２位相特性を有する第
２微分信号（Ｆ２）を得るために上記のディジタル信号
を微分する第２手段であって、上記の第１および第２位
相特性が互いに異なるもの、 位相調整された補正信号を得るために上記の選択可能な
小部分（δ）に依存する上記の第１微分信号（Ｆ１）と
第２微分信号（Ｆ２）を結合する手段、および上記のデ
ィジタル信号のサンプリング期間の上記の選択可能な小
部分（δ）だけ遅延された上記のディジタル信号を得る
ために、上記の選択可能な小部分（δ）と上記の位相調
整された補正信号の積を上記のディジタル信号に加算す
る手段、 を具える非統合遅延回路。 - 【請求項２】 上記の結合手段が、上記の選択可能な小
部分（δ）の線形増加関数で上記の第１微分信号（Ｆ
１）を乗算し、かつ上記の選択可能な小部分（δ）の線
形減少関数で上記の第２微分信号（Ｆ２）で乗算するミ
キサ回路を含む請求項１に記載の非統合遅延回路。 - 【請求項３】 上記の第１微分手段が上記のディジタル
信号の２つの連続するサンプルを毎回減算する減算器を
含み、かつ上記の第２微分手段が、反対称インパルス応
答を有するフィルタを含む請求項１に記載の非統合遅延
回路。 - 【請求項４】 上記の第１微分手段が、補間された信号
を与えるために上記のディジタル信号を受信するよう連
結されたフィルタと、上記の補間された信号と上記のデ
ィジタル信号を互いに減算する減算器を含む請求項１に
記載の非統合遅延回路。 - 【請求項５】 上記の第１および第２微分手段がほぼ一
致する振幅特性を有する請求項１に記載の非統合遅延回
路。 - 【請求項６】 上記の結合手段と上記の加算手段にディ
ジタル対アナログ変換器が前置されている請求項１に記
載の非統合遅延回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92201894 | 1992-06-26 | ||
| NL92201894:0 | 1992-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697776A true JPH0697776A (ja) | 1994-04-08 |
| JP3335219B2 JP3335219B2 (ja) | 2002-10-15 |
Family
ID=8210719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15350193A Expired - Fee Related JP3335219B2 (ja) | 1992-06-26 | 1993-06-24 | 非整数遅延回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5349548A (ja) |
| EP (1) | EP0576081B1 (ja) |
| JP (1) | JP3335219B2 (ja) |
| DE (2) | DE69314387T2 (ja) |
| TW (1) | TW221083B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807886B1 (ko) * | 2001-09-24 | 2008-02-27 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중화 시스템의 수신 장치 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553013A (en) * | 1994-09-30 | 1996-09-03 | Ford Motor Company | Delay generation filter |
| DE69606947T2 (de) * | 1995-05-10 | 2000-10-05 | Koninklijke Philips Electronics N.V., Eindhoven | Nichtlineare bildformatanpassung |
| EP0920766B1 (en) * | 1997-05-23 | 2005-02-23 | Koninklijke Philips Electronics N.V. | Receiver with controllable amplifier means |
| EP0962095B1 (en) | 1997-12-22 | 2002-03-27 | Koninklijke Philips Electronics N.V. | Output timebase corrector |
| JP2000261291A (ja) * | 1999-03-11 | 2000-09-22 | Mitsubishi Electric Corp | リサンプラ方法およびリサンプラ回路 |
| JP2002543651A (ja) | 1999-04-22 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サンプルレート変換器 |
| US7080108B1 (en) * | 1999-11-02 | 2006-07-18 | Intel Corporation | Discrete filter having a tap selection circuit |
| FR2822322A1 (fr) * | 2001-03-13 | 2002-09-20 | Koninkl Philips Electronics Nv | Modulateur numerique |
| US20120082457A1 (en) * | 2010-09-30 | 2012-04-05 | Nec Laboratories America, Inc. | K-Means Clustered Polyphase Filtering for Sample Rate Conversion in Coherent Polarization Multiplexing Fiber Optic Systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3813529A (en) * | 1972-10-25 | 1974-05-28 | Singer Co | Digital high order interpolator |
| US4074308A (en) * | 1976-10-28 | 1978-02-14 | Rca Corporation | Delay line network for processing a composite electrical signal |
| DE3484314D1 (de) * | 1984-11-16 | 1991-04-25 | Itt Ind Gmbh Deutsche | Interpolator fuer digitalsignale. |
| US4694414A (en) * | 1984-12-19 | 1987-09-15 | Rca Corporation | Digital delay interpolation filter with amplitude and phase compensation |
| US5258939A (en) * | 1991-10-10 | 1993-11-02 | Harris Corporation | Fold and decimate filter architecture |
| US5257026A (en) * | 1992-04-17 | 1993-10-26 | Crystal Semiconductor, Inc. | Method and apparatus for calibrating a multi-bit delta-sigma modular |
-
1993
- 1993-03-20 TW TW082102075A patent/TW221083B/zh active
- 1993-05-13 US US08/061,358 patent/US5349548A/en not_active Expired - Fee Related
- 1993-06-18 DE DE69314387T patent/DE69314387T2/de not_active Expired - Fee Related
- 1993-06-18 DE DE0576081T patent/DE576081T1/de active Pending
- 1993-06-18 EP EP93201753A patent/EP0576081B1/en not_active Expired - Lifetime
- 1993-06-24 JP JP15350193A patent/JP3335219B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807886B1 (ko) * | 2001-09-24 | 2008-02-27 | 에스케이 텔레콤주식회사 | 직교 주파수 분할 다중화 시스템의 수신 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0576081B1 (en) | 1997-10-08 |
| JP3335219B2 (ja) | 2002-10-15 |
| EP0576081A1 (en) | 1993-12-29 |
| DE576081T1 (de) | 1996-10-24 |
| TW221083B (ja) | 1994-02-11 |
| DE69314387T2 (de) | 1998-04-16 |
| US5349548A (en) | 1994-09-20 |
| DE69314387D1 (de) | 1997-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798724A (en) | Interpolating digital to analog converter architecture for improved spurious signal suppression | |
| CA2067635A1 (en) | Analogue-to-digital converters, digital-to-analogue converters, and digital modulators | |
| JPH1075272A (ja) | ディジタル通信信号のアナログへの直接アップコンバージョン・システム | |
| JPH0697776A (ja) | 非統合遅延回路 | |
| JPH0681012B2 (ja) | デジタル遅延装置 | |
| JP2005124155A (ja) | 有理数因子によってデジタル信号のデシメーションを可能にするフィルタ | |
| US5786779A (en) | Digital-to-analog converter which uses a sigma-delta modulation | |
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| US5724038A (en) | Noise cancelling circuit and arrangement | |
| US20090079598A1 (en) | Sample rate converter | |
| US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
| JPS5951779B2 (ja) | デイジタル・アナログ変換方式 | |
| US4566028A (en) | Digital signal processing apparatus for processing dithered digital signals | |
| US5625581A (en) | Non-integral delay circuit | |
| US5602762A (en) | Digital sample rate conversion | |
| JPS6326119A (ja) | サンプリング周波数変換回路 | |
| JP3983364B2 (ja) | ディジタル変調装置 | |
| JPH11330909A (ja) | ディジタル・フィルタ | |
| EP0620642B1 (en) | Inverting delay circuit | |
| JPH10261939A (ja) | 補間用デジタルフィルタ装置 | |
| US20080240317A1 (en) | Digital filter | |
| JPH06120776A (ja) | 標本化周波数変換装置 | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPS63254812A (ja) | オ−バサンプル形ａ／ｄ変換器用ロ−ルオフフイルタ | |
| JPH01103084A (ja) | エンファシス・ディエンファシス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |