JPH0697467B2 - データ記憶装置 - Google Patents

データ記憶装置

Info

Publication number
JPH0697467B2
JPH0697467B2 JP2340701A JP34070190A JPH0697467B2 JP H0697467 B2 JPH0697467 B2 JP H0697467B2 JP 2340701 A JP2340701 A JP 2340701A JP 34070190 A JP34070190 A JP 34070190A JP H0697467 B2 JPH0697467 B2 JP H0697467B2
Authority
JP
Japan
Prior art keywords
data
signal
storage
address
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2340701A
Other languages
English (en)
Other versions
JPH04209076A (ja
Inventor
宏敏 斗納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2340701A priority Critical patent/JPH0697467B2/ja
Publication of JPH04209076A publication Critical patent/JPH04209076A/ja
Publication of JPH0697467B2 publication Critical patent/JPH0697467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 概 要 車両の制御に用いられるアナログ信号、パルス信号およ
びデジタル信号などの各種信号のうち、少なくとも1種
類の信号を計測してデジタル量に変換し、不揮発性の記
憶媒体に信号データを記憶する装置が用いられている。
前記記憶媒体として、信号データの記憶領域がアドレス
で管理されるランダムアクセスが可能な記憶媒体や、ま
たは信号データを予め定める記憶単位で順次的に記憶し
て管理するシーケンシヤルアクセスが可能な記憶手段な
どが用いられている。
これらのいずれの記憶手段でも、前記信号データを記憶
する動作中にこのような動作に必要な駆動電力を供給す
る電源装置からの駆動電力が突然に停止する場合があ
る。このような場合、電源回路からリセット信号を出力
するようにすると、記憶媒体に記憶される信号データに
関するエラーはランダムアクセスが可能な記憶媒体で
は、1つのアドレスに対応するたとえば1バイトのデー
タであり、またはシーケンシヤルアクセスが可能な記憶
媒体であれば、前記一データ記憶単位である。
したがつてこのような信号データの記憶位置を表す位置
データを、記憶媒体中の複数箇所に順次的に記憶する
と、電源の再投入時に当該複数箇所の記憶位置データを
読出して比較することにより、リセツト信号が発生する
タイミングに対応して適切な記憶位置データを判定する
ことができる。
したがつて、前記電源の再投入後に、前記判定された記
憶位置から信号データの書込みを再開することによつ
て、電源停止の影響を受けていないデータのみを記憶し
ておくことができ、データ記憶にあたつて、前記電源停
止に対する構成を簡素化することができる。
産業上の利用分野 本発明は、たとえば車両の制御に用いられるアナログ信
号、パルス信号およびデジタル信号などを計測して、た
とえば不揮発性記憶手段に記憶し、記憶された信号デー
タを解析して車両の動作状態を解析するために用いられ
るデータ記憶装置に関する。
従来の技術 たとえば車両を制御するために各種のアナログ信号、パ
ルス信号およびデジタル信号が用いられている。たとえ
ばアナログ信号としてはバツテリからの電源電圧Bや冷
却水温TWなどであり、パルス信号としてはエンジン回転
数Nあるいは燃料噴射量Fなどであり、デジタル信号と
してはアイドリングスイツチ出力IDLおよび空調機スイ
ツチ出力ACなどである。このような各種の信号を記憶す
ることにより、通常エンストと称されるエンジンストー
ル現象などの不具合が発生した場合、当該不具合の発生
原因などを解析することができる。
このような信号を計測して記憶する記憶装置を有するデ
ータ計測装置では、計測された信号をデジタル信号に変
換して信号データとして記憶する場合、次に信号データ
を記憶する位置の位置データを別途記憶しながら、信号
データを書込んでいる。信号データの書込み動作中に電
源が切断されると、最後に書込んだ信号データは適正な
状態以外である可能性があり、次に電源が再投入された
とき、または信号データなどが記憶された記憶媒体のみ
をデータ計測装置から取出して、コンピユータなどで解
析しようとしたとき、適正な信号データと不適正な信号
データとの区別ができず、データの解析が不可能になる
場合がある。
このため外部から供給される電源電力をデータ計測装置
に適合した状態に変換して出力する電源装置などにおい
て、外部からの電源電力が低下したとき、電源装置から
の出力電圧がデータ計測装置を駆動できなくなるに先立
つてリセツト信号を出力し、さらに前記電源電力の低下
から前記リセツト信号の出力にいたる前に割込み信号を
発生し、このようなデータ計測装置に用いられるたとえ
ばマイクロコンピユータなどの制御回路に割込み処理を
行わせ、現在の信号データなどの書込み動作を中断し、
正常な信号データなどだけを残す処理を行つている。
発明が解決しようとする課題 このような従来例では、データ計測装置内においてリセ
ツト信号を出力する回路構成に止まらず、前記割込み信
号を発生する回路や、割込み信号が発生されて以降、デ
ータ計測装置がリセツト状態に安定するまでの動作時間
を確保するために、たとえばコンデンサなどを用いる補
助的な電源回路などが必要になり、構成の大形化と複雑
化とをもたらすという新たな問題が生じる。
本発明の目的は上述の技術的課題を解消し、電源供給が
停止されるような場合であつても、記憶されるデータの
保護を図ることができるとともに、構成を小形化、簡略
化することができるデータ記憶装置を提供することであ
る。
課題を解決するための手段 本発明は、入力される信号が信号データとして記憶され
る信号データ記憶領域と、信号データの記憶位置データ
が記憶される記憶位置データ記憶領域とが設定される記
憶手段と、 前記入力される信号を信号データとして前記記憶手段の
信号データ記憶領域に記憶させると共に、記憶される信
号データの記憶位置データを前記記憶位置データ記憶領
域の複数箇所に順次的に記憶させる制御手段と、 駆動電力を出力すると共に、駆動電力の出力を停止した
ときにリセツト信号を制御手段に出力する電源手段とを
備え、 記憶手段へ信号データを書込むにあたつて、前記複数箇
所の記憶位置データが読出されて相互に比較され、前記
リセツト信号に基づく動作停止状態に対応する記憶位置
データが定められ、当該定められた記憶位置データに基
づいて、動作停止以前に記憶された信号データの記憶領
域を判別し、その記憶領域に続けて、動作再開後の書込
みを行うようにしたことを特徴とするデータ記憶装置で
ある。
作 用 本発明に従えば、入力された信号は、制御手段によつ
て、信号データとして記憶手段の信号データ記憶領域に
記憶される。前記記憶手段にはまた記憶位置データ記憶
領域が設けられており、前記信号データが記憶される際
に併せて、その信号データの記憶位置が前記記憶位置デ
ータ記憶領域の複数箇所に順次的に記憶される。
一方、前記制御手段および記憶手段に関連して電源手段
が設けられており、この電源手段は、駆動電力を出力す
るとともに、電源電圧低下などで前記駆動電力の出力を
停止したときには、前記制御手段へリセツト信号を出力
する。
制御手段は、前記記憶手段へ信号データを書込むにあた
つて、前記複数箇所の記憶位置データを読出して相互に
比較し、その比較結果が一致するか否かから、前記リセ
ツト信号に基づく動作停止状態に対応する記憶位置デー
タが判定される。すなわち前回の記憶データが、その書
込中に駆動電力の供給が停止された誤りが生じている可
能性のあるデータであるか否かが判定される。その判定
結果から、前記動作停止以前に記憶された正常な信号デ
ータの記憶領域を判別し、駆動電力の供給再開後のデー
タ信号の書込みを、その判別された記憶領域に続けて再
開する。
したがつて、前記駆動電力の停止によつて記憶手段に記
憶されている信号データに不具合が生じた場合であつて
も、動作停止以前の信号データを正確に判定して、その
信号データに続けて動作再開後のデータが書込まれてゆ
くので、特段の補助的な電源手段を採用して、動作停止
に伴う割込み処理などを行わせる構成が不必要となり、
構成の簡略化と小形化とを図ることができる。
実施例 第1図は本発明の一実施例のデータ記憶装置1の構成を
示すブロツク図である。データ記憶装置1には複数のア
ナログ信号源2からたとえばバツテリからの電源電圧
B、インテークマニホールドにおける吸入空気圧P、吸
入空気温TA、冷却水温TWなどのアナログ信号が入力さ
れ、インタフエース回路3を介して、アナログ/デジタ
ル(以下、A/Dと略す)変換回路4でデジタルデータに
変換される。このデジタルデータはたとえばマイクロプ
ロセツサなどを含んで構成される制御回路5によつてRA
M(ランダムアクセスメモリ)6に記憶される。制御回
路5にはROM7が接続され、制御回路5の動作に必要な各
種プログラムなどが予め記憶される。
制御回路5は前記A/D変換回路4からのデジタルデータ
を書込み回路8の出力し、書込み回路8を介してデータ
記憶装置1に接続されている外部記憶装置9に書込む。
外部記憶装置9は、たとえばリチウム電池などの内部電
源10と、内部電源10によつて電力付勢されるRAM11とを
備えるいわゆるSRAM(スタテイツクRAM)カードであ
る。
一方、データ記憶装置1は、外部からの電源電力の供給
を受けて前記インタフエース回路3などの内部回路を電
力付勢する電源回路12を備えており、電源回路12は外部
からの電源電力がデータ記憶装置1の駆動に必要なレベ
ルを低下した場合には、駆動電力の出力を停止し、リセ
ツト信号を出力する機能を備える。また前記制御回路5
にはインタフエース回路13を介して外部に接続されたた
とえばパーソナルコンピユータなどの動作指示装置14か
らの各種動作指示が入力される。
第2図は、前記外部記憶装置9におけるRAM11の記憶内
容を説明する図である。RAM11には、1回毎の記憶処理
で記憶されるデータのデータ数やデータ長および後述す
る記録モードなどのデータ形式に関するデータを記録す
るデータ形式記録領域15が設けられる。また1回の記憶
処理で記憶されるデータ(以下、データブロツクと称す
る)に関するブロツク数、すなわち後述する追記形のモ
ードでは記憶処理回路のデータであるブロツク数データ
の同一のデータが3箇所に亘つて順次的に記憶されるブ
ロツク数記憶領域16が設定され、前記同一のブロツク数
データが記憶される3個所の個別領域B1,B2,B3が定めら
れる。各個別領域B1〜B3のデータを表す際には同一の参
照符B1〜B3を用いる。
また1回の記憶処理が終了した後、つぎに記憶すべきア
ドレスを記憶する次回アドレス記憶領域17が定められ、
これには同一の次回アドレスデータが3個所に亘つて順
次的に記憶される個別領域A1,A2,A3が定められる。各個
別領域A1〜A3のデータを表す際には同一の参照符A1〜A3
を用いる。またデータ先頭アドレス記憶領域18が定めら
れる。これには同一のデータ先頭アドレスデータが3回
に亘つて記憶される個別領域S1,S2,S3が記憶処理の度に
記憶される。ここに言うデータ先頭アドレスは、追記型
記録モードの場合には、記憶処理回数すなわちブロツク
数に対応した記憶開始アドレスデータの組が記憶され、
記憶モードが無限型の場合には、最も古いデータの先頭
アドレスを示す。さらに計測された前記各種信号を信号
データとして記憶するデー記憶領域19が定められる。
ここで外部記憶装置9には、データ先頭アドレスデー
タ、ブロツク数データおよび信号データの順に書込まれ
る。データ記憶領域19には、たとえばn個のレコード領
域R1〜Rn(総称する場合は参照符Rで示す)が設定され
る。各レコード領域Rは、1回の計測動作で記憶される
データ範囲であり、アナログデータ領域33、パルスデー
タ領域34およびデジタル領域35が定められる。このよう
なレコード領域R1〜Rnを1ブロツクとしてデータ領域19
には、複数ブロツクが設定される場合が含まれる。
第3図は、前記追記型、更新型および無限型の記憶モー
ドを説明する図である。第3図(1)には、前記データ
記憶領域19における1ブロツクのレコード領域R1〜Rnを
示す。更新モードは、第3図(2)に示されるように、
計測の度にデータの記録をレコード領域R1から開始する
記録処理方法である。この方法では、前々回以前の計測
データは得られないが1回の計測で比較的多量のデータ
を記録させることができる。一方、追記モードは、第3
図(3)に示されるように、信号計測に伴う信号データ
の記録を、前回記録されたデータのアドレス範囲のつぎ
のアドレスから開始するものである。
無限モードは第3図(4)に示されるように、データの
記録がレコード領域Rnまで到達し、さらにデータの記録
が必要な場合、レコード領域R1に戻つて再びデータの記
録を行う。更新モードおよび追記モードでは、n個のレ
コード領域R1〜Rnを越えるデータが記録処理の対象とな
ると、メモリオーバーエラーを発生するが、無限モード
ではこのようなメモリオーバーエラーが発生する事態が
防がれる。
第4図は、本実施例におけるデータ記憶処理動作の全体
を説明するフローチヤートである。ステツプa1では、デ
ータ記憶装置1の起動にあたつて、該データ記憶装置1
が正常な動作を行うのに必要な各種の設定を行う。ステ
ツプa2では、動作指示装置14からの動作指示入力を読取
り、たとえば信号計測を、開始条件を自動的に判定して
行うか、または手動操作入力により行うかなどの動作モ
ードを判定する。これに引き続き、ステツプa3〜ステツ
プa8の処理が動作状態に対応して適宜行われる。ステツ
プa3ではRAM6を初期化し、ステツプa4では信号を計測し
て得られた計測データを、表示装置(図示せず)に表示
する処理を行う。ステツプa5では、後述するような計測
開始条件の設定を行い、ステツプa6ではこれに対応し
て、たとえば外部記憶装置9の初期化を行う。
このようなステツプa3〜a6のいずれの処理が終了した場
合であつても、処理はステツプa7に共通に移る。
本実施例における計測開始タイミングは、手動モード時
における前記動作指示装置14からの計測開始指示や、た
とえばアクセサリスイツチがオン状態に切り替わつたと
き、直ちに計測を開始するという条件や、アクセサリス
イツチがオン状態に切り替わつて予め定める所定の時間
が経過したタイミングで、計測を開始するという条件
や、たとえば冷却水温が予め定めるしきい値温度を越え
た際に、そのセンサから発生される予め定めるパルス信
号などが入力される場合などである。
ステツプa7で計測開始条件が成立すると、処理はステツ
プa8に移り、前記各信号源2からの信号を読み取つて、
得られた信号データを第2図に示される形式で、RAM6に
記憶する。ステツプa9では、このような信号計測動作の
終了方法が選択される。この終了方法は、詳細に付いて
は後述するが、ステツプa10−1,ステツプa10−2,…,ス
テツプa10−3の複数の終了判定方法を実現するプログ
ラムが前記各ROM7に記憶されており、この内のいずれか
一つを予め選択しておく。
このような終了方法の選択が終了した後、処理はステツ
プa11に移り、前記選択された終了判定方法における終
了条件が成立したか否かを判定する。終了していればス
テツプa2に戻り、前述の処理を繰り返す。ステツプa11
の終了判定は、前述した複数の終了判定方法におけるい
ずれか1つの終了条件の成立に限らず、手動モードにお
ける停止スイツチ入力や、前記データ領域19へのデータ
の記録方法が、前述した更新モードや追記モードの際の
メモリオーバーエラーの発生などによつても終了とな
る。
ステツプa11で計測が終了していなければ、ステツプa12
で前記RAM6に記憶されているデータを、いわゆるメモリ
カードなどの外部記憶装置9に転送して記憶するサンプ
リングタイミングであるかどうかを判断する。このサン
プリングタイミングは、計測対象の信号によつて1ミリ
秒〜2秒の間のいずれかに選択される。すなわちエンジ
ン回転数Nやインテークマニホールドにおける吸入空気
圧PMの場合には、たとえば1ミリ秒に設定され、冷却水
温などの場合には、たとえば2秒に設定される。
ステツプa12の段階でサンプリングタイミングに到達し
ていなければ、処理は直ちにステツプa2に移り、前述の
処理を繰り返す。ステツプa12でサンプリングタイミン
グに到達していれば、ステツプa13でRAM6に記憶されて
いるデータを、前述の3つの記録モードのいずれか一つ
の方法により外部記憶装置9に格納し、処理をステツプ
a2に戻す。
第5図は第4図のフローチヤートにおけるステツプa7の
詳細を説明するフローチヤートである。ステツプb1で
は、信号の計測が開始されたか否かが判断される。この
計測開始のタイミングは、前述したように設定される計
測開始条件が手動モードの場合には、前記動作指示装置
14からの計測開始を指示するスタートボタンなどの操作
であり、自動モードの場合には、たとえばアクセサリス
イツチがオン状態またはオフ状態に切り替えられるタイ
ミングである。
ステツプb1の判断が否定であれば、ステツプb2で計測動
作が前回リセツトなどの初期化設定の後、初めて行われ
る計測動作であるか否かを示す計測開始フラグfstを0
に設定して計測開始条件の成立を待期する。ここで前記
計測開始フラグfstは、前述したように初期化処理の
後、最初の計測動作であればfas=「1」に設定され、
それ以外の継続している計測の場合には、fst=「0」
に設定されるものである。
ステツプb3では、前回計測開始フラグfstが0であるか
否かを判断し、0であればステツプb4に移り、計測開始
フラグfst=「1」に設定し、ステツプb5で前述した記
憶モードが追記モードあるいは更新モードあるいは無限
モードのいずれであるかを判断する。この判断に基づい
て、ステツプb6の追記初期化処理、ステツプb7の更新初
期化処理およびステツプb8の無限初期化処理のいずれか
が行われ、ステツプb9に移る。ステツプb9では、前述し
た入力される信号をデジタルデータに変換して、データ
記憶装置1内のRAM6に記憶するデータ計測処理を行う。
第6図は、第5図ステツプb6の更新初期化処理の詳細を
示すフローチヤートである。ステツプc1では、第2図に
示したブロツク数記憶領域16、次回アドレス記憶領域17
およびデータ先頭アドレス記憶領域18から成る管理領域
20を初期化する。ステツプc2では、第2図のデータ記憶
領域19の先頭アドレスTOPを次回アドレス記憶領域17の
個別領域A1,A2,A3に順次的にそれぞれ書き込む。ステツ
プc3では、実際に信号データをデータ領域19に書き込む
際の書込みアドレスWMAに、前記先頭アドレスTOPを書込
み、第5図ステツプb9に移つて、データ計測を行う。す
なわち更新モードの場合には、信号データの書込みを行
うタイミングの度に、データ記憶領域19の先頭から書き
込むことになり、第2図に示すブロツク数データあるい
はデータ先頭アドレスデータは不要となる。
第7図は、本発明に従う追記モード初期化処理の詳細を
示すフローチヤートである。ステツプd1では、第2図の
次回アドレス記憶領域17の個別領域A1〜A3に記憶されて
いる次回アドレスデータA1,A2,A3を呼び出す。すなわち
追記モードでは、データ記憶領域19に既に記憶された信
号データの記憶範囲の次のアドレスから信号データの書
込みを行うため、前記更新モード初期化処理におけるス
テツプc1のような管理領域の初期化は不要となる。
ステツプd2では、前記次回アドレスデータA1〜A3のう
ち、A1=A2が成立するか否かを判断する。この判断が成
立する場合は、前回の信号データ書込み時に、次回アド
レス記憶領域17に記憶された次回アドレスデータA1〜A3
が更新されていないか、または更新されていても少なく
とも次回アドレスデータA1,A2のみが更新された状態で
リセツトされた場合である。したがつていずれの場合で
あつても、次回アドレスはアドレスデータA1であると判
断される。したがつてステツプd3では、前記書込みアド
レスWMAに、アドレスデータA1を設定し、ステツプd4で
ブロツク数記憶領域16からブロツク数データB1〜B3を呼
び出す。
前記ステツプd2の判断が否定であれば、ステツプd5に移
り、次回アドレスデータA2=A3が成立する否かを判断す
る。この判断が成立するならばA1≠A2=A3が成立するこ
とになり、次回アドレスデータA1の書込み中にリセツト
されたと判断される。したがつて次回アドレスデータA
2,A3は、前回の信号データ書込み時に書き込まれた次回
アドレスデータであり、少なくとも前回の信号データ記
憶処理時における信号データは、適正であると判断され
る。このとき前回計測時の信号データの書込みは終了し
ていることになり、(前回の書き込まれた次回アドレス
データA2)+(前回の信号データ全長)が、前回書き込
まれた信号データの最終アドレスと判断される。したが
つてステツプd6で書込みアドレスWMAにアドレス(A2+
(前回書込み時の信号データ全長))を設定し、前記ス
テツプd4に移る。
一方、前記ステツプd5の判断が否定の場合、次回アドレ
スデータA1,A2,A3が全て異なることになる。このような
場合は、次回アドレスデータA1を更新後、次回アドレス
データA2書込み中にリセツトされ、次回アドレスデータ
A3は前回書き込まれたデータが保存されている状態と判
断される。したがつてこの場合には、前記次回アドレス
データA1が適正な次回アドレスデータを示していると判
断される。したがつてステツプd7で、前記書込みアドレ
スWMAに次回アドレスデータA1に設定し、前記ステツプd
4に移る。
ステツプd4でブロツク数データB1〜B3が読出された後、
ステツプd8ではブロツク数データB1=B2が成立する否か
を判断する。この判断が成立する場合、ステツプd9でブ
ロツク数データB1=B3が成立する否かを判断する。この
判断が成立する場合は、ブロツク数データB1=B2=B3が
成立する場合であり、ブロツク数データB3書込みの後、
または前記次回アドレスデータA1〜A3の更新時、または
信号計測中にリセツトされた場合となる。
したがつてブロツク数データB1の示す前回計測時の信号
データ全長あるいは今回書き込まれた信号データの全長
に対応して算出される次回アドレスデータは、適正であ
ると判断される。したがつてステツプd10でブロツク数
の演算に用いるブロツク数変数Bに、ブロツク数データ
B1を設定し、ステツプd11に移る。ステツプd11では、デ
ータ先頭アドレス記憶領域18の記憶開始回数に対応する
アドレス記憶領域において、データ先頭アドレス記憶領
域18の第B+1番目のアドレス記憶領域に、書込みアド
レスWMAのデータを書き込む。ステツプd12では、ブロツ
ク数データB+1を前記ブロツク数データ記憶領域16の
個別領域B1〜B3に順次的にそれぞれ格納する。この後、
第5図ステツプb9に移る。
前記ステツプd9の判断が否定であれば、ブロツク数デー
タに関してB1=B2≠B3になり、この場合、ブロツク数デ
ータB3書込み時にリセツトされたことになり、このブロ
ツク数データB1,B2に対応する信号データは、未だ書き
込まれておらず、したがつて前回書き込まれた信号デー
タまでが適正であると判断される。したがつてステツプ
d13に移り、ブロツク数変数B=B1−1と設定し、今回
の計測された信号データを保持しつぎの信号計測に備え
る。この後、処理は、ステツプd11に移る。
前記ステツプd8の判断が否定であれば、ステツプd14で
ブロツク数データB2=B3が成立するか否かを判断する。
この判断が肯定の場合、ブロツク数データB1≠B2=B3に
なり、ブロツク数データB1書込み時にリセツトされた場
合である。したがつて適正なブロツク数、すなわち現在
までの適正な信号データ書込み処理回数はB2回である。
したがつてステツプd15でブロツク数変数B=B2に設定
し、処理をステツプd11に移す。
前記ステツプd14の判断が否定であれば、ブロツク数デ
ータB1〜B3が、いずれも相互に異なることになる。この
場合、ブロツク数データB1、更新の後、ブロツク数デー
タB2の更新時にリセツトされ、したがつてブロツク数デ
ータB3には前回の信号データ書込み時のブロツク数デー
タが保存されていることになる。したがつて、今回計測
された信号データは、未だ書き込まれておらず、適正な
信号データ書込み回数はB1−1回である。したがつて、
ステツプd16でブロツク数変数B=B1−1に設定し、処
理をステツプd11に移す。
このようにして記憶モードが追記モードであつても、次
回アドレスデータA1〜A3およびブロツク数データB1〜B3
を読み取つて相互のデータを比較することにより、適正
に記録されている信号データの範囲を判別することがで
きる。
第8図は、第5図ステツプb8の無限初期化処理の詳細を
説明するフローチヤートである。第8図ステツプe1で
は、前記管理領域20を初期化する。すなわち無限モード
は、1回の信号計測時にデータ記憶領域19に記憶される
データが、データ記憶領域19の最終アドレスに到達した
後は、再び先頭アドレスに戻つて書込みを継続するが、
1回のデータ書込み処理が前述した終了条件の成立によ
り終了し、その後、再び信号データの記憶が行われる場
合には、データ記憶領域19の先頭アドレスから行われる
からである。
ステツプe2では、前記次回アドレスデータA1〜A3にデー
タ記憶領域19の先頭アドレスTOPを設定し、ステツプe3
では前記データ先頭アドレス記憶領域18における個別領
域S1〜S3に、前記先頭アドレスTOPを順次的にそれぞれ
書き込む。ステツプe4では、先頭アドレス変数Sに、前
記先頭アドレスTOPを設定し、ステツプe5では書込みア
ドレスWMAに、前記先頭アドレスTOPを設定し、これ以降
の処理に移る。
このようなデータ先頭アドレスデータS1〜S3は、データ
記憶領域19に順次的に信号データが書き込まれる際に保
存される必要がある。このような保存のための処理方法
は、第7図に説明したブロツク数デーアB1〜B3の保存処
理方法とほぼ同様に行われ、第7図に参照して以下に概
略を説明する。第7図ステツプd4に相当する処理で、先
頭アドレスデータS1〜S3が読出され、ステツプd8,d9,d1
0に相当する処理で先頭アドレスデータS1〜S3がそれぞ
れ相互に比較される。これにより以下のような場合分け
が生じる。
(1)S1=S2=S3の場合 先頭アドレスデータS3の書込み後、またはブロツク数デ
ータB1〜B3の更新時または継続中にリセツトされた場合
であり、先頭アドレスデータS1〜S3で示される先頭アド
レスデータは適正なものと判断される。これにより前記
ステツプd10に対応する処理で、先頭アドレス変数S=S
1に設定される。
(2)S1=S2≠S3の場合 これは第7図においてステツプd9の判断が否定の場合に
相当し、先頭アドレスデータS3の書込み時にリセツトさ
れた場合である。したがつて先頭アドレス変数S=S1と
設定される。
(3)S1≠S2≠S3の場合 これは、第7図のステツプd14が否定の場合に相当し、
先頭アドレスデータS1更新の後、先頭アドレスデータS2
書込み時にリセツトされ、したがつて先頭アドレスデー
タS3は、前回書込み処理時の先頭アドレスデータが保存
されている場合である。したがつて先頭アドレスデータ
S1が適正なデータであると判断され、先頭アドレス変数
S=S1に設定される。
(4)S1≠S2≠S3の場合 この場合には、先頭アドレスデータS1書込み時にリセツ
トされた場合と判断され、前回の信号データ書込み処理
時における先頭アドレスデータS2に、今回書き込まれた
信号データ全長を加算したデータが適正な先頭アドレス
データを示すことになる。このため先頭アドレス変数S
=S2+(今回書込みデータ全長)に設定される。
第9図は、第4図ステツプa13のデータの格納処理の詳
細を示すフローチヤートである。ステツプf1では、記憶
モードが無限モードであるか否かが判断され、肯定であ
ればステツプf2に移り、書込みアドレスWMAとアドレス
データWMA+(信号データ全長)との間に、前記第8図
および第7図を参照して説明した先頭アドレス変数Sと
同一のアドレスが存在するか否かを判断する。
この判断が肯定ならば、既にデータ記憶領域19の全記憶
領域に亘る信号データの記憶が行われており、現在の信
号データの記憶は前述した無限モードに基づいて、デー
タ記憶領域19の比較的先頭側のアドレス範囲において行
われていることになる。このような場合、処理はステツ
プf3に移り、先頭アドレス変数S=WMA+(今回記憶さ
れる信号データ全長)と設定した後、この先頭アドレス
変数Sのデータを第2図の先頭アドレスデータ記憶領域
18の個別領域S1,S2,S3に順次的にそれぞれ記憶する。
この後、ステツプf4に移り、前記書込みアドレスWMAで
示されるデータ記憶領域19のアドレスから、計測された
信号に関する信号データを記憶する。ステツプf5では、
書込みアドレスに関して、WMA=WMA+(今回記憶された
信号データの全長)と設定し、ステツプf6で次回アドレ
ス記憶領域17における個別領域A1,A2,A3にこの書込みア
ドレスWMAを設定する。すなわち、最も古い信号データ
の上に、最新の信号データを記憶し、かつ次回に信号デ
ータが記憶される次回アドレスA1〜A3を今回新しく記憶
された信号データ範囲のつぎのアドレスに設定するもの
である。
このようにして本実施例では、第7図に明らかに示すよ
うに、前記ブロツク数データB1〜B3、次回アドレスデー
タA1〜A3およびデータ先頭アドレスS1〜S3を、たとえば
3個所に亘つて順次的にそれぞれ記憶し、次回のデータ
の記憶処理に際しては、これらのデータを読出して相互
に比較し、リセツトされたタイミングがどの個所のデー
タであるのかに基づいて適正な書込みアドレスを判定す
るようにした。したがつて信号計測と、計測された信号
の信号データとしての書込み処理とを行う間の任意の時
点で、外部から供給される電源が停止した場合であつて
も、電源回路12は直ちにリセツト信号を発生し、前記停
電により損傷されるデータを、たとえば1バイトなど単
一のデータに止どめ、データの損傷を可及的に抑制する
ようにしている。
また停電などが発生し、その後再び電源が供給されてデ
ータの計測を継続する場合に、前記停電によって被害を
受けていないデータの範囲を判定することができ、この
ような適正のデータの範囲に引き続いて新規に信号デー
タを記憶するようにしている。これより外部記憶装置9
に記憶された信号データに前記停電などによつて損傷し
たデータが含まれる事態を防ぐことができ、このように
記憶される信号データの精度を格段に向上することがで
きる。
さらにまたこのような処理を行うにあたつて、従来のこ
のような電子装置で用いられている電源停止後における
割込み処理の実行や、その割込み処理の実行時間を確保
するためのコンデンサなどを用いる補助的な電源装置の
設置などの必要性が解消され、構成の小形化と簡略化と
に格段に寄与することができる。
前記実施例では入力される信号をアナログ信号として説
明したけれども、その他前述したようなパルス信号ある
いはデジタル信号を適宜記憶するようにしてもよく、あ
るいはこれらの任意の組合わせの信号を記憶するように
してもよい。
また前記実施例におけるデータ記憶装置1は、車両の制
御に用いられる各種信号を外部記憶装置9に記憶して、
車両における不具合が発生した場合、その原因などを解
析する装置として説明されたけれども、その他の実施例
としてコンピユータやいわゆるワードプロセツサなどに
用いられているフロツピーデイスク記録装置などに関し
ても、実施することができる。
すなわち前記ワードプロセツサを用いて入力作業を行つ
ている際に、誤つて電源を遮断しても、電源停止時まで
の入力作業内容を確実に保存することができる。
発明の効果 以上のように本発明に従えば、駆動電力の停止により記
憶手段に記憶されている信号データ、あるいは記憶位置
データに不具合が生じた場合であつても、動作再開後の
データ信号の書込みにあたつて、動作停止以前に正常に
書込まれている記憶領域を正確に判別し、その記憶領域
に続いて再開後のデータ信号の書込みを行うので、正確
なデータのみを記憶しておくことができるとともに、特
段の補助的な電源手段を採用して動作停止に伴う割込み
処理などを行わせる構成が不必要となり、構成の簡略化
と小形化とを図ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のデータ記憶装置1のブロツ
ク図、第2図は外部記憶装置9の記憶内容を説明する
図、第3図は本実施例における記憶モードを説明する
図、第4図はデータ記憶装置1における信号データの記
憶処理の全体を説明するフローチヤート、第5図は第4
図の処理の一部分の詳細を説明するフローチヤート、第
6図は更新モード初期化処理の詳細を説明するフローチ
ヤート、第7図は追記モード初期化処理の詳細を説明す
るフローチヤート、第8図は無限モード初期化処理の詳
細を説明するフローチヤート、第9図は信号データの格
納処理の詳細を説明するフローチヤートである。 1……データ記憶装置、5……制御装置、6……RAM、
8……書込み回路、9……外部記憶装置、12……電源回
路、16……ブロツク数記憶領域、17……次回アドレス記
憶領域、18……データ先頭アドレス記憶領域、19……デ
ータ記憶領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力される信号が信号データとして記憶さ
    れる信号データ記憶領域と、信号データの記憶位置デー
    タが記憶される記憶位置データ記憶領域とが設定される
    記憶手段と、 前記入力される信号を信号データとして前記記憶手段の
    信号データ記憶領域に記憶させると共に、記憶される信
    号データの記憶位置データを前記記憶位置データ記憶領
    域の複数箇所に順次的に記憶させる制御手段と、 駆動電力を出力すると共に、駆動電力の出力を停止した
    ときにリセツト信号を制御手段に出力する電源手段とを
    備え、 記憶手段へ信号データを書込むにあたつて、前記複数箇
    所の記憶位置データが読出されて相互に比較され、前記
    リセツト信号に基づく動作停止状態に対応する記憶位置
    データが定められ、当該定められた記憶位置データに基
    づいて、動作停止以前に記憶された信号データの記憶領
    域を判別し、その記憶領域に続けて、動作再開後の書込
    みを行うようにしたことを特徴とするデータ記憶装置。
JP2340701A 1990-11-30 1990-11-30 データ記憶装置 Expired - Fee Related JPH0697467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2340701A JPH0697467B2 (ja) 1990-11-30 1990-11-30 データ記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2340701A JPH0697467B2 (ja) 1990-11-30 1990-11-30 データ記憶装置

Publications (2)

Publication Number Publication Date
JPH04209076A JPH04209076A (ja) 1992-07-30
JPH0697467B2 true JPH0697467B2 (ja) 1994-11-30

Family

ID=18339489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2340701A Expired - Fee Related JPH0697467B2 (ja) 1990-11-30 1990-11-30 データ記憶装置

Country Status (1)

Country Link
JP (1) JPH0697467B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895347B1 (fr) * 2005-12-23 2008-02-15 Renault Sas Procede et dispositif de commande de l'angle de braquage de roue arriere d'un vehicule automobile

Also Published As

Publication number Publication date
JPH04209076A (ja) 1992-07-30

Similar Documents

Publication Publication Date Title
KR0174711B1 (ko) 하드디스크 캐시의 제어방법
JPH0744325A (ja) ディスク記憶装置の起動およびデータ読み書き方式
JP4743055B2 (ja) 地図表示制御装置および地図表示制御装置用のプログラム
JPH05298835A (ja) 自己診断情報の記録機構を有する情報記録再生装置
US6862505B2 (en) Vehicle-mounted information processing apparatus having magnetic disk device
JP2737562B2 (ja) 高密度磁気ディスク装置のパトロールシーク方式
JPH1064170A (ja) ハードディスクのデータコピー方法
JP3137012B2 (ja) 電子制御装置
US5761519A (en) Portable computer having a removable medium drive and a resume setting function
JPH0697467B2 (ja) データ記憶装置
JP2544334B2 (ja) アイドル回転速度制御方法
JPH0697468B2 (ja) データ記憶装置
JPH04256873A (ja) 信号計測装置
JP4061911B2 (ja) メモリチェック方法,方式およびメモリチェックプログラム
JPH09190347A (ja) マイクロコンピュータ装置
JP3034826B2 (ja) ハードディスクドライブ装置及びその方法
JPH1082342A (ja) 車両用制御装置
JP3507596B2 (ja) 電子制御装置
JPH04258848A (ja) 磁気ディスク装置のスピンドルモータ駆動制御方法及び機構
JPH05204720A (ja) マイクロコンピュータの稼動状況記録方法とその稼動状況取得装置
JPH1011365A (ja) 不揮発性記憶装置の保護回路
JPH0683685A (ja) 情報処理装置
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JP2000215649A (ja) 記録再生装置および記録媒体
JPH0916449A (ja) データファイル管理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees