JPH0695741B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0695741B2 JPH0695741B2 JP63188818A JP18881888A JPH0695741B2 JP H0695741 B2 JPH0695741 B2 JP H0695741B2 JP 63188818 A JP63188818 A JP 63188818A JP 18881888 A JP18881888 A JP 18881888A JP H0695741 B2 JPH0695741 B2 JP H0695741B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- intermediate frequency
- video
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 45
- 230000004044 response Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機およびビデオテープレ
コーダに用いられる自動利得制御回路（以下AGC回路と
いう）に関し、特にピーク値形AGC回路に関する。
コーダに用いられる自動利得制御回路（以下AGC回路と
いう）に関し、特にピーク値形AGC回路に関する。
AGC回路は、周知のように、映像中間周波信号処理回路
あるいはチューナの利得を変化させることにより、入力
レベルの変動にかかわらず常に一定レベルの映像検波信
号を映像中間周波信号処理回路の出力に得るために用い
られる回路である。文献「“テレビ受像機の回路設計”
ラジオ技術社,1968年,P.181〜187」や「“テレビジョン
・画像工学ハンドブック”オーム社,1977年,P.982〜98
4」にも詳述されているように、AGC回路には、平均値形
AGC回路，ピーク値形AGC回路およびキードAGC回路があ
る。それらの中でも現在は、ピーク値形AGC回路が主に
用いられている。
あるいはチューナの利得を変化させることにより、入力
レベルの変動にかかわらず常に一定レベルの映像検波信
号を映像中間周波信号処理回路の出力に得るために用い
られる回路である。文献「“テレビ受像機の回路設計”
ラジオ技術社,1968年,P.181〜187」や「“テレビジョン
・画像工学ハンドブック”オーム社,1977年,P.982〜98
4」にも詳述されているように、AGC回路には、平均値形
AGC回路，ピーク値形AGC回路およびキードAGC回路があ
る。それらの中でも現在は、ピーク値形AGC回路が主に
用いられている。
第４図は、従来のピーク値形AGC回路の一例を示す回路
図である。映像中間周波信号処理回路11は、利得可変増
幅回路12およびAM検波回路13を含んで構成されている。
図示しないチューナより入力端子14に与えられた映像中
間周波信号は、利得可変増幅回路12で増幅され、AM検波
回路13でAM検波されて、出力端子15より映像検波信号と
して出力される。AGC回路16は差動増幅器17を含み、こ
の差動増幅器17の一方のトランジスタQ1のベースには映
像中間周波信号処理回路11より出力される映像検波信
号、他方のトランジスタQ2のベースには基準電圧VAが与
えられている。
図である。映像中間周波信号処理回路11は、利得可変増
幅回路12およびAM検波回路13を含んで構成されている。
図示しないチューナより入力端子14に与えられた映像中
間周波信号は、利得可変増幅回路12で増幅され、AM検波
回路13でAM検波されて、出力端子15より映像検波信号と
して出力される。AGC回路16は差動増幅器17を含み、こ
の差動増幅器17の一方のトランジスタQ1のベースには映
像中間周波信号処理回路11より出力される映像検波信
号、他方のトランジスタQ2のベースには基準電圧VAが与
えられている。
映像検波信号の電圧V1（この例では同期負極性の映像信
号の電圧）が基準電圧VAよりも大きいとき、トランジス
タQ1が導通し、トランジスタQ2は非導通となる。したが
って、トランジスタQ3,Q6より成るカレントミラー回路
が能動化され、トランジスタQ4,Q5より成るカレントミ
ラー回路およびトランジスタQ7,Q8より成るカレントミ
ラー回路は不能化される。R4＝50R1と設定されているの
で、定電流源18の電流をI1とすると、トランジスタQ6の
コレクタよりI1/50の電流がコンデンサC1に供給され
る。これによりコンデンサC1はゆっくりと充電され、そ
の充電電圧V2は徐々に上昇する。
号の電圧）が基準電圧VAよりも大きいとき、トランジス
タQ1が導通し、トランジスタQ2は非導通となる。したが
って、トランジスタQ3,Q6より成るカレントミラー回路
が能動化され、トランジスタQ4,Q5より成るカレントミ
ラー回路およびトランジスタQ7,Q8より成るカレントミ
ラー回路は不能化される。R4＝50R1と設定されているの
で、定電流源18の電流をI1とすると、トランジスタQ6の
コレクタよりI1/50の電流がコンデンサC1に供給され
る。これによりコンデンサC1はゆっくりと充電され、そ
の充電電圧V2は徐々に上昇する。
一方、映像検波出力信号の電圧V1が基準電圧VAよりも小
さいとき、トランジスタQ2が導通し、トランジスタQ1は
非導通となる。このため、トランジスタQ4,Q5より成る
カレントミラー回路およびトランジスタQ7,Q8より成る
カレントミラー回路が能動化され、トランジスタQ3,Q6
より成るカレントミラー回路は不能化される。R1＝R2＝
R3およびR5＝R6と設定されているので、コンデンサC1よ
りI1の電流がトランジスタQ8のコレクタへ供給される。
これによりコンデンサC1は急速に放電され、その充電電
圧V2は上昇の場合の50倍のスピードで急速に低下する。
さいとき、トランジスタQ2が導通し、トランジスタQ1は
非導通となる。このため、トランジスタQ4,Q5より成る
カレントミラー回路およびトランジスタQ7,Q8より成る
カレントミラー回路が能動化され、トランジスタQ3,Q6
より成るカレントミラー回路は不能化される。R1＝R2＝
R3およびR5＝R6と設定されているので、コンデンサC1よ
りI1の電流がトランジスタQ8のコレクタへ供給される。
これによりコンデンサC1は急速に放電され、その充電電
圧V2は上昇の場合の50倍のスピードで急速に低下する。
第5A図および第5B図は、映像検波信号の電圧V1とコンデ
ンサC1の充電電圧V2の変化の様子を示す図である。映像
検波信号のピークは同期信号のところであらわれ、その
ピークが基準電圧VAを横切る期間、すなわちV1＜VAの期
間が、V1＞VAの期間の約1/50であるとき定常状態とな
る。
ンサC1の充電電圧V2の変化の様子を示す図である。映像
検波信号のピークは同期信号のところであらわれ、その
ピークが基準電圧VAを横切る期間、すなわちV1＜VAの期
間が、V1＞VAの期間の約1/50であるとき定常状態とな
る。
コンデンサC1の充電電圧V2は利得可変増幅回路12に制御
信号として与えられる。利得可変増幅回路12の利得は、
電圧V2が上昇すると大きくなり、降下すると小さくな
る。これにより入力端子14に与えられる映像中間周波信
号にレベル変動があっても、出力端子15から出力される
映像検波信号は、基準電圧VAにより規定される一定レベ
ルに常に維持される。第6A図〜第6C図はこの様子を示す
図である。映像中間周波信号のレベルが突然小さくなる
と、出力される映像検波信号のレベルも過剰に小さくな
り、その同期負極性の映像信号の電圧V1は基準電圧VAよ
りもはるかに大きくなる。このためコンデンサC1の充電
電圧V2はゆっくりと上昇を続け、利得可変増幅回路12の
利得は徐々に大きくなる。これに伴い映像検波信号の電
圧V1のピーク、すなわち同期信号の先端は次第に基準電
圧VAを近づき、同期信号の先端が基準電圧VAをに若干横
切る状態（第5A図の状態）で定常状態となる。次に、映
像中間周波信号のレベルが突然大きくなると、上記と逆
の動作により定常状態に移行する。ただしこのときの移
行スピードは上記の場合よりも約50倍早い。
信号として与えられる。利得可変増幅回路12の利得は、
電圧V2が上昇すると大きくなり、降下すると小さくな
る。これにより入力端子14に与えられる映像中間周波信
号にレベル変動があっても、出力端子15から出力される
映像検波信号は、基準電圧VAにより規定される一定レベ
ルに常に維持される。第6A図〜第6C図はこの様子を示す
図である。映像中間周波信号のレベルが突然小さくなる
と、出力される映像検波信号のレベルも過剰に小さくな
り、その同期負極性の映像信号の電圧V1は基準電圧VAよ
りもはるかに大きくなる。このためコンデンサC1の充電
電圧V2はゆっくりと上昇を続け、利得可変増幅回路12の
利得は徐々に大きくなる。これに伴い映像検波信号の電
圧V1のピーク、すなわち同期信号の先端は次第に基準電
圧VAを近づき、同期信号の先端が基準電圧VAをに若干横
切る状態（第5A図の状態）で定常状態となる。次に、映
像中間周波信号のレベルが突然大きくなると、上記と逆
の動作により定常状態に移行する。ただしこのときの移
行スピードは上記の場合よりも約50倍早い。
上述した従来のAGC回路においては、コンデンサC1の値
を大きくすると、電圧V2の変動は小さくなり、利得可変
増幅回路12の利得変化も小さくなることから、出力され
る映像検波信号のノイズに対する安定性は増す。しかし
逆にAGC回路の応答スピードは遅くなる。一方、コンデ
ンサC1の値を小さくすると、応答スピードは速くなる
が、出力される映像検波信号の波形の安定性が損なわれ
る。このため、コンデンサC1より成るフィルタ回路を更
に複雑な回路構成にし、出力波形の安定性および応答ス
ピードの高速性の両者を両立させる試みが種々行われて
いるが、満足すべき結果が得られていないのが現状であ
る。
を大きくすると、電圧V2の変動は小さくなり、利得可変
増幅回路12の利得変化も小さくなることから、出力され
る映像検波信号のノイズに対する安定性は増す。しかし
逆にAGC回路の応答スピードは遅くなる。一方、コンデ
ンサC1の値を小さくすると、応答スピードは速くなる
が、出力される映像検波信号の波形の安定性が損なわれ
る。このため、コンデンサC1より成るフィルタ回路を更
に複雑な回路構成にし、出力波形の安定性および応答ス
ピードの高速性の両者を両立させる試みが種々行われて
いるが、満足すべき結果が得られていないのが現状であ
る。
この発明は上記のような問題点を解決するためになされ
たもので、出力波形の安定性および応答スピードの高速
性の両者を容易に両立させることのできるAGC回路を得
ることを目的とする。
たもので、出力波形の安定性および応答スピードの高速
性の両者を容易に両立させることのできるAGC回路を得
ることを目的とする。
この発明による自動利得制御回路は、映像中間周波信号
を増幅しかつ検波して、映像検波信号を出力する映像中
間周波信号処理回路と、この映像中間周波信号処理回路
に接続され、前記映像検波信号の振幅のピークが基準値
よりも大きいか小さいかを判定し、大きいとき第１の出
力、小さいとき第２の出力を導出する判定回路と、この
判定回路と前記映像中間周波信号処理回路とに接続さ
れ、前記第１の出力に応答して比較的速い第１のスピー
ドで前記映像中間周波信号処理回路の利得を減少させ、
前記第２の出力に応答して比較的遅い第２のスピードで
前記映像中間周波信号処理回路の利得を増大させる利得
制御回路と、前記判定回路と前記利得制御回路とに接続
され、前記判定回路から前記第１の出力が１水平周期よ
りも長い所定期間導出されないとき、前記利得制御回路
における前記第２のスピードを、該第２のスピードより
も速い第３のスピードに変更する利得変化スピード変更
回路とを備えて構成されている。
を増幅しかつ検波して、映像検波信号を出力する映像中
間周波信号処理回路と、この映像中間周波信号処理回路
に接続され、前記映像検波信号の振幅のピークが基準値
よりも大きいか小さいかを判定し、大きいとき第１の出
力、小さいとき第２の出力を導出する判定回路と、この
判定回路と前記映像中間周波信号処理回路とに接続さ
れ、前記第１の出力に応答して比較的速い第１のスピー
ドで前記映像中間周波信号処理回路の利得を減少させ、
前記第２の出力に応答して比較的遅い第２のスピードで
前記映像中間周波信号処理回路の利得を増大させる利得
制御回路と、前記判定回路と前記利得制御回路とに接続
され、前記判定回路から前記第１の出力が１水平周期よ
りも長い所定期間導出されないとき、前記利得制御回路
における前記第２のスピードを、該第２のスピードより
も速い第３のスピードに変更する利得変化スピード変更
回路とを備えて構成されている。
この発明における利得変化スピード変更回路は、映像検
波信号が過大に減衰することにより、映像検波信号のピ
ークが１水平期間よりも長い所定期間基準値に達しない
ときには、映像中間周波信号処理回路の利得の増大スピ
ードを速くして、映像検波信号の振幅の回復を早める。
波信号が過大に減衰することにより、映像検波信号のピ
ークが１水平期間よりも長い所定期間基準値に達しない
ときには、映像中間周波信号処理回路の利得の増大スピ
ードを速くして、映像検波信号の振幅の回復を早める。
第１図はこの発明による自動利得制御回路の一実施例を
示すブロック図である。図において、映像中間周波信号
処理回路11は、利得可変増幅回路12およびAM検波回路13
を含んで構成されている。図示しないチューナより入力
端子14に与えられた映像中間周波信号は、利得可変増幅
回路12で増幅され、AM検波回路13でAM検波されて、出力
端子15より映像検波信号として出力される。
示すブロック図である。図において、映像中間周波信号
処理回路11は、利得可変増幅回路12およびAM検波回路13
を含んで構成されている。図示しないチューナより入力
端子14に与えられた映像中間周波信号は、利得可変増幅
回路12で増幅され、AM検波回路13でAM検波されて、出力
端子15より映像検波信号として出力される。
この実施例に係るAGC回路21は、コンデンサC1を急速に
充電するための急速充電回路22を含んで構成されてい
る。急速充電回路22以外の回路部分の機能は、第４図に
示す従来のAGC回路16の機能と実質的に同様である。
充電するための急速充電回路22を含んで構成されてい
る。急速充電回路22以外の回路部分の機能は、第４図に
示す従来のAGC回路16の機能と実質的に同様である。
映像中間周波信号処理回路11より出力される映像検波信
号は、電圧比較器23の正入力に与えられる。電圧比較器
23の負入力には基準電圧VAが与えられている。電圧比較
器23は、映像検波信号の電圧V1（この実施例では同期負
極性の映像信号の電圧）が基準電圧VAよりも大きいとき
は正、小さいときは負の信号を出力する。電圧比較器23
の出力信号は、スイッチ回路24および、急速充電回路22
のリトリガブル単安定マルチバイブレータ25に与えられ
る。
号は、電圧比較器23の正入力に与えられる。電圧比較器
23の負入力には基準電圧VAが与えられている。電圧比較
器23は、映像検波信号の電圧V1（この実施例では同期負
極性の映像信号の電圧）が基準電圧VAよりも大きいとき
は正、小さいときは負の信号を出力する。電圧比較器23
の出力信号は、スイッチ回路24および、急速充電回路22
のリトリガブル単安定マルチバイブレータ25に与えられ
る。
スイッチ回路24は、電圧比較器23の出力信号が正のとき
接点P1側、負のとき接点P2側にそれぞれ接続される。こ
れにより、映像検波信号の電圧V1が基準電圧VAよりも大
きいときはコンデンサC1は充電、小さいときはコンデン
サC1は放電される。
接点P1側、負のとき接点P2側にそれぞれ接続される。こ
れにより、映像検波信号の電圧V1が基準電圧VAよりも大
きいときはコンデンサC1は充電、小さいときはコンデン
サC1は放電される。
定常状態（第5A図参照）では、電圧比較器23の出力信号
は、映像検波信号に含まれる同期信号の先端部分に対応
して短期間だけ負になるパルス波形を示す。リトリガブ
ル単安定マルチバイブレータ25は、この負のパルスによ
りトリガされ、そのトリガから200μsecの間ハイレベル
にある信号を出力する。200μsecの経過前に再トリガさ
れると、その再トリガから200μsecの間はリトリガブル
単安定マルチバイブレータ25の出力信号はハイレベルに
保たれる。水平同期信号の周期が63μsecであることよ
り、通常、リトリガブル単安定マルチバイブレータ25は
63μsecごとにトリガされる。したがって、定常状態で
は、リトリガブル単安定マルチバイブレータ25の出力信
号はハイレベルのままである。この出力信号がローレベ
ルに反転するのは、映像検波信号に含まれる水平同期信
号の先端部分の電圧レベルが、水平同期信号の３周期を
越えて基準電圧VA以上となるとき（第3B図参照）であ
る。すなわち、映像検波信号の過大な振幅減衰があった
ときのみ、リトリガブル単安定マルチバイブレータ25の
出力信号はハイレベルからローレベルに反転する。
は、映像検波信号に含まれる同期信号の先端部分に対応
して短期間だけ負になるパルス波形を示す。リトリガブ
ル単安定マルチバイブレータ25は、この負のパルスによ
りトリガされ、そのトリガから200μsecの間ハイレベル
にある信号を出力する。200μsecの経過前に再トリガさ
れると、その再トリガから200μsecの間はリトリガブル
単安定マルチバイブレータ25の出力信号はハイレベルに
保たれる。水平同期信号の周期が63μsecであることよ
り、通常、リトリガブル単安定マルチバイブレータ25は
63μsecごとにトリガされる。したがって、定常状態で
は、リトリガブル単安定マルチバイブレータ25の出力信
号はハイレベルのままである。この出力信号がローレベ
ルに反転するのは、映像検波信号に含まれる水平同期信
号の先端部分の電圧レベルが、水平同期信号の３周期を
越えて基準電圧VA以上となるとき（第3B図参照）であ
る。すなわち、映像検波信号の過大な振幅減衰があった
ときのみ、リトリガブル単安定マルチバイブレータ25の
出力信号はハイレベルからローレベルに反転する。
リトリガブル単安定マルチバイブレータ25の出力信号は
スイッチ回路26に与えられる。スイッチ回路26は、リト
リガブル単安定マルチバイブレータ25の出力信号がハイ
レベルのときはオフ、ローレベルのときはオンとなる。
通常、スイッチ回路26はオフであるため、コンデンサC1
の充電電流は定電流源27を通じて与えられる。コンデン
サC1の放電電流を規定する定電流源28の電流値をI1とす
ると、定電流源27の電流値は従来と同様にI1/50に設定
される。これにより、映像検波信号の振幅が過大に減衰
することによってリトリガブル単安定マルチバイブレー
タ25の出力信号がローレベルに反転しない限り、第４図
に示す従来のAGC回路と同様の自動利得制御が行われ
る。
スイッチ回路26に与えられる。スイッチ回路26は、リト
リガブル単安定マルチバイブレータ25の出力信号がハイ
レベルのときはオフ、ローレベルのときはオンとなる。
通常、スイッチ回路26はオフであるため、コンデンサC1
の充電電流は定電流源27を通じて与えられる。コンデン
サC1の放電電流を規定する定電流源28の電流値をI1とす
ると、定電流源27の電流値は従来と同様にI1/50に設定
される。これにより、映像検波信号の振幅が過大に減衰
することによってリトリガブル単安定マルチバイブレー
タ25の出力信号がローレベルに反転しない限り、第４図
に示す従来のAGC回路と同様の自動利得制御が行われ
る。
第3A図に示すように、入力端子14に与えられる映像中間
周波信号の振幅が過大に減衰すると、第3B図に示すよう
に出力端子15から出力される映像検波信号の振幅も大き
く減衰する。AGC回路21の従来と同様の自動利得制御動
作によって、コンデンサC1の充電電圧V2はゆっくりと上
昇し、利得可変増幅回路12の利得が徐々に大きくなるこ
とにより、映像検波信号の振幅は次第に回復してくる
が、200μsecの期間が経過しても映像検波信号に含まれ
る水平同期信号の先端部分の電圧レベルが基準電圧VAに
達しないときは、リトリガブル単安定マルチバイブレー
タ25の出力信号はハイレベルからローレベルに反転す
る。
周波信号の振幅が過大に減衰すると、第3B図に示すよう
に出力端子15から出力される映像検波信号の振幅も大き
く減衰する。AGC回路21の従来と同様の自動利得制御動
作によって、コンデンサC1の充電電圧V2はゆっくりと上
昇し、利得可変増幅回路12の利得が徐々に大きくなるこ
とにより、映像検波信号の振幅は次第に回復してくる
が、200μsecの期間が経過しても映像検波信号に含まれ
る水平同期信号の先端部分の電圧レベルが基準電圧VAに
達しないときは、リトリガブル単安定マルチバイブレー
タ25の出力信号はハイレベルからローレベルに反転す
る。
このローレベルの信号に応答してスイッチ回路26はオン
するので、コンデンサC1への充電電圧は、定電流源27に
加えて、定電流源29からも供給される。これにより、コ
ンデンサC1の充電電圧V2は急速に上昇し、利得可変増幅
回路12の利得が急速に増大するので、映像検波信号の振
幅は急激に回復する。そして、映像検波信号に含まれる
水平同期信号の先端部分が基準電圧VAを横切ると、電圧
比較器23から負のパルス信号が出力され、リトリガブル
単安定マルチバイブレータ25がトリガされるとともに、
その負のパルスの期間、スイッチ回路24が接点P2に接続
される。これによりコンデンサC1が幾分放電され、その
充電電圧V2が減少することにより、利得可変増幅回路12
の行き過ぎた利得増大が修正される。そして以後は定常
状態となる。もし利得可変増幅回路12の利得増大が過剰
に行き過ぎておれば、複数水平周期をかけてその修正が
行われることになる。一般には、急速充電用の定電流源
29の電流値I2が放電用の定電流源28の電流値I1とほぼ等
しいとき、上述のオーバーシュートの修正も含めたAGC
スピードが最も早くなるものと予想される。
するので、コンデンサC1への充電電圧は、定電流源27に
加えて、定電流源29からも供給される。これにより、コ
ンデンサC1の充電電圧V2は急速に上昇し、利得可変増幅
回路12の利得が急速に増大するので、映像検波信号の振
幅は急激に回復する。そして、映像検波信号に含まれる
水平同期信号の先端部分が基準電圧VAを横切ると、電圧
比較器23から負のパルス信号が出力され、リトリガブル
単安定マルチバイブレータ25がトリガされるとともに、
その負のパルスの期間、スイッチ回路24が接点P2に接続
される。これによりコンデンサC1が幾分放電され、その
充電電圧V2が減少することにより、利得可変増幅回路12
の行き過ぎた利得増大が修正される。そして以後は定常
状態となる。もし利得可変増幅回路12の利得増大が過剰
に行き過ぎておれば、複数水平周期をかけてその修正が
行われることになる。一般には、急速充電用の定電流源
29の電流値I2が放電用の定電流源28の電流値I1とほぼ等
しいとき、上述のオーバーシュートの修正も含めたAGC
スピードが最も早くなるものと予想される。
上記実施例によれば、映像検波信号が過大に減衰してそ
のピーク（すなわち水平同期信号の先端）が200μsecよ
りも長い期間、基準電圧VAを横切らないときには、急速
充電回路22により利得可変増幅回路12の利得の増大スピ
ードが速められ、その結果、像検波信号の振幅の回復が
大幅に早められる。したがって、コンデンサC1の容量値
を大きくして出力波形の安定性を図ったとしても、それ
によって応答スピードが遅くなる不都合は生じない。
のピーク（すなわち水平同期信号の先端）が200μsecよ
りも長い期間、基準電圧VAを横切らないときには、急速
充電回路22により利得可変増幅回路12の利得の増大スピ
ードが速められ、その結果、像検波信号の振幅の回復が
大幅に早められる。したがって、コンデンサC1の容量値
を大きくして出力波形の安定性を図ったとしても、それ
によって応答スピードが遅くなる不都合は生じない。
第２図は、第１図に示すAGC回路21を集積回路で構成す
るときの一回路構成例を示す回路図である。急速充電回
路22以外の回路部分の構成は第４図に示す従来のAGC回
路16と同様である。第２図において、トランジスタQ1,Q
2より成る差動増幅回路17は第１図の電圧比較器23およ
びスイッチ回路24に相当し、トランジスタQ3,Q6より成
るカレントミラー回路、抵抗R1,R4および定電流源18は
第１図の充電用定電流源27に相当する。また、トランジ
スタQ4,Q5より成るカレントミラー回路、抵抗R2、R3、ト
ランジスタQ7,Q8より成るカレントミラー回路および定
電流源18は、第１図の放電用定電流源28に相当する。定
電流源18の電流値をI1と設定し、またR1＝R2＝R3，R4＝
50R1，R5＝R6と設定することにより、定常状態での動作
時のコンデンサC1の充電電流がI1、放電電流I1/50とな
るように構成されている。
るときの一回路構成例を示す回路図である。急速充電回
路22以外の回路部分の構成は第４図に示す従来のAGC回
路16と同様である。第２図において、トランジスタQ1,Q
2より成る差動増幅回路17は第１図の電圧比較器23およ
びスイッチ回路24に相当し、トランジスタQ3,Q6より成
るカレントミラー回路、抵抗R1,R4および定電流源18は
第１図の充電用定電流源27に相当する。また、トランジ
スタQ4,Q5より成るカレントミラー回路、抵抗R2、R3、ト
ランジスタQ7,Q8より成るカレントミラー回路および定
電流源18は、第１図の放電用定電流源28に相当する。定
電流源18の電流値をI1と設定し、またR1＝R2＝R3，R4＝
50R1，R5＝R6と設定することにより、定常状態での動作
時のコンデンサC1の充電電流がI1、放電電流I1/50とな
るように構成されている。
第２図の急速充電回路22において、第１図のリトリガブ
ル単安定マルチバイブレータ25の機能は、トランジスタ
Q9,Q10、抵抗R7〜R9、コンデンサC2、トランジスタQ11,
Q12より成る差動増幅回路および基準電圧VBにより達成
される。すなわち、水平同期信号の先端部分で映像検波
信号の電圧V1が基準電圧VA以下になると、差動増幅回路
17のトランジスタQ2が導通することより、トランジスタ
Q9,Q10が導通する。これによりコンデンサC2が瞬時に放
電され、初期状態にリセットされる。次に映像検波信号
の電圧V1が基準電圧以下になると、トランジスタQ2,Q9,
Q10は非導通となり、コンデンサC2はその容量値および
抵抗R9の抵抗値により規定される時定数で充電される。
この時定数は、200μsec経過時にコンデンサC2の充電電
圧V3が基準電圧VBと等しくなるように設定される。
ル単安定マルチバイブレータ25の機能は、トランジスタ
Q9,Q10、抵抗R7〜R9、コンデンサC2、トランジスタQ11,
Q12より成る差動増幅回路および基準電圧VBにより達成
される。すなわち、水平同期信号の先端部分で映像検波
信号の電圧V1が基準電圧VA以下になると、差動増幅回路
17のトランジスタQ2が導通することより、トランジスタ
Q9,Q10が導通する。これによりコンデンサC2が瞬時に放
電され、初期状態にリセットされる。次に映像検波信号
の電圧V1が基準電圧以下になると、トランジスタQ2,Q9,
Q10は非導通となり、コンデンサC2はその容量値および
抵抗R9の抵抗値により規定される時定数で充電される。
この時定数は、200μsec経過時にコンデンサC2の充電電
圧V3が基準電圧VBと等しくなるように設定される。
定常状態では、63μsecごとに映像検波信号の水平同期
信号の先端部分が基準電圧VAを横切るため、コンデンサ
C2は63μsecごとにリセットされ、その充電電圧が基準
電圧VBに達することはない。ところが、第3A図に示すよ
うに、映像中間周波信号の振幅が過度に減衰すると、第
3B図に示すように水平同期信号の何周期にもわたって映
像検波信号の電圧V1が基準電圧VA以下とならないことに
より、コンデンサC2はリセットされることなく充電され
続け、その充電電圧V3は第3D図に示すように増大し続け
る。そして200μsecが経過すると、コンデンサC2の充電
電圧V3が基準電圧VBを越え、その時点でトランジスタQ
11は非導通から導通、トランジスタQ12は導通から非導
通にそれぞれ反転する。
信号の先端部分が基準電圧VAを横切るため、コンデンサ
C2は63μsecごとにリセットされ、その充電電圧が基準
電圧VBに達することはない。ところが、第3A図に示すよ
うに、映像中間周波信号の振幅が過度に減衰すると、第
3B図に示すように水平同期信号の何周期にもわたって映
像検波信号の電圧V1が基準電圧VA以下とならないことに
より、コンデンサC2はリセットされることなく充電され
続け、その充電電圧V3は第3D図に示すように増大し続け
る。そして200μsecが経過すると、コンデンサC2の充電
電圧V3が基準電圧VBを越え、その時点でトランジスタQ
11は非導通から導通、トランジスタQ12は導通から非導
通にそれぞれ反転する。
すると、今までトランジスタQ12を介して流れていた定
電流源30の電流がトランジスタQ11を介して流れるの
で、トランジスタQ13は導通から非導通に反転し、トラ
ンジスタQ14は非導通から導通に反転する。トランジス
タQ14,Q3より成るカレントミラー回路において、R10＝R
1と設定しておくことにより、定電流源18の電流I1と等
しい電流がトランジスタQ14のコレクタからコンデンサC
1に供給され、トランジスタQ6のコレクタから供給され
るI1/50の電流と相俟って、コンデンサC1は急速に充電
される。そして、利得可変増幅回路12の利得の急速な増
大により映像検波信号の水平同期信号の先端が基準電圧
VAを横切ると、トランジスタQ2,Q9,Q10が導通してコン
デンサC2はリセットされ、その充電電圧は瞬時に0Vに低
下する。そして以後は定常状態での自動利得制御動作が
行われる。
電流源30の電流がトランジスタQ11を介して流れるの
で、トランジスタQ13は導通から非導通に反転し、トラ
ンジスタQ14は非導通から導通に反転する。トランジス
タQ14,Q3より成るカレントミラー回路において、R10＝R
1と設定しておくことにより、定電流源18の電流I1と等
しい電流がトランジスタQ14のコレクタからコンデンサC
1に供給され、トランジスタQ6のコレクタから供給され
るI1/50の電流と相俟って、コンデンサC1は急速に充電
される。そして、利得可変増幅回路12の利得の急速な増
大により映像検波信号の水平同期信号の先端が基準電圧
VAを横切ると、トランジスタQ2,Q9,Q10が導通してコン
デンサC2はリセットされ、その充電電圧は瞬時に0Vに低
下する。そして以後は定常状態での自動利得制御動作が
行われる。
なお上記実施例では、急速充電に入るための待ち時間を
200μsecに設定したが、この待ち時間は１水平周期（63
μsec）よりも大きければよく、またそれ程正確な値の
設定は必要ない。したがってコンデンサC2の精度はそれ
程高いものは要求されず、また必要な容量値も数10pF程
度であるため、急速充電回路22は容易に集積回路化が可
能である。
200μsecに設定したが、この待ち時間は１水平周期（63
μsec）よりも大きければよく、またそれ程正確な値の
設定は必要ない。したがってコンデンサC2の精度はそれ
程高いものは要求されず、また必要な容量値も数10pF程
度であるため、急速充電回路22は容易に集積回路化が可
能である。
上記実施例のAGC回路21を第４図に示す従来のAGC回路16
と比べた場合、比較的簡単な回路構成の急速充電回路22
の追加のみで済み、またAGC回路全体の集積回路化も外
付部品や外部端子の増加なく実現できる。ただし、コン
デンサC1は上記実施例、従来のいずれの場合においても
外付となる。
と比べた場合、比較的簡単な回路構成の急速充電回路22
の追加のみで済み、またAGC回路全体の集積回路化も外
付部品や外部端子の増加なく実現できる。ただし、コン
デンサC1は上記実施例、従来のいずれの場合においても
外付となる。
以上説明したように、この発明によれば、利得変化スピ
ード変更回路を設けることにより、映像検波信号が過大
に減衰してそのピークが１水平周期よりも長い所定期間
基準値に達しないときには、映像中間周波信号処理回路
の利得の増大スピードを速くして、映像検波信号の振幅
の回復を早めるようにしたので、出力波形の安定性を高
めても、応答スピードが遅くなることはなく、出力波形
の安定性および応答スピードの高速性の両者を容易に両
立させることができるという効果がある。
ード変更回路を設けることにより、映像検波信号が過大
に減衰してそのピークが１水平周期よりも長い所定期間
基準値に達しないときには、映像中間周波信号処理回路
の利得の増大スピードを速くして、映像検波信号の振幅
の回復を早めるようにしたので、出力波形の安定性を高
めても、応答スピードが遅くなることはなく、出力波形
の安定性および応答スピードの高速性の両者を容易に両
立させることができるという効果がある。
第１図はこの発明による自動利得制御回路の一実施例を
示すブロック図、第２図はこの発明による自動利得制御
回路を集積回路により構成する場合の一回路構成例を示
す回路図、第3A図から第3D図は第１図および第２図に示
す自動利得制御回路の動作を示す波形図、第４図は従来
の自動利得制御回路を示す回路図、第5A図，第5B図およ
び第6A図から第6C図は第４図の自動利得制御回路の動作
を示す波形図である。 図において、11は映像中間周波信号処理回路、12は利得
可変増幅回路、13はAM検波回路、21はAGC回路、22は急
速充電回路、23は電圧比較器、24および26はスイッチ回
路、25はリトリガブル単安定マルチバイブレータ、27〜
29は定電流源、C1はコンデンサ、VAは基準電圧である。 なお、各図中同一符号は同一または相当部分を示す。
示すブロック図、第２図はこの発明による自動利得制御
回路を集積回路により構成する場合の一回路構成例を示
す回路図、第3A図から第3D図は第１図および第２図に示
す自動利得制御回路の動作を示す波形図、第４図は従来
の自動利得制御回路を示す回路図、第5A図，第5B図およ
び第6A図から第6C図は第４図の自動利得制御回路の動作
を示す波形図である。 図において、11は映像中間周波信号処理回路、12は利得
可変増幅回路、13はAM検波回路、21はAGC回路、22は急
速充電回路、23は電圧比較器、24および26はスイッチ回
路、25はリトリガブル単安定マルチバイブレータ、27〜
29は定電流源、C1はコンデンサ、VAは基準電圧である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】映像中間周波信号を増幅しかつ検波して、
映像検波信号を出力する映像中間周波信号処理回路と、 前記映像中間周波信号処理回路に接続され、前記映像検
波信号の振幅のピークが基準値よりも大きいか小さいか
を判定し、大きいとき第１の出力、小さいとき第２の出
力を導出する判定回路と、 前記判定回路と前記映像中間周波信号処理回路とに接続
され、前記第１の出力に応答して比較的速い第１のスピ
ードで前記映像中間周波信号処理回路の利得を減少さ
せ、前記第２の出力に応答して比較的遅い第２のスピー
ドで前記映像中間周波信号処理回路の利得を増大させる
利得制御回路と、 前記判定回路と前記利得制御回路とに接続され、前記判
定回路から前記第１の出力が１水平周期よりも長い所定
期間導出されないとき、前記利得制御回路における前記
第２のスピードを、該第２のスピードよりも速い第３の
スピードに変更する利得変化スピード変更回路とを備え
る自動利得制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188818A JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
| US07/300,977 US4884141A (en) | 1988-07-27 | 1989-01-24 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188818A JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0237885A JPH0237885A (ja) | 1990-02-07 |
| JPH0695741B2 true JPH0695741B2 (ja) | 1994-11-24 |
Family
ID=16230354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188818A Expired - Fee Related JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4884141A (ja) |
| JP (1) | JPH0695741B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734518B2 (ja) * | 1988-03-17 | 1998-03-30 | ソニー株式会社 | テレビジョンカメラ一体型磁気記録装置 |
| DE3925329A1 (de) * | 1989-07-31 | 1991-02-07 | Siemens Ag | Schaltungsanordnung zum regeln der amplitude von videosignalen |
| DE59102840D1 (de) * | 1991-01-16 | 1994-10-13 | Siemens Ag | Amplitudenregeleinrichtung. |
| JPH04314279A (ja) * | 1991-04-12 | 1992-11-05 | Pioneer Electron Corp | Ａｇｃ回路 |
| US5463603A (en) * | 1992-03-18 | 1995-10-31 | Imp, Inc. | Computer disk drive integrated data path circuit optimized for handling both data and servo signals |
| US5371763A (en) * | 1992-11-13 | 1994-12-06 | At&T Corp. | Packet mode digital data receiver |
| CA2106439A1 (en) * | 1992-11-13 | 1994-05-14 | Yusuke Ota | Burst mode digital data receiver |
| JPH06244889A (ja) * | 1993-02-15 | 1994-09-02 | Fujitsu Ltd | モデム復調部用受信レベル調整回路 |
| JP3525446B2 (ja) * | 1993-02-19 | 2004-05-10 | 富士通株式会社 | 情報処理装置 |
| FR2705520B1 (fr) * | 1993-05-19 | 1995-08-04 | Sgs Thomson Microelectronics | Dispositif d'ajustement du niveau du noir d'un signal vidéo. |
| US5603113A (en) * | 1993-06-16 | 1997-02-11 | Oki Telecom | Automatic gain control circuit for both receiver and transmitter adjustable amplifiers including a linear signal level detector with DC blocking, DC adding, and AC removing components |
| KR0151414B1 (ko) * | 1993-12-30 | 1998-10-15 | 김광호 | 영상처리 시스템의 자동이득 조절회로 |
| FR2726706B1 (fr) * | 1994-11-07 | 1997-01-03 | Thomson Consumer Electronics | Dispositif de generation de fonctions de transfert definies par intervalles |
| US5822017A (en) * | 1995-05-30 | 1998-10-13 | Samsung Electronics Co., Ltd. | AGC for video signal comprising fusible links |
| DE69624333T2 (de) * | 1995-07-21 | 2003-06-18 | Koninkl Philips Electronics Nv | Vorrichtung zur drahtlosen digitalen kommunikation und spitzenwertermittlung |
| US5841316A (en) * | 1996-05-24 | 1998-11-24 | Shau; Jeng-Jye | Analog signal processing circuit for generating automatic-gain controlled reference-signal-biased output signals |
| JP3325469B2 (ja) * | 1996-09-18 | 2002-09-17 | 株式会社東芝 | 自動利得制御ループ回路 |
| EP0847193A1 (fr) * | 1996-12-06 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Circuit d'amplification pour un signal à fréquence intermédiaire d'un récepteur d'ondes hertziennes |
| JP2000151442A (ja) * | 1998-11-17 | 2000-05-30 | Sony Corp | Ａｇｃ回路 |
| WO2001043122A2 (en) | 1999-12-10 | 2001-06-14 | Seagate Technology Llc | Magnetic disc having physical servo patterns with a magnetic carrier, and method of making and using the same |
| EP1298795A3 (en) * | 2001-09-27 | 2004-05-06 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| DE10158417A1 (de) * | 2001-11-29 | 2003-06-12 | Philips Intellectual Property | Schneller AGC-Detektor |
| JP4054716B2 (ja) * | 2003-05-16 | 2008-03-05 | 沖電気工業株式会社 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
| TW201218621A (en) * | 2010-10-29 | 2012-05-01 | Anpec Electronics Corp | Device and method for signal amplification |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624290A (en) * | 1969-12-30 | 1971-11-30 | Zenith Radio Corp | Television receiver agc system keyed in response to time coincidence of sync and flyback pulses |
| US3898380A (en) * | 1973-10-17 | 1975-08-05 | Motorola Inc | AGC Detector circuit having noise and overload correction capability |
| US4292598A (en) * | 1978-06-01 | 1981-09-29 | Tokyo Shibaura Denki Kabushiki Kaisha | Automatic gain control circuit |
| JPS5515857U (ja) * | 1978-07-17 | 1980-01-31 | ||
| US4371842A (en) * | 1980-10-24 | 1983-02-01 | Sperry Corporation | Self-adjusting dual mode automatic gain control circuit |
| US4433304A (en) * | 1981-08-19 | 1984-02-21 | General Electric Company | Automatic noise rejection for use in scanner and the like |
| GB2192465B (en) * | 1986-07-12 | 1990-03-21 | Marconi Instruments Ltd | Signal measurement |
-
1988
- 1988-07-27 JP JP63188818A patent/JPH0695741B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-24 US US07/300,977 patent/US4884141A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4884141A (en) | 1989-11-28 |
| JPH0237885A (ja) | 1990-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0695741B2 (ja) | 自動利得制御回路 | |
| US4115812A (en) | Automatic gain control circuit | |
| EP0091719A1 (en) | Line synchronizing circuit for a picture display device and picture display device comprising such a circuit | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| US4520393A (en) | Synchronizing circuit arrangement for deriving and processing a synchronizing signal contained in an incoming video signal | |
| JPH1196787A (ja) | ピークホールド回路およびそれを備える赤外線通信装置 | |
| USRE30839E (en) | Monostable multivibrator | |
| US4194087A (en) | Control circuit and FM stereo receiver using same | |
| FI72627B (fi) | Reduktion av bruskaensligheten i ett automatiskt foerstaerkningsregleringssystem foer televisionsmottagare. | |
| US6246285B1 (en) | AGC circuit based on a peak detection system | |
| US3560648A (en) | Sampled data automatic gain control circuit | |
| US3596109A (en) | Peak detection circuit | |
| EP0406947B1 (en) | Synchronizing circuit including an oscillator | |
| CN113721039A (zh) | 一种高精度i/f转换电路 | |
| JP4530767B2 (ja) | サンプリング回路 | |
| US3980816A (en) | A.G.C. circuit for a video signal | |
| US5003391A (en) | Circuitry for processing a synchronizing signal | |
| EP0456102B1 (en) | Apparatus for conditioning a signal parameter | |
| US4051442A (en) | Gain control circuits for audio amplifiers | |
| JPH0671315B2 (ja) | フイ−ドバツク型クランプ回路 | |
| JP3019315B2 (ja) | Ａｆｃロック判別回路 | |
| KR940002985Y1 (ko) | Tv의 수직동기 신호분리 회로 | |
| KR790000819B1 (ko) | 선택 자동 이득 조절 회로 | |
| JPS60226283A (ja) | Ａｇｃ回路 | |
| JPH0312832B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |