JPH0693180B2 - ビツトマツプ・デイスプレイ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画素単位のデジタル画像データを処理する
画像編集装置等のデータ処理システムで使用するのに好
適なインターレース方式の高解像度ビットマップ・ディ
スプレイ装置の改良に係り、特に、ビット単位のデータ
を処理することが要求される大容量のビットマップ・デ
ィスプレイメモリへ連続的に描画できる期間を長くする
ことによって、画面の表示品質を低下させることなく、
複雑な描画でも、短時間で迅速に処理できるようにした
ビットマップ・ディスプレイ装置に関する。

〔従来の技術〕

従来から、画素単位のデジタル画像データを処理する画
像編集装置等においては、精密な画像編集が行えるよう
に、非常に高い解像度のビットマップ・ディスプレイが
使用されている。

ところが、高解像度のビットマップ・ディスプレイの場
合、例えば、６ドット/mm程度の解像度でA4版フルサイ
ズを表示するためには、画面のドットサイズが1,500×
2,000（ドット）程度になるので、ディスプレイ用のバ
ッファメモリ、すなわちディスプレイメモリとしては、
300〜400Kバイトのような大容量のメモリが必要にな
る。

そのため、従来のビットマップメモリの書込み制御方式
では、フラッシュレス・モードの場合、ディスプレイメ
モリの書換え可能な期間（描画期間）は、CRTディスプ
レイへの表示期間を除く期間に限られており、連続して
描画できる期間が非常に短くなる。したがって、一画面
分のデータの書換えに要する時間が極めて長くなり、操
作能率が低下する。

これに対して、表示を一時停止して描画するフラッシュ
・モードの方法を用いれば、連続して描画できる期間
は、任意の長さに設定できるが、このモードの場合に
は、表示画面に一時停止期間が存在するため、表示品質
が低下して、非常に見難くい画面になる、という不都合
があった。

〔発明が解決しようとする課題〕

この発明のビットマップ・ディスプレイ装置では、従来
のビットマップメモリの書込み制御方式におけるこのよ
うな不都合を解決し、CRTディスプレイの表示を乱すこ
となしに、連続的にディスプレイメモリへの描画を可能
にすることによって、ビットマップメモリへの高速度の
描画機能を実現することを目的とする。

〔課題を解決するための手段〕

この発明では、第１に、 インターレース方式のCRTディスプレイと、該ディスプ
レイの一画面分の記憶容量を有し、奇数ライン領域と偶
数ライン領域とに分割されたビットマップ・ディスプレ
イメモリと、表示アドレスの制御を行う第１のコントロ
ーラと、描画アドレスの制御と前記ディスプレイメモリ
への書込み制御とを行う第２のコントローラと、前記第
１および第２のコントローラから出力されるアドレス信
号を選択するマルチプレクサとを具備し、中央処理装置
によって制御されるデータ処理システムに接続されるビ
ットマップ・ディスプレイ装置において、 前記奇数ライン領域と偶数ライン領域とに分割されたデ
ィスプレイメモリは、それぞれの領域毎にアドレス入力
を備え、 前記マルチプレクサは、前記ディスプレイメモリの各ア
ドレス入力と、前記表示アドレスの制御を行う第１のコ
ントローラおよび前記ライン領域へのデータの書込みを
可能にする制御信号を出力する前記第２のコントローラ
との間にそれぞれ接続された構成を備え、 前記第２のコントローラから出力される前記分割された
ディスプレイメモリの各ライン領域へのデータの書込み
を可能にする制御信号の出力期間を、前記インターレー
ス方式のCRTディスプレイの１画面の走査期間よりも長
く設定し、 その間は、一方の領域へ描画データを連続的に書込むよ
うに制御するとともに、他方の領域のみから表示データ
を読出してCRTディスプレイへ表示することにより、前
記奇数ライン領域と偶数ライン領域との両領域への書込
み動作が独立して行えるようにしている。

第２に、 インターレース方式のCRTディスプレイと、該ディスプ
レイの一画面分の記憶容量を有し、奇数ライン領域と偶
数ライン領域とに分割されたビットマップ・ディスプレ
イメモリと、表示アドレスの制御を行う第１のコントロ
ーラと、描画アドレスの制御と前記ディスプレイメモリ
への書込み制御とを行う第２のコントローラと、前記第
１および第２のコントローラから出力されるアドレス信
号を選択するマルチプレクサとを具備し、中央処理装置
によって制御されるデータ処理システムに接続されるビ
ットマップ・ディスプレイ装置において、 前記奇数ライン領域と偶数ライン領域とに分割されたデ
ィスプレイメモリは、それぞれの領域毎にアドレス入力
を備え、 前記マルチプレクサは、前記ディスプレイメモリの各ア
ドレス入力と、前記表示アドレスの制御を行う第１のコ
ントローラおよび前記ライン領域へのデータの書込みを
可能にする制御信号を出力する前記第２のコントローラ
との間にそれぞれ接続された構成を備え、 前記第２のコントローラから出力される前記分割された
ディスプレイメモリの各ライン領域へのデータの書込み
を可能にする制御信号の出力期間を、任意に設定し、 その間は、一方の領域へ描画データを連続的に書込むよ
うに制御するとともに、他方の領域のみから表示データ
を読出してCRTディスプレイへ表示し、かつ、前記一方
の領域のラインの走査期間中には、前記CRTディスプレ
イへの表示を停止することにより、前記奇数ライン領域
と偶数ライン領域との両領域への書込み動作が独立して
行えるようにしている。

〔インターレース方式のディスプレイの基本動作〕

ここで、この発明のビットマップ・ディスプレイ装置に
ついて、そのインターレース方式のディスプレイの表示
制御に関連する構成と書込み動作を、図面を参照して説
明する。

第１図は、この発明のビットマップ・ディスプレイ装置
の一実施例を示す機能ブロック図である。図面におい
て、１はCRTディスプレイ、２はP/S（パラレル／シリア
ル）変換器、３はディスプレイメモリで、3Aはその奇数
ライン用メモリ領域、3Bは偶数ライン用メモリ領域、4A
は第１のマルチプレクサ、4Bは第２のマルチプレクサ、
５は表示アドレスコントローラ、６は描画コントローラ
を示し、また、▲▼と▲▼は書込み制御信
号を示す。

各部の機能は、次のとおりである。

CRTディスプレイ１は、インターレース（いわゆる飛越
し走査）方式のビットマップ・ディスプレイである。

P/S変換器２は、ディスプレイメモリ３からパラレルに
出力されるデータを、シリアルデータに変換して、CRT
ディスプレイ１へ送出する。

ディスプレイメモリ３は、CRTディスプレイ１の一画面
分の記憶容量を有しており、奇数ライン（ODDライン）
用メモリ領域3Aと、偶数ライン（EVENライン）用メモリ
領域3Bとに分割されている。これらの各領域3A,3Bは、
それぞれ独立したアドレス入力1,アドレス入力２を有し
ており、また、第１のマルチプレクサ4A,第２のマルチ
プレクサ4Bの出力がそれぞれ接続されている。また、デ
ータ入力は、図示されないデータ処理システムから、両
方のライン用領域へ共通に与えられる。

このディスプレイメモリ３では、奇数ライン用メモリ領
域3Aは、アドレス入力１が活性となり、かつ書込み制御
信号▲▼が非活性のとき、与えられたアドレスの
データが、データ出力１からP/S変換器２へ入力され
る。

また、アドレス入力１が活性で、かつ書込み制御信号▲
▼も活性のとき、データ入力からのデータが、与
えられたアドレスに書込まれる。なお、アドレス入力１
が非活性のときは、このメモリ領域3Aの読出し／書込み
動作は行えない。

偶数ライン用メモリ領域3Bも、アドレス入力２と、書込
み制御信号▲▼とによって、同様の動作が行われ
る。

このように構成することにより、ディスプレイメモリ３
の２つのメモリ領域3A,3Bは、それぞれ独立して、上述
の動作を行うことが可能となる。そのため、そのデータ
出力１とデータ出力２へ、同時に、各メモリ領域3A,3B
からのデータが出力されることもあり得る。

そこで、この発明のビットマップ・ディスプレイ装置で
は、後述の描画コントローラ６が、第１と第２のマルチ
プレクサ4A,4B、および書込み制御信号▲▼，▲
▼を制御することによって、２つのメモリ領域3
A,3Bからのデータが、同時に出力されないようにしてい
る。

第１のマルチプレクサ4Aと、第２のマルチプレクサ4Bは
描画コントローラ６から出力される描画アドレス信号
と、表示アドレスコントローラ５から出力される表示ア
ドレス信号の内から、そのいずれか一方を選択して、デ
ィスプレイメモリ３のアドレス入力1,アドレス入力２へ
入力する。

表示アドレスコントローラ５は、ディスプレイメモリ３
の表示アドレス信号を出力する。

描画コントローラ６は、ディスプレイメモリ３の描画ア
ドレス信号を出力するとともに、第１のマルチプレクサ
4A,第２のマルチプレクサ4Bの出力が、同時に発生され
ないようにそのタイミングを制御し、また、書込み制御
信号▲▼，▲▼についても、同様に、両制
御信号が同時に発生されないようにその発生タイミング
を制御する。

次に、この第１図に示したこの発明のビットマップ・デ
ィスプレイ装置について、その描画時の動作を説明す
る。

まず、基本的な動作では、インターレース方式のCRTデ
ィスプレイ１の非走査ラインとなる期間、すなわち非表
示期間に同期して、描画コントローラ６から、メモリ３
のメモリ領域3A,3Bへのデータの書込みを可能にする制
御信号▲▼，▲▼を一方の領域へ出力する
ことにより、一方の領域へ描画データを連続的に書込む
ように制御するとともに、他方の領域から表示データを
読出してCRTディスプレイ１へ表示するようにしてい
る。

第２図は、第１図のビットマップ・ディスプレイ装置に
おいて、インターレース方式のCRTディスプレイ１に表
示するデータの描画時の動作を説明するためのタイムチ
ャートである。

この第２図の場合には、CRTディスプレイ１の非走査ラ
インとなる期間に同期して、描画コントローラ６から、
メモリ３のメモリ領域3A,3Bへのデータの書込み制御信
号▲▼，▲▼を一方の領域へ出力している
ので、その出力タイミングの制御には、CRTディスプレ
イ１の水平・垂直同期信号を利用することができる。

このCRTディスプレイ１には、ディスプレイメモリ３か
ら周期的に読出されるデータが表示される。この読出し
周期は、CRTディスプレイ１の走査速度によって決定さ
れる、一定の値である。

このCRTディスプレイ１は、インターレース方式である
から、例えば、第２図に示すように、奇数ライン２から
走査走査を開始するとすれば、ディスプレイメモリ３の
奇数ライン用メモリ領域3Aから、連続的に、すべてのラ
インのデータを読出して、CRTディスプレイ１へ送出
し、次に、偶数ライン用メモリ領域3Bから、連続的に、
すべてのラインのデータを読出して、CRTディスプレイ
１へ送出する。このような表示読出しによって、表示の
１周期が終了する。

そして、画面の書換えが行われず、ディスプレイメモリ
３へのアクセスが、CRTディスプレイ１への表示のため
の読出しのみの場合には、このような１周期が、順次繰
返えされる。

このように、CRTディスプレイ１へ表示のための、ディ
スプレイメモリ３からのデータ読出しは、奇数ライン用
メモリ領域3A、または偶数ライン用メモリ領域3Bから連
続的に行われる。

したがって、例えば、この奇数ライン用メモリ領域3Aか
ら、表示のためのデータ読出しを行っている期間は、他
方の偶数ライン用メモリ領域3Bへは、描画コントローラ
６による描画データの書込みが可能である。

すなわち、この第２図に示すように、表示アクセスコン
トローラ５から出力される表示アドレス信号は、第１の
マルチプレクサ4Aを通して、奇数ライン用メモリ領域3A
のアドレス入力１へ与えられる。同時に、書込み制御信
号▲▼を非活性とすることにより、奇数ライン用
メモリ領域3Aのデータが、データ出力１へ出力されて、
CRTディスプレイ１へ表示される。

この間に、描画コントローラ６は、描画アドレス信号を
出力し、第２のマルチプレクサ4Bを介して、偶数ライン
用メモリ領域3Bのアドレス入力２へ与え、また、書込み
制御信号▲▼を活性とすることにより、データ入
力に与えられた描画データを、偶数ライン用メモリ領域
3Bへ書込むことができる（偶数ライン描画可能期間）。

同様に、偶数ライン用メモリ領域3Bから、表示のための
データ読出しを行っている期間は、他方の奇数ライン用
メモリ領域3Aへ、描画コントローラ６による描画データ
の書込みを行うことができる（奇数ライン描画可能期
間）。

このように、インターレース方式のCRTディスプレイ装
置においては、１画面の走査期間の間、連続的にディス
プレイメモリへの描画が可能となるため、CRTディスプ
レイの表示を乱すことなく、高精度の描画動作を短時間
で実行することができる。

以上が、この発明のビットマップ・ディスプレイ装置が
前提としているインターレース方式のCRTディスプレイ
装置の基本的な表示制御の構成と動作である。

〔作用〕

第１の実施例（特許請求の範囲第１項の発明）では、こ
のようなインターレース方式のCRTディスプレイ装置に
おいて、描画コントローラから出力されるデータの書込
みを可能にする制御信号の出力期間を、１画面の走査期
間よりも長く設定し、その間は、一方の領域へ描画デー
タを連続的に書込むように制御するとともに、他方の領
域から表示データを読出してCRTディスプレイへ表示す
るようにしている。

また、第２の実施例（特許請求の範囲第２項の発明）で
は、描画コントローラから出力されるデータの書込みを
可能にする制御信号の出力期間を任意に設定し、その間
は、一方の領域へ描画データを連続的に書込むように制
御するとともに、他方の領域のみから表示データを読出
してCRTディスプレイへ表示し、かつ、一方の領域のラ
インの走査期間中には、CRTディスプレイへの表示を停
止するようにしている。

〔実施例１〕 次に、この発明のビットマップ・ディスプレイ装置につ
いて、図面を参照しながら、その実施例を詳細に説明す
る。

この第１の実施例では、高解像度のビットマップ・ディ
スプレイ装置の場合には、一般に、表示される画像の隣
り合う走査ライン、すなわち奇数ラインと偶数ラインと
の相関が非常に強いので、インターレース方式によって
表示する場合に、例えば、奇数ラインの表示データを、
隣り合う偶数ラインのデータで代用しても、表示画像が
大きく乱れることはない、という点に着目し、描画デー
タの書込みを連続的に行うようにしている。

そのため、この実施例では、描画コントローラ６から出
力されるメモリ３のメモリ領域3A,3Bへのデータの書込
み制御信号▲▼、▲▼の出力期間を、１画
面の走査期間よりも長く設定し、その間は、一方の領域
へ描画データを連続的に書込むように制御するととも
に、他方の領域から表示データを読出してCRTディスプ
レイ１へ表示するようにした点に特徴を有している。

第３図は、第１図に示したビットマップ・ディスプレイ
装置において、第１の実施例による描画時の動作を説明
するためのタイムチャートである。

この第１の実施例でも、ディスプレイメモリ３へのアク
セスが、CRTディスプレイ１への表示のための読出しの
みの場合は、先の第２図の動作と同じである。

そこで、画面の書換えのために、ディスプレイメモリ３
へ描画データを書込む場合について説明する。

まず、奇数ライン用メモリ領域3Aへ描画データを書込む
ときは、描画コントローラ６は、描画アドレス信号を出
力し、第１のマルチプレクサ4Aを通して、奇数ライン用
メモリ領域3Aのアドレス入力１を与える。同時に、書込
み制御信号▲▼を活性とすることによって、奇数
ライン用メモリ領域3Aへの描画データの書込みが可能と
なる。すなわち、第３図の表示データ出力の下方に、奇
数ライン領域の描画可能期間と示されている期間は、他
方の偶数ライン領域のみからデータ出力が与えられる。

この間に、表示アドレスコントローラ５は、CRTディス
プレイ１の走査周期に従って、表示アドレス信号を出力
する。この表示アドレス信号は、第２のマルチプレクサ
4Bを介して、常に、偶数ライン用メモリ領域3Bのアドレ
ス入力２へ入力される。

以上のように、第１の実施例においては、描画データを
書込んでいない場合の走査では、奇数ライン用メモリ領
域3Aのデータの表示期間となる期間でも、そのメモリ領
域への書込み動作中には、他方の偶数ライン用メモリ領
域3Bからデータを読出して、連続的に表示するように制
御している。

このような動作によって、奇数ライン用メモリ領域3Aへ
の描画が終了すると、次に、偶数ライン用メモリ領域3B
への描画を行う。

この期間は、先の場合とは逆に、偶数ライン用メモリ領
域3Aのみから表示データを読出して、CRTディスプレイ
１へ出力し、連続的に表示するように制御する。

偶数ライン用メモリ領域3Bへの描画が終了すると、その
時点で、１画面すべての書換えが完了する。

このように、第１の実施例によれば、CRTディスプレイ
の表示画像に大きな乱れを生じることなしに、ディスプ
レイメモリへの連続的な描画の期間を、任意の長さに設
定することが可能となり、高精度の描画動作を短時間で
実行することができる。

〔実施例２〕 この第２の実施例も、その基本的な着眼点は、先の第１
の実施例と同様であるが、高解像度のビットマップ・デ
ィスプレイ装置で、インターレース方式によって表示す
る場合に、描画データを書込み中のラインの表示期間に
は、そのラインを非表示の状態にしても、画面上で輝度
が多少下る程度で、表示画像が大きく乱れることはな
い、という点に着目し、そのラインの走査期間中には、
CRTディスプレイへの表示を停止するようにしている。
なお、この描画期間である非表示期間中、CRTディスプ
レイの輝度を上げるように制御すれば、殆んど表示画像
品質が影響を受けることはない。

そして、この第２の実施例では、描画コントローラ６か
ら出力されるデータの書込み制御信号▲▼，▲
▼の出力期間を任意に設定し、その間は、一方の領
域へ描画データを連続的に書込むように制御するととも
に、他方の領域のみから表示データを読出してCRTディ
スプレイへ表示する点は、先の第１の実施例の場合と同
様であるが、さらに、一方の領域のラインの走査期間中
には、CRTディスプレイへの表示を停止するようにした
点に特徴を有している。

第４図は、第１図のビットマップ・ディスプレイ装置に
おいて、第２の実施例による描画時の動作を説明するた
めのタイムチャートである。

次に、第２の実施例について、画面の書換えのために、
ディスプレイメモリ３へ描画データを書込む場合につい
て説明する。

まず、奇数ライン用メモリ領域3Aへ描画データを書込む
ときは、描画コントローラ６は、描画アドレス信号を出
力し、第１のマルチプレクサ4Aを通して、奇数ライン用
メモリ領域3Aのアドレス入力１を与える。同時に、書込
み制御信号▲▼を活性とすることによって、奇数
ライン用メモリ領域3Aへの描画データの書込みが可能と
なる。

すなわち、第４図の表示データ出力の下方に、奇数ライ
ン領域の描画可能期間と示されている期間は、連続的
に、奇数ライン用メモリ領域3Aへの開画が行われる。

この間、表示アドレスコントローラ５は、CRTディスプ
レイ１の走査周期に従って、偶数ラインの走査期間の
み、表示アドレス信号を出力する。この表示アドレス信
号は第２のマルチプレクサ4Bを介して、偶数ライン用メ
モリ領域3Bのアドレス入力２へ入力される。

しかし、奇数ラインの走査期間は、表示アドレス信号を
非活性として、ディスプレイメモリ３からの表示データ
の読出しを停止し、CRTディスプレイ１を非表示の状態
とする。

このような動作によって、奇数ライン用メモリ領域3Aへ
の描画が終了すると、次に、偶数ライン用メモリ領域3B
への描画を行う。

この間は、先の場合とは逆に、奇数ラインの走査期間の
み表示データを読出して、CRTディスプレイ１へ出力す
る。

偶数ライン用メモリ領域3Bへの描画が終了すると、その
時点で、１画面すべての書換えが完了する。

このように、第２の実施例の場合にも、CRTディスプレ
イの表示画像に大きな乱れを生じることなしに、ディス
プレイメモリへの連続的な描画の期間を、任意の長さに
設定することが可能となり、高精度の描画動作を短時間
で実行することができる。

〔発明の効果〕

特許請求の範囲第１項（第１の実施例）の発明では、描
画コントローラから出力されるデータの書込みを可能に
する制御信号の出力期間を、１画面の走査期間よりも長
くし、その間は、一方の領域へ描画データを連続的に書
込むように制御するとともに、他方の領域から表示デー
タを読出してCRTディスプレイへ表示するようにしてい
る。

その結果、CRTディスプレイの表示画像に大きな乱れを
生じることなしに、ディスプレイメモリへの連続的な描
画の期間を、任意の長さに設定することが可能となり、
高精度の描画動作を短時間で実行することができる、と
いう優れた効果が得られる。

また、第２項（第２の実施例）の発明では、描画コント
ローラから出力されるデータの書込みを可能にする制御
信号の出力期間を任意に設定し、その間は、一方の領域
へ描画データを連続的に書込むように制御するととも
に、他方の領域のみから表示データを読出してCRTディ
スプレイへ表示し、かつ、一方の領域のラインの走査期
間中には、CRTディスプレイへの表示を停止するように
している。

したがって、CRTディスプレイの表示画像に大きな乱れ
を生じることなく、ディスプレイメモリへの連続的な描
画の期間を、任意の長さに設定することが可能となり、
高精度の描画動作を短時間で実行することができる、と
いう優れた効果が得られる。

【図面の簡単な説明】

第１図は、この発明のビットマップ・ディスプレイ装置
の一実施例を示す機能ブロック図、 第２図は、第１図のビットマップ・ディスプレイ装置に
おいて、インターレース方式のCRTディスプレイ１に表
示するデータの描画時の動作を説明するためのタイムチ
ャート、 第３図は、第１図に示したビットマップ・ディスプレイ
装置において、第１の実施例による描画時の動作を説明
するためのタイムチャート、 第４図は、第１図のビットマップ・ディスプレイ装置に
おいて、第２の実施例による描画時の動作を説明するた
めのタイムチャート。 図面において、１はCRTディスプレイ、２はP/S変換器、
３はディスプレイメモリで、3Aはその奇数ライン用メモ
リ領域、3Bは偶数ライン用メモリ領域、4Aは第１のマル
チプレクサ、4Bは第２のマルチプレクサ、５は表示アド
レスコントローラ、６は描画コントローラ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】インターレース方式のCRTディスプレイ
   と、該ディスプレイの一画面分の記憶容量を有し、奇数
   ライン領域と偶数ライン領域とに分割されたビットマッ
   プ・ディスプレイメモリと、表示アドレスの制御を行う
   第１のコントローラと、描画アドレスの制御と前記ディ
   スプレイメモリへの書込み制御とを行う第２のコントロ
   ーラと、前記第１および第２のコントローラから出力さ
   れるアドレス信号を選択するマルチプレクサとを具備
   し、中央処理装置によって制御されるデータ処理システ
   ムに接続されるビットマップ・ディスプレイ装置におい
   て、 前記奇数ライン領域と偶数ライン領域とに分割されたデ
   ィスプレイメモリは、それぞれの領域毎にアドレス入力
   を備え、 前記マルチプレクサは、前記ディスプレイメモリの各ア
   ドレス入力と、前記表示アドレスの制御を行う第１のコ
   ントローラおよび前記ライン領域へのデータの書込みを
   可能にする制御信号を出力する前記第２のコントローラ
   との間にそれぞれ接続された構成を備え、 前記第２のコントローラから出力される前記分割された
   ディスプレイメモリの各ライン領域へのデータの書込み
   を可能にする制御信号の出力期間を、前記インターレー
   ス方式のCRTディスプレイの１画面の走査期間よりも長
   く設定し、 その間は、一方の領域へデータを連続的に書込むように
   制御するとともに、他方の領域のみから表示データを読
   出してCRTディスプレイへ表示することにより、前記奇
   数ライン領域と偶数ライン領域との両領域への書込み動
   作が独立して行えるようにしたことを特徴とするビット
   マップ・ディスプレイ装置。
2. 【請求項２】インターレース方式のCRTディスプレイ
   と、該ディスプレイの一画面分の記憶容量を有し、奇数
   ライン領域と偶数ライン領域とに分割されたビットマッ
   プ・ディスプレイメモリと、表示アドレスの制御を行う
   第１のコントローラと、描画アドレスの制御と前記ディ
   スプレイメモリへの書込み制御とを行う第２のコントロ
   ーラと、前記第１および第２のコントローラから出力さ
   れるアドレス信号を選択するマルチプレクサとを具備
   し、中央処理装置によって制御されるデータ処理システ
   ムに接続されるビットマップ・ディスプレイ装置におい
   て、 前記奇数ライン領域と偶数ライン領域とに分割されたデ
   ィスプレイメモリは、それぞれの領域毎にアドレス入力
   を備え、 前記マルチプレクサは、前記ディスプレイメモリの各ア
   ドレス入力と、前記表示アドレスの制御を行う第１のコ
   ントローラおよび前記ライン領域へのデータの書込みを
   可能にする制御信号を出力する前記第２のコントローラ
   との間にそれぞれ接続された構成を備え、 前記第２のコントローラから出力される前記分割された
   ディスプレイメモリの各ライン領域へのデータの書込み
   を可能にする制御信号の出力期間を、任意に設定し、 その間は、一方の領域へ描画データを連続的に書込むよ
   うに制御するとともに、他方の領域のみから表示データ
   を読出してCRTディスプレイへ表示し、かつ、前記一方
   の領域のラインの走査期間中には、前記CRTディスプレ
   イへの表示を停止することにより、前記奇数ライン領域
   と偶数ライン領域との両領域への書込み動作が独立して
   行えるようにしたことを特徴とするビットマップ・ディ
   スプレイ装置。