JPH0685408A - 多層プリント回路基板装置 - Google Patents
多層プリント回路基板装置Info
- Publication number
- JPH0685408A JPH0685408A JP4230617A JP23061792A JPH0685408A JP H0685408 A JPH0685408 A JP H0685408A JP 4230617 A JP4230617 A JP 4230617A JP 23061792 A JP23061792 A JP 23061792A JP H0685408 A JPH0685408 A JP H0685408A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- signal
- ground
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
信号電流による同時切り換えノイズを低減して回路の動
作を安定化し同時に基板接続用コネクタのグランドピン
数を少なくする。 【構成】 プリント基板1のグランド層にスリット6を
設けてバス信号4と制御・割込み信号5のリタ−ン経路
を分離し、これに対応してプリント基板1に接続される
コネクタ3のバス信号ピンと制御・割込み信号ピンを分
け、バス信号によりグランド層に発生する同時切り換え
ノイズがバス信号発生回路以外の回路部に回り込まない
ようにする。
Description
置に関わり、とくに同期信号による同時切り替えノイズ
を低減した低雑音の多層プリント回路基板装置に関す
る。
ションなどの情報処理装置においては、演算速度の高速
化にともない、バス幅も1バイトから2バイト、4バイ
ト、8バイトへと拡大され同時論理回路の切り換え数も
増加している。これらの情報処理装置においては、2枚
以上のプリント基板をマザ−・ド−タ型に組み合わせコ
ネクタを介して接続することが多くなっている。
は、コネクタにバス幅に応じたパルス電流が一度に流れ
るので、コネクタのグランドピンのインダクタンスによ
り同時切り換えノイズと呼ばれる雑音が発生し、誤動作
の原因になるという問題があった。図3は従来の情報処
理装置におけるプリント基板の信号の流れの概略を説明
する図である。グランド層を持つ多層プリント回路基板
1にはLSI2で代表される電子部品が搭載され、これ
らと外部回路間にはコネクタを介してデ−タバスやアド
レスバスなどのバス信号4と制御・割込み信号5がやり
取りされる。
全ての信号のリタ−ン電流はプリント回路基板1のベタ
のグランド層を流れるので、コネクタ3のグランドピン
に発生する同時切り替えノイズは、プリント回路基板1
のグランド全体に伝搬し、グランド電位が揺れることに
なる。そして上記具等アンド電位のゆれが回路の誤動作
の原因となっていた。とくにバス信号4の同時切り換え
時に発生するノイズが制御・割込み信号5に廻り込む成
分が問題であった。
した回路図である。マザ−ボ−ド45とド−タボ−ド4
6はコネクタ40を介して相互に接続され、同期信号送
信回路41からのバス信号のような同期信号が受信回路
42に送られ、非同期信号送信回路43からの制御・割
込み信号のような非同期信号が受信回路44に送られ
る。なお、実際にはさらに多くの同期、非同期信号がコ
ネクタ40を介して双方向に流れる。コネクタ40のグ
ランドピン49−a、49−bには上記同期、非同期信
号のリタ−ン電流が混在して流れ、それぞれのインダク
タンスLgに電圧が発生する。したがって、例えば制
御、割込み信号の受信回路44のグランド電位は、上記
信号が変化しないときでも同期信号による同じ切り替え
ノイズのため電圧変動し、これが受信回路44を誤動作
させることになる。
が多くなるほど、また、切り替え速度が高速になるほど
大きくなり誤動作も発生しやすくなる。また、上記の問
題は各信号のリタ−ン電流経路を分離すればよいのであ
るが、分離により各リタ−ン電流経路のインピ−ダンス
が増大するうえ、多数の部品のリタ−ン電流経路をうま
くパタ−ン化することが困難なのでベタのグランド層が
広く用いられている。
記載のように、コネクタを用いずに基板間を接続してコ
ネクタ部のインダクタンス成分を除去する方法も考えら
れるが、コネクタ部以外のグランド配線のインダクタン
ス成分による上記同時切り替えノイズが避けられないと
いうことが問題であった。上記同時駆動ノイズの影響
は、ECLのように信号やインピ−ダンスが低い回路で
は比較的低いものの、CMOSやTTL回路ではこれら
が大きいので、CMOSで構成される最近のワ−クステ
−ション、パ−ソナルコンピュ−タ等ではとくに大きな
問題となっている。本発明の目的は、上記グランド配線
部によるクロスト−クを低減して誤動作を防止すること
のできる低雑音の多層プリント回路基板装置を提供する
ことにある。また、リタ−ン電流は多層プリント回路基
板の電源層にも流れるので、本発明は、グランド層に対
する効果と同様な効果が電源層に対してもある。
に、多層プリント回路基板のコネクタのピンの存在範囲
を同期信号用と非同期信号用に区分し、多層プリント回
路基板のグランド層に上記コネクタのピン区分の境界位
置からのびるスリットを設けるようにする。さらに、上
記コネクタのピン配置区分とこれに対応する上記スリッ
トを複数の異種同期信号毎に設けるようにする。また、
上記スリットを上記多層プリント回路基板のICの同期
信号用グランドと非同期信号用グランド間にまで伸ば
し、さらに上記ICの同期信号用グランドピンと非同期
信号用グランドピンをそれぞれ上記スリットで区切られ
た同期信号用と非同期信号用のグランド層に接続するよ
うにする。また、上記スリットを設けた多層プリント回
路基板を上記コネクタによりマザ−ボ−ドに接続するよ
うにする。
ド層における同期信号と非同期信号の経路を分離する。
また、上記ICの同期信号用グランドと非同期信号用グ
ランド間にまで伸ばしたスリットはICの同期信号用グ
ランドピンと非同期信号用グランドピン電流の経路も同
様に分離する。また、上記マザ−ボ−ドに接続された多
層プリント回路基板のそれぞれのスリットは、上記マザ
−ボ−ドと送受する同期信号と非同期信号のグランドピ
ン電流経路を分離する。
ント回路基板実施例の平面図であり、そのグランド層を
示している。プリント回路基板1にはLSI2で代表さ
れる電子部品が搭載され、これらと外部回路間にはコネ
クタを介してデ−タバスやアドレスバスなどのバス信号
4と制御・割込み信号5がやり取りされる。
グランド層にスリット6を設けてバス信号4と制御・割
込み信号5のリタ−ン経路を分離するようにする。図2
はプリント回路基板1に接続されるコネクタ3のピン配
置図である。スリット6によるリタ−ン経路の分離に対
応して、バス信号ピン12と制御・割込み信号ピン13
を分けて電源ピン11とグランドピン14との間に配置
し、バス信号のリタ−ン電流はバス信号ピン12に近い
電源ピン11とグランドピン14を流れ、制御・割込み
信号のリタ−ン電流は制御・割込み信号ピン13に近い
電源ピン11とグランドピン14を流れるようにする。
このようにするとプリント回路基板1のグランド層を流
れる各リタ−ン電流が自ずと分離され易くなるという利
点が得られる。
示した回路図である。図5においては、スリット6によ
りバス信号と制御・割込み信号のリタ−ン経路が実質的
に分離されるので、上記バス信号等の同時切り換えによ
るノイズ成分に対しては図4に示した両リタ−ン経路の
接続を示す配線48を等価的に省略することができる。
しかし、直流的には上記グランド層は基板上で接続され
ているので両リタ−ン経路の静的な電位は等しい。
タ40のインダクタンス成分等により発生する上記バス
信号の同時切り換えノイズ電流は制御信号受信回路44
のグランド48−b側は回り込まないので回路を安定に
動作させることができる。また、上記バス信号の同時切
り換えノイズ電流の混入が無ければ制御信号受信回路4
4のグランド回路インピ−ダンスをことさら低める必要
が無くなるので、コネクタの制御信号部のグランドピン
の本数を減らして空いたピンを他に廻すことができる。
実施例の平面図である。図6においては、バス信号4を
デ−タバス信号4−aとアドレスバス信号4−bに分離
し、制御・割込み信号5とデ−タバス信号4−a間にス
リット6−aを設け、デ−タバス信号4−aとアドレス
バス信号4−b間にスリット6−bを設けている。デ−
タバス信号4−aとアドレスバス信号4−bが非同期で
ある場合には、それぞれのバス信号により発生するノイ
ズも同期しないので、スリット6−bにより両ノイズ電
流の経路を分離し、それぞれのグランドに接続される回
路が他のグランドのノイズの影響を受けないようにす
る。
はデ−タバス信号4−aのタイミングに関係なくアドレ
スバス信号を送受信でき、同様にデ−タバス信号回路は
アドレスバス信号4−bのタイミングに関係なく信号を
送受信することができる。多数の同期信号が非同期で存
在する場合にも、複数のスリットにより各グランド経路
を分離して同様に各グランドノイズ成分の廻り込みを防
止することができる。
改良するプリント回路基板の平面図である。図7におい
ては、LSI2のバス信号用グランドピン(白丸)と制
御・割込み信号用グランドピン(黒丸)間にもスリット
を設けてLSI2ピン廻りでもバス信号の同時切り換え
ノイズが黒丸の制御・割込み信号用グランドピンに回り
込まないようにする。これにより、LSI2のパッケ−
ジのインダクタンスにより発生する同時切り換えノイズ
がLSI2の内部、またはプリント回路基板のグランド
層を介して相互干渉することを防止することができる。
上記各実施例はコネクタ3に接続されたド−タボ−ドの
話であるが、マザ−ボ−ドのグランド層やTABやMC
Mなどについても同様に適用して同様の効果を得ること
ができる。
〜46−dをマザ−ボ−ド45に接続した電子情報処理
装置の斜視図である。マザ−ボ−ド45には4枚のドー
タボ−ド46−a〜46−dがそれぞれのコネクタ3−
a〜3−dを介して配置され、マザ−ボ−ド45上のC
MOSゲ−トアレ−2−a、2−bと各ドータボ−ド上
のCMOSゲ−トアレ−2−c〜2−f間には8バイト
のバス幅を持つデ−タバス4が接続されている。
3.5V、極性切替え時間を3ns、デ−タバス4のイ
ンピ−ダンスを40Ω、各コネクタの1ピン当りのイン
ダクタンスを0.5nHであり、従来のスリットの無い
プリント回路基板を用いる場合には、8バイト同期のデ
−タ転送によりド−タボ−ドの制御回路には1.5V程
度の同時切り換えノイズが発生した。これに対して、上
記本発明によるスリットを設けたプリント回路基板を用
いると、同時切り換えノイズは略0.3Vであった。従
って本発明により上記ノイズレベルを略1/5に低減で
きたことになる。また、この効果によりデ−タ転送速度
を200MBPSに高めた電子情報処理装置の製作が可
能になった。
制御回路等に対するバス信号その他の同期信号等による
同時切り替えノイズのに回り込みを防止できるので、こ
れらの回路を安定に動作させることができる。また、各
回路部のグランド電位の上記ノイズが減少するので各回
路用のコネクタのグランドピン数を少なくすることがで
きる。
基板実施例の平面図である。
タのピン配置図である。
図である。
図である。
面図である。
リント回路基板の平面図である。
続した電子情報処理装置の斜視図である。
…バス信号、5…制御・割込み信号、6…スリット、4
5…マザ−ボ−ド、46…ド−タボ−ド。
Claims (4)
- 【請求項1】 コネクタにより接続される多層プリント
回路基板装置において、上記コネクタのピンの存在範囲
を同期信号用と非同期信号用に区分し、上記多層プリン
ト回路基板のグランド層に上記コネクタのピン区分の境
界位置からのびるスリットを設けたことを特徴とする多
層プリント回路基板装置。 - 【請求項2】 請求項1において、複数の異種同期信号
毎に上記コネクタのピン配置を区分し、上記多層プリン
ト回路基板のグランド層に上記コネクタのピン区分の境
界位置からのびる複数のスリットを設けたことを特徴と
する多層プリント回路基板装置。 - 【請求項3】 請求項1または2において、上記スリッ
トを上記多層プリント回路基板に搭載されるICの同期
信号用グランドと非同期信号用グランド間にまで伸ばす
ようにし、さらに上記ICの同期信号用グランドピンと
非同期信号用グランドピンをそれぞれ上記スリットで区
切られた同期信号用と非同期信号用のグランド層に接続
するようにしたことを特徴とする多層プリント回路基板
装置。 - 【請求項4】 請求項1ないし3のいずれかにおいて、
上記スリットを設けた多層プリント回路基板を上記コネ
クタによりマザ−ボ−ドに接続するようにしたことを特
徴とする多層プリント回路基板装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23061792A JP3181710B2 (ja) | 1992-08-31 | 1992-08-31 | 多層プリント回路基板モジュールおよび多層プリント回路基板装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23061792A JP3181710B2 (ja) | 1992-08-31 | 1992-08-31 | 多層プリント回路基板モジュールおよび多層プリント回路基板装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0685408A true JPH0685408A (ja) | 1994-03-25 |
JP3181710B2 JP3181710B2 (ja) | 2001-07-03 |
Family
ID=16910577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23061792A Expired - Lifetime JP3181710B2 (ja) | 1992-08-31 | 1992-08-31 | 多層プリント回路基板モジュールおよび多層プリント回路基板装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3181710B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010012061A (ja) * | 2008-07-04 | 2010-01-21 | Daito Giken:Kk | 遊技台 |
JP2010135549A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 車載電子制御装置 |
JP2011152200A (ja) * | 2010-01-26 | 2011-08-11 | Daito Giken:Kk | 遊技台 |
JP2011222405A (ja) * | 2010-04-13 | 2011-11-04 | Mitsubishi Electric Corp | 基板接続構造 |
WO2014199507A1 (ja) * | 2013-06-14 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 通信制御装置及び実装基板 |
JP2015080018A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | 半導体装置 |
WO2018128120A1 (ja) * | 2017-01-06 | 2018-07-12 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器 |
JP2020095413A (ja) * | 2018-12-11 | 2020-06-18 | 東亜ディーケーケー株式会社 | センサ |
-
1992
- 1992-08-31 JP JP23061792A patent/JP3181710B2/ja not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010012061A (ja) * | 2008-07-04 | 2010-01-21 | Daito Giken:Kk | 遊技台 |
JP2010135549A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 車載電子制御装置 |
JP2011152200A (ja) * | 2010-01-26 | 2011-08-11 | Daito Giken:Kk | 遊技台 |
JP2011222405A (ja) * | 2010-04-13 | 2011-11-04 | Mitsubishi Electric Corp | 基板接続構造 |
WO2014199507A1 (ja) * | 2013-06-14 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 通信制御装置及び実装基板 |
JP6067110B2 (ja) * | 2013-06-14 | 2017-01-25 | ルネサスエレクトロニクス株式会社 | 通信制御装置及び実装基板 |
US9705363B2 (en) | 2013-06-14 | 2017-07-11 | Renesas Electronics Corporation | Communication control device and mounting board |
JP2015080018A (ja) * | 2013-10-15 | 2015-04-23 | 富士通株式会社 | 半導体装置 |
WO2018128120A1 (ja) * | 2017-01-06 | 2018-07-12 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器 |
JPWO2018128120A1 (ja) * | 2017-01-06 | 2019-04-25 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器 |
US10932357B2 (en) | 2017-01-06 | 2021-02-23 | Sony Interactive Entertainment Inc. | Electronic apparatus |
JP2020095413A (ja) * | 2018-12-11 | 2020-06-18 | 東亜ディーケーケー株式会社 | センサ |
Also Published As
Publication number | Publication date |
---|---|
JP3181710B2 (ja) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5122691A (en) | Integrated backplane interconnection architecture | |
US7468894B2 (en) | Printed circuit board and method of reducing crosstalk in a printed circuit board | |
US6988162B2 (en) | High-speed router with single backplane distributing both power and signaling | |
KR19980024058A (ko) | 저 소비전력으로 2진 논리신호를 전송하는 인터페이스 회로 및 방법 | |
KR20010043335A (ko) | 컴퓨터 메모리 속도 및 용량을 향상시키기 위한 장치 및방법 | |
JP4124365B2 (ja) | 電子回路 | |
WO2003073808A1 (en) | Passive transmission line equalization using circuit-board thru-holes | |
US5805428A (en) | Transistor/resistor printed circuit board layout | |
US7012451B2 (en) | Slew rate at buffers by isolating predriver from driver | |
JPH0685408A (ja) | 多層プリント回路基板装置 | |
KR20140121181A (ko) | 인쇄회로기판 및 이를 포함하는 메모리 모듈 | |
US5861764A (en) | Clock skew reduction using spider clock trace routing | |
JP3237968B2 (ja) | 半導体素子モジュール | |
US6930888B2 (en) | Mechanism to cross high-speed differential pairs | |
US5966293A (en) | Minimal length computer backplane | |
US9978692B2 (en) | Integrated circuit, electronic device and method for transmitting data in electronic device | |
US10037952B2 (en) | Integrated circuit, electronic device and method for transmitting data in electronic device | |
EP4407407A2 (en) | Power sequencing in an active silicon interposer | |
US10999920B1 (en) | Apparatus, system, and method for mitigating crosstalk in ball grid array devices | |
JPH08172160A (ja) | 信号の質に影響されやすい集積回路用の、信号の質の改善をなすパッケージ内取着式ストレージコンデンサを備えた半導体パッケージ | |
TWI647572B (zh) | 積體電路、電子設備及資料傳輸方法 | |
US5812031A (en) | Ring oscillator having logic gates interconnected by spiral signal lines | |
US20030016549A1 (en) | Systems with modules and clocking therefore | |
US7958294B1 (en) | Integrated circuit having data transceivers and method of positioning circuits on an integrated circuit | |
US7558552B1 (en) | Integrated circuit and method of generating a bias current for a plurality of data transceivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |