JPH0684787A - Formation of multilayered resist pattern - Google Patents
Formation of multilayered resist patternInfo
- Publication number
- JPH0684787A JPH0684787A JP23368192A JP23368192A JPH0684787A JP H0684787 A JPH0684787 A JP H0684787A JP 23368192 A JP23368192 A JP 23368192A JP 23368192 A JP23368192 A JP 23368192A JP H0684787 A JPH0684787 A JP H0684787A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- layer
- layer resist
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層レジストのパターン
形成方法、特に半導体集積回路の製造におけるリソグラ
フィ技術への適用に適した多層レジストのパターン形成
方法に関する。近年、ＬＳＩは高集積化の要請が大き
く、回路パターンを微細化しつつＬＳＩチップを大型化
することが要請されている。そのため、パターン露光装
置が高解像力化されると共に、露光波長が次第に短波長
へと移行している。一方、レジストについても高解像力
化が要請されており、これに対応すべく近時、光酸発生
剤（ＰＡＧ）または酸発生剤を含む化学増幅レジストを
用いた多層レジストが脚光を浴びており、その開発が活
発に行われている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a pattern of a multi-layer resist, and more particularly to a method for forming a pattern of a multi-layer resist suitable for application to a lithography technique in manufacturing a semiconductor integrated circuit. In recent years, there has been a great demand for higher integration of LSIs, and there is a demand for larger LSI chips while miniaturizing circuit patterns. Therefore, the pattern exposure apparatus has been made to have a high resolution, and the exposure wavelength is gradually shifting to a short wavelength. On the other hand, resists are also required to have high resolution, and in recent years, in response to this, multilayer resists using photo-acid generators (PAGs) or chemically amplified resists containing acid generators have been in the limelight. Its development is active.
【０００２】[0002]
【従来の技術】従来、酸発生剤を含む化学増幅レジスト
を用いた多層レジストのパターン形成は以下のように行
われていた。例えば３層レジストの場合、図１（ａ）に
示したように被エッチング層１上に、フェノール系樹脂
を塗布・ベークして下層レジスト２を形成した後、その
上にＳＯＧ（Spin On Glass)等を塗布・ベークしてシリ
コン含有樹脂を含む中間層３を形成し、次にその上に化
学増幅レジストを塗布・ベークして例えばネガ型の上層
レジスト４を順次形成する。そして、上層レジスト４を
パターン露光、ポストエクスポージャベーク（PEB: Pos
t-exposure Bake)、現像することにより、図１（ｂ）に
示したように上層レジストパターン４’が得られる。2. Description of the Related Art Conventionally, pattern formation of a multi-layer resist using a chemically amplified resist containing an acid generator has been carried out as follows. For example, in the case of a three-layer resist, as shown in FIG. 1A, after coating and baking a phenolic resin on the layer to be etched 1 to form a lower layer resist 2, SOG (Spin On Glass) is formed thereon. Etc. are applied and baked to form an intermediate layer 3 containing a silicon-containing resin, and then a chemically amplified resist is applied and baked thereon to sequentially form, for example, a negative type upper layer resist 4. Then, the upper layer resist 4 is subjected to pattern exposure and post exposure bake (PEB: Pos
t-exposure bake) and development, an upper resist pattern 4'is obtained as shown in FIG. 1 (b).
【０００３】しかし、上記従来の多層レジストのパター
ン形成方法では、例えば上層レジストとしてネガ型レジ
ストを用いた場合、現像後に上層レジストパターンの断
面を観察すると、図２に示すように上層レジストパター
ンの下端５でパターンが細ってしまい、所望の形状が得
られないという問題があった。このようにパターンの下
端が細ると、回路の微細化に対応して上層レジストパタ
ーンの幅を元々細くしてある場合、現像時に上層レジス
トパターンが流失したり倒れたりしてレジストパターン
の欠損が生ずるという問題がある。また、たとえパター
ン欠損に到らなくとも、その後の中間層、下層レジス
ト、下地基板である被エッチング層のパターン形成時
に、パターンの線幅が安定しないという問題がある。However, in the above-mentioned conventional method for forming a pattern of a multi-layer resist, when a negative resist is used as the upper layer resist, when the cross section of the upper layer resist pattern is observed after development, as shown in FIG. In the case of No. 5, the pattern became thin and a desired shape could not be obtained. When the lower end of the pattern is thin in this way, when the width of the upper layer resist pattern is originally narrowed in response to the miniaturization of the circuit, the upper layer resist pattern is washed away or collapsed during development, resulting in a defect of the resist pattern. There is a problem. Further, even if the pattern loss does not occur, there is a problem that the line width of the pattern is not stable during the subsequent pattern formation of the intermediate layer, the lower resist, and the layer to be etched which is the base substrate.
【０００４】上記では上層レジストがネガ型である場合
について説明したが、上層レジストがポジ型である場合
には、上層レジストパターンの下端が逆に太くなる裾拡
がりが生じ、現像時のパターンの流失・倒れこそ発生し
ないものの、やはり中間層、下層レジスト、および基板
被エッチング層のパターン形成時にパターン線幅が安定
しないという問題がある。Although the case where the upper layer resist is a negative type has been described above, when the upper layer resist is a positive type, the bottom end of the upper layer resist pattern is conversely thickened to cause a hem widening, and the pattern is lost during development. -Although the collapse does not occur, there is still a problem that the pattern line width is not stable at the time of pattern formation of the intermediate layer, the lower layer resist, and the etching target layer of the substrate.
【０００５】[0005]
【発明が解決しようとする課題】そこで本発明は、上層
レジスト下端でのパターン細り（ネガ型）やパターン裾
拡がり（ポジ型）を防止して所望の上層レジストパター
ンを形成することができ、それにより中間層、下層レジ
ストおよび基板被エッチング層のパターン形成時にパタ
ーン線幅を安定して得ることができる多層レジストのパ
ターン形成方法を提供することを目的とする。Therefore, the present invention can form a desired upper layer resist pattern by preventing pattern thinning (negative type) and pattern skirt spreading (positive type) at the lower end of the upper layer resist. Therefore, it is an object of the present invention to provide a method for forming a pattern of a multilayer resist, which can stably obtain a pattern line width when forming a pattern of an intermediate layer, a lower layer resist, and a substrate etching target layer.
【０００６】[0006]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の多層レジストのパターン形成方法は、シ
リコン含有樹脂を含有する層の上に、酸発生剤を含有す
る上層レジストの層を形成する工程を含む多層レジスト
のパターン形成方法において、該シリコン含有樹脂含有
層の表面を疎水化処理剤にさらし、次に、該シリコン含
有樹脂含有層を変質させず且つ該疎水化処理剤を飛散さ
せるに十分な温度で加熱処理した後に、該上層レジスト
を塗布することを特徴とする。In order to achieve the above object, a method for forming a pattern of a multilayer resist according to the present invention comprises a layer of an upper layer resist containing an acid generator on a layer containing a silicon-containing resin. In the method for forming a pattern of a multi-layered resist including the step of forming a step of exposing the surface of the silicon-containing resin-containing layer to a hydrophobizing agent, and then not deteriorating the silicon-containing resin-containing layer and applying the hydrophobizing agent. It is characterized in that the upper layer resist is applied after a heat treatment at a temperature sufficient for scattering.
【０００７】[0007]
【作用】本発明に用いるシリコン含有樹脂を含有する層
は、下層膜とのドライエッチングによる選択比が十分に
高く、かつ上層レジストを塗布する際にミキシングを起
こさないように形成された層であればよく、各種のシリ
コーン樹脂により形成された層、それを加熱硬化した
層、各種のシリコーン樹脂膜の表面を酸素プラズマ等で
処理してＳｉＯ2 化した層等を用いることができる。特
に、好ましくは、アルコキシシラン類の加水分解物を縮
合させた重合体、すなわちＳＯＧ（Spin OnGlass)を塗
布した後、これを加熱硬化させた層を用いることができ
る。ＳＯＧの一例としては、メチルトリメトキシシラン
とテトラメトキシシランの１：１混合物を水の存在下で
加水分解、縮重合した化合物がある。これは合成が容易
で安価であり、加熱硬化した膜は、通常下層レジストと
して用いられるノボラック系の材料とのドライエッチン
グ選択比も高く、また上層レジストを塗布する際に上層
レジストの溶媒によるミキシングも生じないという利点
がある。The layer containing the silicon-containing resin used in the present invention should have a sufficiently high selectivity by dry etching with respect to the lower layer film and should be formed so as not to cause mixing when the upper layer resist is applied. It is only necessary to use a layer formed of various silicone resins, a layer obtained by heating and curing it, a layer obtained by treating the surface of various silicone resin films with oxygen plasma or the like to form SiO 2 . Particularly preferably, a polymer obtained by condensing a hydrolyzate of an alkoxysilane, that is, SOG (Spin On Glass) is applied, and then a layer obtained by heat curing the same can be used. An example of SOG is a compound obtained by hydrolyzing and polycondensing a 1: 1 mixture of methyltrimethoxysilane and tetramethoxysilane in the presence of water. This is easy to synthesize and inexpensive, and the heat-cured film has a high dry etching selectivity with the novolak-based material that is usually used as the lower layer resist, and also the mixing of the upper layer resist by the solvent when applying the upper layer resist. There is an advantage that it does not occur.
【０００８】従来は、上記のようなシリコン含有樹脂を
含有する層上に、酸発生剤を含有する上層レジストを塗
布、ベークした後、パターン露光、ポストベーク、現像
して上層レジストパターンを形成していた。そして図２
に示すように上層レジストパターンの下端に細り（ネガ
型）あるいは裾拡がり（ポジ型）が生じていた。本発明
者は、パターン細り等の原因は、シリコン含有樹脂層表
面に存在するシラノール基等に外囲雰囲気中の水やアミ
ン等の不純物が吸着し、露光により上層レジスト中に発
生した酸を中和等のメカニズムによって失活させるため
であると考えた。そこで上記不純物の吸着を防止するた
めに、シリコン含有樹脂層表面を疎水化処理してから加
熱処理したところ、パターン細り等を極めて効果的に防
止することができることを見出した。Conventionally, an upper layer resist containing an acid generator is applied onto the layer containing a silicon-containing resin as described above and baked, and then pattern exposure, post-baking and development are carried out to form an upper layer resist pattern. Was there. And Figure 2
As shown in FIG. 3, the lower end of the upper layer resist pattern was thin (negative type) or flared (positive type). The inventor has found that the cause of pattern thinning is that the silanol groups present on the surface of the silicon-containing resin layer are adsorbed by impurities such as water and amine in the ambient atmosphere, and the acid generated in the upper layer resist by exposure is moderate. I thought that it was for deactivating by a mechanism such as harmony. Then, in order to prevent the adsorption of the impurities, it was found that when the surface of the silicon-containing resin layer was subjected to a hydrophobic treatment and then a heat treatment, pattern thinning and the like could be extremely effectively prevented.
【０００９】この疎水化処理の方法は特に限定する必要
はないが、シリコン含有樹脂層の表面を親水化している
主な官能基はシラノール基であると考えられるので、疎
水化剤としては種々のシリル化剤が有効である。より具
体的には、トリメチルクロロシラン、トリエチルクロロ
シラン等のクロロシラン類、ヘキサメチルジシラザン、
ヘキサメチルシクロトリシラザン等のシラザン類、およ
びトリメチルメトキシシラン、トリメチルエトキシシラ
ン等のアルコキシシラン類等である。これらのうちで特
にヘキサメチルジシラザン等のシラザン類は、半導体用
各種基板の表面処理に汎用されているので、特に好まし
い。The method of this hydrophobizing treatment is not particularly limited, but since the main functional group that hydrophilizes the surface of the silicon-containing resin layer is considered to be a silanol group, various hydrophobizing agents can be used. Silylating agents are effective. More specifically, trimethylsilane, chlorosilanes such as triethylchlorosilane, hexamethyldisilazane,
Examples thereof include silazanes such as hexamethylcyclotrisilazane, and alkoxysilanes such as trimethylmethoxysilane and trimethylethoxysilane. Of these, silazanes such as hexamethyldisilazane are particularly preferable because they are commonly used for the surface treatment of various semiconductor substrates.
【００１０】本発明においては、シリコン含有樹脂層の
表面に上記疎水化処理を行った後、加熱処理を行う。通
常、上記疎水化処理後の表面には、使用したシリル化剤
の余剰分が付着、残留していると考えられる。この残留
シリル化剤は上層レジストのパターニング特性に悪影響
を及ぼし、例えばネガ型の化学増幅レジストの場合には
著しい逆テーパ状のパターンしか得られなくなる。その
ため本発明においては疎水化処理後に残留する余剰の疎
水化処理剤を加熱処理により除去する。In the present invention, the surface of the silicon-containing resin layer is subjected to the above-mentioned hydrophobizing treatment and then heat treatment. Usually, it is considered that the surplus amount of the silylating agent used is attached and remains on the surface after the hydrophobic treatment. The residual silylating agent adversely affects the patterning characteristics of the upper layer resist, and, for example, in the case of a negative chemically amplified resist, only a reverse taper pattern can be obtained. Therefore, in the present invention, the excess hydrophobizing agent remaining after the hydrophobizing treatment is removed by heat treatment.
【００１１】加熱処理の温度は、シリコン含有樹脂層お
よび下層レジストに悪影響を及ぼさない範囲でできるだ
け高温の方が除去効果が高い。通常、加熱処理温度は２
００℃〜３００℃であることが望ましい。２００℃より
低温では残留疎水化剤の除去効果が少なく、一方３００
℃より高温では通常用いられるノボラック樹脂の下層レ
ジストが劣化する。加熱処理の方法は特に限定する必要
はなく、半導体製造工程ではホットプレートによる加熱
が便利である。加熱を減圧下で行うと上記除去効果をよ
り促進させることができる。The removal effect is higher when the heat treatment temperature is as high as possible within a range that does not adversely affect the silicon-containing resin layer and the lower layer resist. Normally, the heat treatment temperature is 2
The temperature is preferably 00 ° C to 300 ° C. At a temperature lower than 200 ° C, the effect of removing the residual hydrophobizing agent is small, while 300
At a temperature higher than ℃, the lower layer resist of the novolac resin which is usually used is deteriorated. The heat treatment method is not particularly limited, and heating with a hot plate is convenient in the semiconductor manufacturing process. When the heating is performed under reduced pressure, the above removal effect can be further promoted.
【００１２】３層レジストプロセスによるパターン形成
の場合について、従来の方法および本発明による方法の
基本的な手順を、それぞれ図３および図４に示す。図３
に示した従来の方法においては、３層レジストの中間層
を形成し、次にその上に上層レジストを形成していた。
これに対し、図４に示した本発明の方法においては、３
層レジストの中間層を形成した後、その上に上層レジス
トを形成する前に、中間層の表面に疎水化処理工程と加
熱処理工程とを行う。The basic procedure of the conventional method and the method of the present invention for pattern formation by a three-layer resist process are shown in FIGS. 3 and 4, respectively. Figure 3
In the conventional method shown in (3), the intermediate layer of the three-layer resist was formed, and then the upper layer resist was formed thereon.
On the other hand, in the method of the present invention shown in FIG.
After forming the intermediate layer of the layer resist, before forming the upper layer resist thereon, the surface of the intermediate layer is subjected to a hydrophobic treatment step and a heat treatment step.
【００１３】以下に、実施例によって本発明を更に詳細
に説明する。Hereinafter, the present invention will be described in more detail with reference to examples.
【００１４】[0014]
〔実施例１〕 ＜下層レジストの形成＞段差を有するポリシリコン基板
上にノボラック樹脂を厚さ約１μｍにスピン塗布し、２
７０℃で加熱して硬化させ、下層レジストを形成した。 ＜中間層の形成＞次に、例えば市販のＳＯＧ（一例とし
て東京応化工業社製のＯＣＤ（商品名））を厚さ約０．
２μｍに塗布し、２７０℃でベークして中間層を形成し
た。 ＜中間層表面の疎水化処理＞次いで、ヘキサメチルジシ
ラザン蒸気を充満させた処理装置内で、基板を１１０℃
に２０秒間加熱することにより、中間層表面を疎水化処
理した。 ＜加熱処理＞次いで、２７０℃に加熱したホットプレー
ト上で、９０秒間の加熱処理を行うことにより、中間層
表面に残留する余剰のヘキサメチルジシラザンを除去し
た。 ＜上層レジストの形成＞その後直ちに、ネガ型化学増幅
レジスト（例えばシプレイ社製のＳＮＲ２４８（商品
名））を塗布し、１１０℃でプリベークして上層レジス
トを形成した。 ＜上層レジストのパターン形成＞次いで、上層レジスト
を波長２４８ｎｍのエキシマレーザ光によりパターン露
光した後、１３０℃でのポストベークおよび現像を行っ
て上層レジストパターンを形成した。[Example 1] <Formation of lower layer resist> A novolac resin was spin-coated to a thickness of about 1 μm on a polysilicon substrate having a step, and 2
It was heated at 70 ° C. and cured to form a lower layer resist. <Formation of Intermediate Layer> Next, for example, a commercially available SOG (as an example, OCD (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a thickness of about 0.
2 μm was applied and baked at 270 ° C. to form an intermediate layer. <Hydrophobic treatment on the surface of the intermediate layer> Next, the substrate is heated at 110 ° C. in a treatment apparatus filled with hexamethyldisilazane vapor.
The surface of the intermediate layer was hydrophobized by heating for 20 seconds. <Heat treatment> Next, by performing heat treatment for 90 seconds on a hot plate heated to 270 ° C, excess hexamethyldisilazane remaining on the surface of the intermediate layer was removed. <Formation of Upper Layer Resist> Immediately thereafter, a negative chemically amplified resist (for example, SNR248 (trade name) manufactured by Shipley) was applied and prebaked at 110 ° C. to form an upper layer resist. <Pattern formation of upper layer resist> Next, the upper layer resist was pattern-exposed with an excimer laser beam having a wavelength of 248 nm, and post baking and development were performed at 130 ° C to form an upper layer resist pattern.
【００１５】以上の工程により形成された上層レジスト
パターンの断面を走査電子顕微鏡（ＳＥＭ）で観察した
ところ、レジスト下端に細りの無い垂直なパターンが形
成されており、０．５μｍ以下の微細パターンにも全く
剥がれは認められなかった。 〔実施例２〕 ＜下層レジストの形成＞段差を有するポリシリコン基板
上にノボラック樹脂を厚さ約１μｍにスピン塗布し、２
７０℃で加熱して硬化させ、下層レジストを形成した。 ＜中間層の形成＞次に、例えば市販のＳＯＧ（一例とし
て東京応化工業社製のＯＣＤ（商品名））を厚さ約０．
２μｍに塗布し、２７０℃でベークして中間層を形成し
た。 ＜中間層表面の疎水化処理＞次いで、ヘキサメチルジシ
ラザン蒸気を充満させた処理装置内で、基板を１１０℃
に２０秒間加熱することにより、中間層表面を疎水化処
理した。 ＜加熱処理＞次いで、３０Torrに減圧した真空チャンバ
内で放射加熱により基板を２７０℃に３０秒間加熱する
ことにより、中間層表面に残留する余剰のヘキサメチル
ジシラザンを除去した。 ＜上層レジストの形成＞その後直ちに、ネガ型化学増幅
レジスト（例えばシプレイ社製のＳＮＲ２４８（商品
名））を塗布し、１１０℃でプリベークして上層レジス
トを形成した。 ＜上層レジストのパターン形成＞次いで、上層レジスト
を波長２４８ｎｍのエキシマレーザ光によりパターン露
光した後、１３０℃でのポストベークおよび現像を行っ
て上層レジストパターンを形成した。When the cross section of the upper resist pattern formed by the above steps is observed by a scanning electron microscope (SEM), a vertical pattern without fineness is formed at the lower end of the resist, and a fine pattern of 0.5 μm or less is formed. However, no peeling was observed. Example 2 <Formation of Lower Layer Resist> A novolac resin was spin-coated on a polysilicon substrate having a step to a thickness of about 1 μm, and 2
It was heated at 70 ° C. and cured to form a lower layer resist. <Formation of Intermediate Layer> Next, for example, a commercially available SOG (as an example, OCD (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a thickness of about 0.
2 μm was applied and baked at 270 ° C. to form an intermediate layer. <Hydrophobic treatment on the surface of the intermediate layer> Next, the substrate is heated at 110 ° C. in a treatment apparatus filled with hexamethyldisilazane vapor.
The surface of the intermediate layer was hydrophobized by heating for 20 seconds. <Heat Treatment> Next, the substrate was heated to 270 ° C. for 30 seconds by radiant heating in a vacuum chamber whose pressure was reduced to 30 Torr, to remove excess hexamethyldisilazane remaining on the surface of the intermediate layer. <Formation of Upper Layer Resist> Immediately thereafter, a negative chemically amplified resist (for example, SNR248 (trade name) manufactured by Shipley) was applied and prebaked at 110 ° C. to form an upper layer resist. <Pattern formation of upper layer resist> Next, the upper layer resist was pattern-exposed with an excimer laser beam having a wavelength of 248 nm, and post baking and development were performed at 130 ° C to form an upper layer resist pattern.
【００１６】以上の工程により形成された上層レジスト
パターンの断面を走査電子顕微鏡（ＳＥＭ）で観察した
ところ、レジスト下端に細りの無い垂直なパターンが形
成されており、０．５μｍ以下の微細パターンにも全く
剥がれは認められなかった。 〔比較例１〕 ＜下層レジストの形成＞段差を有するポリシリコン基板
上にノボラック樹脂を厚さ約１μｍにスピン塗布し、２
７０℃で加熱して硬化させ、下層レジストを形成した。 ＜中間層の形成＞次に、例えば市販のＳＯＧ（一例とし
て東京応化工業社製のＯＣＤ（商品名））を厚さ約０．
２μｍに塗布し、２７０℃でベークして中間層を形成し
た。 ＜加熱処理＞次いで、２７０℃に加熱したホットプレー
ト上で、９０秒間の加熱処理を行った。 ＜上層レジストの形成＞その後直ちに、ネガ型化学増幅
レジスト（例えばシプレイ社製のＳＮＲ２４８（商品
名））を塗布し、１１０℃でプリベークして上層レジス
トを形成した。 ＜上層レジストのパターン形成＞次いで、上層レジスト
を波長２４８ｎｍのエキシマレーザ光によりパターン露
光した後、１３０℃でのポストベークおよび現像を行っ
て上層レジストパターンを形成した。When the cross section of the upper layer resist pattern formed by the above steps is observed with a scanning electron microscope (SEM), a vertical pattern without fineness is formed at the lower end of the resist, and a fine pattern of 0.5 μm or less is formed. However, no peeling was observed. Comparative Example 1 <Formation of Lower Layer Resist> A novolac resin was spin-coated on a polysilicon substrate having a step to a thickness of about 1 μm, and 2
It was heated at 70 ° C. and cured to form a lower layer resist. <Formation of Intermediate Layer> Next, for example, a commercially available SOG (as an example, OCD (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a thickness of about 0.
2 μm was applied and baked at 270 ° C. to form an intermediate layer. <Heat treatment> Next, heat treatment was performed for 90 seconds on a hot plate heated to 270 ° C. <Formation of Upper Layer Resist> Immediately thereafter, a negative chemically amplified resist (for example, SNR248 (trade name) manufactured by Shipley) was applied and prebaked at 110 ° C. to form an upper layer resist. <Pattern formation of upper layer resist> Next, the upper layer resist was pattern-exposed with an excimer laser beam having a wavelength of 248 nm, and post baking and development were performed at 130 ° C to form an upper layer resist pattern.
【００１７】以上の工程により形成された上層レジスト
パターンの断面を走査電子顕微鏡（ＳＥＭ）で観察した
ところ、レジスト下端に細りが見られ、０．４μｍ以下
の微細パターンの多くは剥がれていた。 〔比較例２〕 ＜下層レジストの形成＞段差を有するポリシリコン基板
上にノボラック樹脂を厚さ約１μｍにスピン塗布し、２
７０℃で加熱して硬化させ、下層レジストを形成した。 ＜中間層の形成＞次に、例えば市販のＳＯＧ（一例とし
て東京応化工業社製のＯＣＤ（商品名））を厚さ約０．
２μｍに塗布し、２７０℃でベークして中間層を形成し
た。 ＜中間層表面の疎水化処理＞次いで、ヘキサメチルジシ
ラザン蒸気を充満させた処理装置内で、基板を１１０℃
に２０秒間加熱することにより、中間層表面を疎水化処
理した。 ＜上層レジストの形成＞その後直ちに、ネガ型化学増幅
レジスト（例えばシプレイ社製のＳＮＲ２４８（商品
名））を塗布し、１１０℃でプリベークして上層レジス
トを形成した。 ＜上層レジストのパターン形成＞次いで、上層レジスト
を波長２４８ｎｍのエキシマレーザ光によりパターン露
光した後、１３０℃でのポストベークおよび現像を行っ
て上層レジストパターンを形成した。When the cross section of the upper layer resist pattern formed by the above steps was observed with a scanning electron microscope (SEM), the lower end of the resist was thin, and most of the fine patterns of 0.4 μm or less were peeled off. Comparative Example 2 <Formation of Lower Layer Resist> A novolac resin was spin-coated on a polysilicon substrate having a step to a thickness of about 1 μm, and 2
It was heated at 70 ° C. and cured to form a lower layer resist. <Formation of Intermediate Layer> Next, for example, a commercially available SOG (as an example, OCD (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a thickness of about 0.
2 μm was applied and baked at 270 ° C. to form an intermediate layer. <Hydrophobic treatment on the surface of the intermediate layer> Next, the substrate is heated at 110 ° C. in a treatment apparatus filled with hexamethyldisilazane vapor.
The surface of the intermediate layer was hydrophobized by heating for 20 seconds. <Formation of Upper Layer Resist> Immediately thereafter, a negative chemically amplified resist (for example, SNR248 (trade name) manufactured by Shipley) was applied and prebaked at 110 ° C. to form an upper layer resist. <Pattern formation of upper layer resist> Next, the upper layer resist was pattern-exposed with an excimer laser beam having a wavelength of 248 nm, and post baking and development were performed at 130 ° C to form an upper layer resist pattern.
【００１８】以上の工程により形成された上層レジスト
パターンの断面を走査電子顕微鏡（ＳＥＭ）で観察した
ところ、パターン断面形状は逆テーパとなっており、微
細パターンの剥がれは見られなかったものの、パターン
下端に細りが見られた。上記本発明の実施例において
は、露光光源として波長２４８ｎｍのエレシマレーザ光
を用いたが、本発明は特に露光光源を限定する必要はな
く、Ｘ線、電子線等を含めた電離放射線を光源としたリ
ソグラフィ技術に適用しても同様の効果が得られる。When the cross section of the upper layer resist pattern formed by the above steps was observed by a scanning electron microscope (SEM), the cross section of the pattern was an inverse taper, and although the fine pattern was not peeled off, the pattern A taper was seen at the lower end. In the embodiments of the present invention described above, the 248-nm wavelength Elesima laser light was used as the exposure light source, but the present invention does not need to particularly limit the exposure light source and uses ionizing radiation including X-rays, electron beams, etc. as the light source. The same effect can be obtained when applied to the lithography technique.
【００１９】また、上記実施例においては上層レジスト
がネガ型の場合について説明したが、本発明は上層レジ
ストがポジ型の場合にも同様に有効である。すなわち、
ポジ型の場合にはパターン裾拡がりを防止して所望の上
層レジストパターンを形成し、それにより中間層、下層
レジストおよび基板被エッチング層のパターン形成時に
パターン線幅を安定させることができる。Further, although the case where the upper layer resist is a negative type has been described in the above embodiments, the present invention is similarly effective when the upper layer resist is a positive type. That is,
In the case of the positive type, the bottom of the pattern is prevented from spreading and a desired upper layer resist pattern is formed, whereby the pattern line width can be stabilized at the time of forming the pattern of the intermediate layer, the lower layer resist and the layer to be etched of the substrate.
【００２０】[0020]
【発明の効果】本発明の多層レジストのパターン形成方
法によれば、上層レジスト下端の細り（ネガ型の場合）
あるいは裾拡がり（ポジ型の場合）を効果的に防止する
ことができるので、基板段差や反射のために困難であっ
た微細パターンの形成を、多層レジストプロセスの適用
により比較的容易に行うことができ、それにより高集積
度の半導体装置を安定して製造することができる。According to the method of forming a pattern of a multilayer resist of the present invention, the lower end of the upper layer resist is thinned (in the case of a negative type).
Alternatively, since it is possible to effectively prevent the bottom spread (in the case of a positive type), it is possible to relatively easily perform the formation of a fine pattern, which was difficult due to a substrate step or reflection, by applying a multilayer resist process. Therefore, a highly integrated semiconductor device can be stably manufactured.
【図１】３層レジストプロセスによる上層レジストのパ
ターン形成工程を示す断面図である。FIG. 1 is a cross-sectional view showing a pattern forming process of an upper layer resist by a three-layer resist process.
【図２】従来の３層レジストプロセスにおいて発生する
ネガ型上層レジストパターン下端の細りを示す断面図で
ある。FIG. 2 is a cross-sectional view showing thinning of a lower end of a negative type upper layer resist pattern generated in a conventional three-layer resist process.
【図３】従来法による３層レジストのパターン形成工程
を示すフローチャートである。FIG. 3 is a flowchart showing a pattern forming process of a three-layer resist by a conventional method.
【図４】本発明による３層レジストのパターン形成工程
を示すフローチャートである。FIG. 4 is a flowchart showing a three-layer resist pattern forming process according to the present invention.
１…基板の被エッチング層 ２…下層レジスト ３…中間層 ４…上層レジスト（ネガ型化学増幅レジスト） ４’…上層レジストパターン ５…ネガ型上層レジストパターン下端の細り DESCRIPTION OF SYMBOLS 1 ... Etched layer of substrate 2 ... Lower layer resist 3 ... Intermediate layer 4 ... Upper layer resist (negative type chemically amplified resist) 4 '... Upper layer resist pattern 5 ... Negative upper layer resist pattern
フロントページの続き (72)発明者 宮田 修一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内Front page continuation (72) Inventor Shuichi Miyata 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (6)
酸発生剤を含有する上層レジストの層を形成する工程を
含む多層レジストのパターン形成方法において、該シリ
コン含有樹脂含有層の表面を疎水化処理剤にさらし、次
に、該シリコン含有樹脂含有層を変質させず且つ該疎水
化処理剤を飛散させるに十分な温度で加熱処理した後
に、該上層レジストを塗布することを特徴とする多層レ
ジストのパターン形成方法。1. On a layer containing a silicon-containing resin,
In a method for forming a pattern of a multilayer resist, which comprises a step of forming a layer of an upper layer resist containing an acid generator, exposing the surface of the silicon-containing resin-containing layer to a hydrophobizing agent, and then exposing the silicon-containing resin-containing layer. A method for forming a pattern of a multi-layer resist, which comprises applying a heat treatment at a temperature sufficient to disperse the hydrophobizing agent without causing alteration and then applying the upper layer resist.
シシラン類の加水分解物を縮合させた重合体を用いるこ
とを特徴とする請求項１に記載の多層レジストのパター
ン形成方法。2. The pattern forming method of a multilayer resist according to claim 1, wherein a polymer obtained by condensing a hydrolyzate of an alkoxysilane is used as the silicon-containing resin.
ラザン類、またはアルコキシシラン類により行うことを
特徴とする請求項１または２に記載の多層レジストのパ
ターン形成方法。3. The pattern forming method for a multilayer resist according to claim 1, wherein the hydrophobic treatment is performed with chlorosilanes, silazanes, or alkoxysilanes.
ラザンを用いることを特徴とする請求項３に記載の多層
レジストのパターン形成方法。4. The method for forming a pattern of a multilayer resist according to claim 3, wherein hexamethylsilazane is used as the silazanes.
うことを特徴とする請求項１から４までのいずれか１項
に記載の多層レジストのパターン形成方法。5. The method of forming a pattern of a multilayer resist according to claim 1, wherein the heat treatment is performed at 200 ° C. to 300 ° C.
とする請求項１から５までのいずれか１項に記載の多層
レジストのパターン形成方法。6. The pattern forming method for a multilayer resist according to claim 1, wherein the heat treatment is performed under reduced pressure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23368192A JPH0684787A (en) | 1992-09-01 | 1992-09-01 | Formation of multilayered resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23368192A JPH0684787A (en) | 1992-09-01 | 1992-09-01 | Formation of multilayered resist pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684787A true JPH0684787A (en) | 1994-03-25 |
Family
ID=16958873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23368192A Withdrawn JPH0684787A (en) | 1992-09-01 | 1992-09-01 | Formation of multilayered resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684787A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
| US5846692A (en) * | 1995-12-04 | 1998-12-08 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
| US6565704B2 (en) * | 1998-07-08 | 2003-05-20 | Nitto Denko Corporation | Process for the removal of resist material |
| US7709383B2 (en) | 2004-01-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Film forming method, and substrate-processing apparatus |
| US7851363B2 (en) | 2004-01-15 | 2010-12-14 | Kabushiki Kaisha Toshiba | Pattern forming method and manufacturing method of semiconductor device |
| JP2011146535A (en) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | Pattern forming method for multilayer resist, method of manufacturing semiconductor device, and semiconductor device |
-
1992
- 1992-09-01 JP JP23368192A patent/JPH0684787A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
| US5747880A (en) * | 1994-05-20 | 1998-05-05 | Texas Instruments Incorporated | Interconnect structure with an integrated low density dielectric |
| US5846692A (en) * | 1995-12-04 | 1998-12-08 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
| US6565704B2 (en) * | 1998-07-08 | 2003-05-20 | Nitto Denko Corporation | Process for the removal of resist material |
| US7709383B2 (en) | 2004-01-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Film forming method, and substrate-processing apparatus |
| US7851363B2 (en) | 2004-01-15 | 2010-12-14 | Kabushiki Kaisha Toshiba | Pattern forming method and manufacturing method of semiconductor device |
| US8728943B2 (en) | 2004-01-15 | 2014-05-20 | Kabushiki Kaisha Toshiba | Pattern forming method and manufacturing method of semiconductor device |
| US9202722B2 (en) | 2004-01-15 | 2015-12-01 | Kabushiki Kaisha Toshiba | Pattern forming method and manufacturing method of semiconductor device |
| US9601331B2 (en) | 2004-01-15 | 2017-03-21 | Kabushiki Kaisha Toshiba | Pattern forming method and manufacturing method of semiconductor device |
| US9897918B2 (en) | 2004-01-15 | 2018-02-20 | Toshiba Memory Corporation | Pattern forming method and manufacturing method of semiconductor device |
| JP2011146535A (en) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | Pattern forming method for multilayer resist, method of manufacturing semiconductor device, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486424A (en) | Silylated photoresist layer and planarizing method | |
| US4738916A (en) | Intermediate layer material of three-layer resist system | |
| US5427649A (en) | Method for forming a pattern by silylation | |
| US5756256A (en) | Silylated photo-resist layer and planarizing method | |
| WO2003050613A2 (en) | Method and apparatus for modification of chemically amplified photoresist by electron beam exposure | |
| JP2003249437A (en) | Pattern forming method and manufacturing method for semiconductor device | |
| JPH0684787A (en) | Formation of multilayered resist pattern | |
| US5322764A (en) | Method for forming a patterned resist | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH09134862A (en) | Forming method of resist pattern | |
| JP2002043215A (en) | Method for forming resist pattern, semiconductor manufacturing apparatus, semiconductor device, and portable information terminal | |
| JPH09292707A (en) | Pattern forming material and pattern forming method | |
| JPH0778756A (en) | Formation of fine pattern | |
| JPH05142788A (en) | Formation of resist pattern | |
| US8715912B2 (en) | Method for producing a high resolution resist pattern on a semiconductor wafer | |
| JPH0219852A (en) | Resist processing method | |
| JPS60263145A (en) | Formation of positive type resist pattern | |
| JPH0697061A (en) | Film forming method and its equipment | |
| JPH05182904A (en) | Forming method for pattern | |
| JPH01159641A (en) | Pattern forming method | |
| JPH09115810A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS6047419A (en) | Multilayer level patterning method | |
| JPH036566A (en) | Pattern forming method by excimer laser | |
| JP2002190469A (en) | Method for forming contact hole | |
| JPH08328258A (en) | Formation of pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |