JPH0683476A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0683476A JPH0683476A JP4236117A JP23611792A JPH0683476A JP H0683476 A JPH0683476 A JP H0683476A JP 4236117 A JP4236117 A JP 4236117A JP 23611792 A JP23611792 A JP 23611792A JP H0683476 A JPH0683476 A JP H0683476A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- frequency
- clock
- clk
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
機能のCPUにグレードアップする際、前記高機能のC
PUに対応したCLK周波数及び対応する制御信号を自
動的に出力できる情報処理装置を提供することを目的と
する。又、外部記憶装置に記憶されているアプリケーシ
ョンソフトウェアが各情報処理装置に対応する最適のユ
ーザーインターフェイスを構築することができるシステ
ムを提供することを目的とする。 【構成】 本発明の情報処理装置は、外部記憶装置から
の情報を基にCPUのCLK周波数を自動的に変更する
ことを可能にするCLK変更手段を有する。又、グレー
ドアップされた第2のCPUのCLK周波数に対応する
CLK、READY信号の生成手段を有する。
Description
数を変更可能な情報処理装置に関する。
てCPUのクロック周波数(以下CLK周波数)を変更
する方法として、前記情報処理装置のスイッチ設定もし
くは、キーボード入力でCLK周波数を変更する方法が
知られていた。これは、1つはソフトウェアの互換性を
保つ為であり、もう1つは前記情報処理装置全体の消費
電力を下げるためのモードを設けるためのものである。
速、高速などのような2〜3設定位の事前に決められた
値に設定することができ、その設定をBIOSは知るこ
とができる。しかし、外部記憶装置に記憶されているア
プリケーションソフトは実際にCLK周波数がどの位で
あるか正確に認識できない。これは、前記情報処理装置
内に実装されるCPUがデバイスの進歩と共に機能アッ
プするからであり、将来的なCPUのCLK周波数がわ
からないため事前にアプリケーションソフトに正確にC
PUのCLK周波数を知らせる機能を前記情報処理装置
内に設けることができない為である。
K周波数を変更する実施例を示した。本例はCPU11
1の最大CLK周波数に相当するCLK102を発生す
る発振器の出力と、前記最大CLK周波数よりも低い周
波数のCLK103を切り替えるものである。
0MHzであるCPU111のCLK110を切り替え
る回路ブロック図であり、発振器101の発振周波数1
02と前記発振周波数102を1/2分周した発振周波
数103をユーザーがCLK切り替えスイッチ等を操作
することで発生するCLK周波数切りかえ信号104に
よって選択しCPU111のCLK110として供給す
るものである。
別に、図23に外部から信号を与えることで、ある固定
の周波数を発生するPLL(phaseーlocked
loop)方式の周波数シンセサイザを用いたCPU
のCLK供給回路例を示す。周波数シンセサイザはIC
化が比較的用意であるため、任意に設定されたいくつか
の周波数を発生するICなどが市販されている。本例で
は周波数シンセサイザIC105の中にSerial
Interface106をもちシステムから与えられ
た任意の設定値107に従って、出力するCLK10の
周波数を変更する。従来の例では、システムから与えら
れる任意の設定値は、システムとして固定されており一
般的には回路のみで本信号107は発生される。従って
結果としてCLK10の周波数もシステムとしては固定
となる。
グレードアップする手段としてCPUの他にメモリおよ
びコントロールIC等が実装されたCPUボード全体を
交換するのが一般的であった。又、CPUのみを交換す
ることによってグレードアップする方法としては、外部
から供給されるCLK周波数をあらかじめ決まった周波
数にディップスイッチ等で変更する方法と、内部CLK
周波数を2倍から数倍に上げたCPUに交換する方法が
知られていた。
じめ決まった周波数に変更する例を図24に示す。本例
ではCPU111を交換後、前記CPU111に対応す
るCLK周波数をジャンパー21で選択する回路例を示
す。(16MHz、25MHz、33MHzの例を示し
た。) また、その他のCLK切り替えの従来例として、CPU
の必要なクロック・パルス周波数を指定する事によって
マイクロコンピュータ・システムの全消費電力を最小化
するという、特公平4ー12842号公報がある。特公
平4ー12842号公報に示される発明は、周波数シン
セサイザが低周波数のCLKから高周波数のCLKを生
成する事に着目した発明であり、プログラム可能なタス
クの実行に必要なCLK周波数を与え、タスクの処理が
終了すると消費電力を落とすために最高周波数よりも低
い周波数で動作させる。
報に示される発明は、最小消費電力で動作可能なシステ
ム構築を目的としている為、外部記憶装置からの情報を
もとにCPUのCLK周波数を変更する機能は考慮に入
れられていない(考慮に入れる必然性がないため)。
又、特公平4ー12842号公報に示される発明は、プ
ログラム可能なタスクごとに細かくCLK周波数を制御
できるような限定されたシステムには有効であるが、本
発明の実施例に示すような汎用性のあるパーソナルコン
ピューター等の情報処理装置においてはプログラムによ
って細かく制御できないため有効な手段にはならない。
そして特公平4ー12842号公報に示される発明と本
発明の構成上の最大の違いは、特公平4ー12842号
公報に示される発明が周波数シンセサイザに限定される
ことであり、それに対し本発明は周波数シンセサイザを
用いなくとも実現可能である点である。
PUをグレードアップする場合について述べる。従来の
技術の項で述べたように、従来はCPUボード全体を交
換するのが一般的であった。しかし、このような方法だ
とCPUボードを新たに設計し直す必要があり、又、事
前にCPUボードを交換可能なようにブロック化しコネ
クタなどで交換可能な構造にしなければいけないという
問題点があった。
来の技術の項でも述べたように、CPUのみを交換する
ことによってグレードアップする方法が一般的になって
きた。CPUのみを交換する方法として、外部から供給
されるCLK周波数をあらかじめ決まった周波数にディ
ップスイッチ等で変更する方法と、内部CLK周波数を
2倍から数倍に上げたCPUに交換する方法が知られて
いた。
るが、外部CLKの周波数に対応するCPUのみがグレ
ードアップされるCPUとしてその対象となるため、C
LK周波数の異なるCPUには対応できずグレードアッ
プの範囲が制限されるという問題点がある。又、CPU
内部でCLK周波数を2倍、3倍等のようにあげる方法
では、PLL方式などをその技術として用いているため
外部からCLK周波数をリアルタイムに変更できない。
そのためCPUが殆ど処理を行なっていなくても常に多
くの消費電流を浪費する事になる。ノートブックパソコ
ンのようにCPUが処理を行なっていないときにはCL
Kを止めたり遅くしたりして電池寿命をのばす機能を持
つ情報処理装置でなおかつCPUのアップグレードをす
る場合、外部からCLK周波数をリアルタイムに切り替
えられる機能がないものはその対象外となる。消費電力
の点からみてCPU内部でCLK周波数をあげる方法に
は問題が多い。
スイッチ等で変更する方法では、複数のCLK発振器等
をあらかじめ基板上に実装する必要があり、当然のこと
ながら対応する周波数の値をあらかじめ知っておく必要
があった。そのため、従来の設計では、ユーザーがCP
Uを有する情報処理装置を購入した場合、CPUの技術
が進み高周波数で動作する高機能CPUができた場合で
もあらかじめ予想し得ない動作周波数の場合、周波数を
上げる手段が無いためCPUを交換して機能アップを計
ることができないという問題があった。ユーザーが前記
情報処理装置を購入した時には開発し得なかった高速C
PU(当然の事ながらユーザーが購入したときには周波
数はわかっていない)が開発された時にCPU交換によ
りユーザーが自らのシステムをグレードアップできるこ
とは資源の有効活用の視点からも重要になってきている
が、従来のシステムでは上記環境を備えることはできな
い。
トウェア側から見た課題について述べる。従来の技術の
項で述べたように、従来のCPUを有する情報処理装置
に於て、外部記憶装置に記憶されているアプリケーショ
ンソフトウェアは情報処理装置内のCPUのCLK周波
数を制御することができない。
対応アプリケーションのユーザーインターフェースがユ
ーザーの操作速度に十分対応できる場合、アプリケーシ
ョンによってはCPUの処理能力が高ければ高いほどよ
いと言うわけではない。たとえば、ノートパソコン等に
対応するアプリケーションは情報処理能力よりも、電池
寿命の長さの方を優先させたい場合がある。従来はその
選択方法をある決まった周波数ごとに情報処理装置内に
選択できる手段を設け、ユーザーが前記手段を操作する
ことによって行っていた。
ザーの操作速度に合わせ込むため、アプリケーションソ
フトウェアのマニュアルなどに各情報処理装置に対する
最適のCPUのCLK周波数を記載し、ユーザーがCL
K周波数を変更していた。しかしながら、これではアプ
リケーションごとにCLK周波数を操作しなければなら
ず、煩わしさと難しさを伴う。特にMS−Window
s(登録商標)、OS/2(登録商標)など同時に複数
のアプリケーションプログラムを動作させることが可能
である場合、各Windowもしくは各プログラムごと
にユーザーに対してCLKの変更を強いることになる。
で各情報処理装置に対応する(各CPUのCLK周波数
に対応する)最適のユーザーインターフェイスを提供す
ることが難しいという問題点があった。
的としており、ユーザーがCPUを有する情報処理装置
を購入した場合で、購入した情報処理装置に実装されて
いるCPUよりも処理能力の高い高周波数のCLKで動
作するCPUにグレードアップする場合、前記情報処理
装置全体を購入する事なく、CPUを交換するだけで前
記情報処理装置の機能アップを図ることを可能とするシ
ステムを提供することを目的としている。又、外部記憶
装置に記憶されているアプリケーションソフトウェアが
各情報処理装置に対応する最適のユーザーインターフェ
イスを構築することができるシステムを提供することも
目的としている。
は、CPUのクロック周波数を変更可能な情報処理装置
において、外部記憶装置により提供されるCPUのクロ
ック周波数に関するデータを、前記情報処理装置の特定
の記憶手段に書き込み、該記憶手段のデータを基に対応
するクロックを発生し、従来のクロックに置き替えるこ
とを特徴とする。
数のタスクを管理するオペレーティングシステムと、少
なくとも前記複数のタスクに対応したクロック周波数に
関するデータを設定する複数の記憶手段と、前記オペレ
ーティングシステムの指示により前記複数の記憶手段の
中から1つを選択するセレクタと、前記セレクタにより
選択された記憶手段のデータを基にクロックを発生する
クロック発生回路とを有することを特徴とする。
と異なるCLK周波数で動作する第2のCPUを前記第
1のCPUに付加あるいは前記第1のCPUと交換可能
な手段を有し、前記第2のCPUのCLK周波数に対応
するCLKを出力する手段と、前記第2のCPUに対応
するREADY信号を生成する手段とを有することを特
徴とする。
対応するCLKを出力する手段をリセット信号もしくは
電源のオン/オフに伴って発生する信号で制御すること
を特徴とする。
対応するCLKを出力する手段が、外部記憶装置からの
情報を基にCPUに与える第1のCLKを発生する周波
数シンセサイザを有し、又、前記周波数シンセサイザと
は別の第2のCLKを発生するCLK発生手段を更に有
し、前記CPUのCLKを切り替える際に前記第1のC
LKと前記第2のCLKを切り替える手段を有すること
を特徴とする。
Uに付加あるいは前記第1のCPUと交換したことを示
す検出信号と、前記検出信号によりあらかじめ決められ
ている任意の周波数にクロック周波数を初期設定する手
段を有することを特徴とする。
ィングシステムは、現在実行中のタスクのクロック周波
数に優先して前記オペレーティングシステム全体のクロ
ック周波数選択する為の手段を有することを特徴とす
る。
装されていたCPUを、高性能のCPUに交換する際、
外部記憶装置の情報を基に高性能のCPUに対応するC
LK及びREADY信号を生成し、装置の暴走を防止し
つつCLKを切り替えることができる。また、CPUを
交換しないまでも外部記憶装置のアプリケーションプロ
グラムによりCPUのCLKを変更することができ、ユ
ーザーの能力に適合した操作環境を提供することができ
る。
に説明する。
である。前記情報処理装置はCPU部301、メモリ・
CPUコントロール部302、CLK制御部303、L
CD305及びCRT306を制御するVIDEO回路
部304、キーボード307を制御するキーボードコン
トロール部308、FDD309やICカード310、
HDD313等の外部記憶装置などを制御するI/Oコ
ントロール回路部311、前記情報処理装置の外部に別
の機器等を接続するための拡張バス部312を有する。
まず簡単に本発明の機能全体を説明し、その後に各機能
ブロックごとに詳細説明をする。
PU(ここではCLK周波数16MHzとする)を機能
アップしたCPU(ここではCLK周波数20MHzと
する)に交換してから、前記CPUのCLK周波数に合
わせてCLK周波数を設定するまでのフローチャートを
示す。又、フローチャートの左隣に各ステップによって
CLK周波数がどの様に変化するかわかるようにCLK
周波数変化表を示した。
できる構造を持った情報処理装置の裏蓋などをあけて、
図4bに示したようなCPU SOCKET501から
最大CLK周波数16MHzのCPUをとりだし、最大
CLK周波数20MHzのCPUに入れ替える。
力されるCLK10の周波数は、図1のCPU部301
にユーザーが前記情報処理装置を購入したときに最初に
内蔵されていたCPUの最大CLK周波数に初期設定さ
れる機能を持つ必要がある(たとえば、16MHzー>
20MHzー>25MHzと機能アップする場合16M
Hzに初期設定する)。これは、例えば図1のCLK1
0の周波数が20MHzに設定されていて16MHzの
CPUが前記情報処理装置にセットされた場合、最初か
ら暴走するためである。(ステップ401) 次に、購入した20MHzのCPUに添付されたフロッ
ピーディスクを前記情報処理装置のFDD(図1の30
9に相当する)に挿入する。本フロッピーディスクに
は、図1のCLK制御部303にCLK周波数に相当す
る(この場合20MHz)値を書き込む命令を実行する
ソフトウェアが記憶されている。図1のCPU CLK
制御部の詳細な例を図10に示した。(ステップ40
2) ユーザーは前記情報処理装置の電源をONしFDDから
ブートを行う。(ステップ403) 添付フロッピーディスク内に記憶された、前記情報処理
装置内CPUのCLK周波数20MHzに相当する値を
図1のCLK制御部303に書き込む命令が自動的に実
行される。
の簡単なフローチャートを示す。
CLK周波数の値が記憶されているレジスタである0C
12(H)をREADする。(プログラムステップ41
0) 次に現在のCLK周波数(本例では16MHz)と変更
後のCLK周波数(本例では25MHz)を画面に表示
しユーザーにCLK変更をするかどうかのメッセージを
出力する。(プログラムステップ411) NOであれば、変更しないというメッセージを画面に表
示し(プログラムステップ412)、YESであれば、
変更するCLK周波数の値を0C12(H)に書き込
む。(プログラムステップ413) 次に、CLK周波数が変更されたというメッセージを画
面に表示し、リブートするためにキーボードを叩くよう
指示するメッセージを出力する。(プログラムステップ
414) キーボード入力を受けて、リブート用のRESET P
ORTである0F0(H)に対しアクセスすることでリ
ブートを行いプログラムステップ413で書き込まれた
値にしたがってCLK周波数を25MHzに変更する。
(プログラムステップ415) このように、プログラムステップ413に示した命令で
CLK周波数をすぐに変化させずリブートをするのは、
図23及び図10に示したようなPLL方式の周波数シ
ンセサイザ回路によりCLK周波数を設定する場合、す
ぐにCLKを切り替えると、波形が変動しCPUが暴走
する可能性があるからである。当然のことながら図1の
メモリ・CPUコントロール部302は、CLK周波数
が変化しても誤動作しないような機能を持つことが必要
である。これは後で述べるレディー信号制御等で実現可
能である。
ーディスクを抜いて通常のアプリケーションディスクを
挿入することによりアプリケーションを実行する。ハー
ドディスクからブートしたい時は添付フロッピーディス
クを抜くだけでよい。(ステップ 406、407) 上記ステップとは別に、図15に示すような回路構成例
により、図2のステップ405を抜かしてステップ40
4からステップ406に移行することも可能である。図
15に示した回路機能については以降に説明する。(ス
テップ407) 以上述べたように、ユーザーがCPUを有する情報処理
装置を購入した場合で、購入した情報処理装置に実装さ
れているCPUよりも処理能力の高い高周波数のCLK
で動作するCPUにグレードアップする場合、図1のブ
ロック図に示すような情報処理装置で図2に示したフロ
ーチャートに従ってCPUを交換することにより、前記
情報処理装置全体を購入する事なく機能アップを図るこ
とが可能になる。更に上記例で述べた各機能即ち、フロ
ッピーディスク、ICカード、ハードディスクなどに記
憶された情報もしくは、プログラムによってCPUのC
LK周波数を変更する機能、前記CLK周波数の切り替
えを、RESET信号等で切り替える機能、READY
信号制御等によりCLK周波数が変動しても前記情報処
理装置を正常に動作させる機能、CPUが交換されたこ
とを示す信号によりユーザーが前記情報処理装置を購入
したときに最初に内蔵されていたCPUの最大CLK周
波数に初期設定される機能が、情報処理装置全体を購入
する事なく機能アップを図るために必要であることがわ
かる。
する。
4a、bに示すような形態で通常基板上に実装される。
図4aの形態では、CPU502は基板上にソケットを
介さずに直接実装されている。そして機能アップされた
CPU504を後から実装するためのUPGRADE
SOCKET503も同時に実装されている。本発明の
情報処理装置は、前記情報処理装置を購入したユーザー
が前記情報処理装置の機能UPをCPUを交換すること
によって行なうことができるように、あらかじめ蓋を開
けて簡単にUPGRADE SOCKET503にCP
Uを挿す事ができる構造になっている。
のCPU502の信号と、UPGRADE SOCKE
T503の信号は数本の信号を除いて相互に接続されて
いる。CPU504がUPGRADE SOCKET5
03に実装されていると、CPU504内部でCPU5
04のGND端子に接続されている信号であるCHG信
号601がGNDに接続されるのでプルアップ抵抗60
6によって”H”であった信号が”L”になる。(波形
を図6 601に示す)この変化を受けてCPU502
は出力信号(図6 702)をハイインピーダンス状態
にする。以上の動作によりCPUバス信号604には、
CPU504からの出力信号がCPU502からの信号
に代わり有効となる。
る、CLK10の周波数を初期設定する信号CLR70
1によって、図1のCLK制御部303は前記情報処理
装置に対応するCLK周波数のうちあらかじめ決められ
た任意の周波数に初期設定される。(初期設定される周
波数は、再立ち上げ動作のパフォーマンスに影響を及ぼ
さないよう決定されるのが普通である。) ところで、消費電力を減らすため図5のCHG信号60
1によってCPU502を待機モードにする方法が一般
的であるが、CPU504のみにCLKを供給し、CP
U502のCLK信号をカットする又はLレベルに固定
する等の回路構成をとることもできる。回路例を図9に
示す。CHG信号601によって発振器1000、10
01の電源供給を選択することによりCPUを2つ持っ
ても消費電力をCPU1つ分に低減することができる。
又、CPU504が実装された時CPU502に供給す
るCLK信号1003を発生する発振器1000の電源
を切らなくても、CLK信号1003をLレベルに固定
するだけでもCPU504の内部回路が動作しないので
消費電流を下げることができる。
る形態である。この場合も図5のCPU502が存在し
ないと考えれば図4aと同じであり、CPUの交換をC
HG信号601で知ることができる。
構成及び、図8に示す回路方式をとることにより知るこ
ともできる。図7のようにCPUソケットの中に光を受
けることで起電力を生ずるフォトダイオード81を実装
する。図8において、フォトダイオード81はCPUを
交換する時に光を受けて起電力を生ずる。その結果トラ
ンジスタ91はオンし、CPUを交換したことを示す信
号であるCHGCPU92は、”H”から”L”に変化
する。本CHGCPU信号92は、前記CHG信号60
1に相当し、本信号によって発生されるCLR701に
よって、図1のCLK制御部303は前記情報処理装置
に対応されるべきCLK周波数のうちあらかじめ決めら
れた任意の周波数に初期設定される。
303の説明を行う。ユーザーが情報処理装置を購入し
内部のCPUを交換してそのCLKを変更する代表例と
して、図10及び図15を示す。
ータを周波数シンセサイザに与えることにより周波数シ
ンセサイザの出力周波数を変更する方式を示すものであ
る。外部からデータを与える方法として、フロッピーデ
ィスク、ICカード、ハードディスク等の外部記憶装置
を用いる方法と、あらかじめセットアップメニューなど
でCLK周波数をユーザーが可変できるようにする方法
がある。ここで、ユーザーが可変できるようにメニュー
などで、1〜150MHz等に設定することができる場
合、不用意に設定されやすくCPUが暴走しフロッピー
ディスクなどに記憶された情報が破壊される可能性があ
る。
ニューなどで設定されないように外部記憶装置を通して
セットアッププログラムを供給するのがよい。前記プロ
グラムに、FLASH ROM化されたBIOS RO
M(図1 BIOSROM314等)をCLK周波数に
合わせて書き替えるプログラムなどを合わせ持てばCP
U交換による柔軟な環境も同時に提供できる。
る。対応するCPUのCLK周波数に対するデータ(数
個のレジスタで構成される細かい設定データの事)がI
O命令0C00(H)〜0C08(H)のI/O WR
ITE命令であるLAT信号1100としてデータラッ
チ回路1101にラッチされデータ1102としてコー
ド発生回路1103に出力される。コード発生回路11
03(細かい設定データから対応するCLK周波数に相
当するコードを生成する)は、図11に示すようなPW
SWのオン/オフ時に変化するLOAD信号1104な
どでラッチされ対応コード1105としてコード変換回
路1106に出力される。ここで注意するのは、データ
ラッチ回路1101の電源は電池等で常にバックアップ
されていることである。(バックアップ電源をVBK1
107として示す)それは、LAT信号1101によっ
て与えられたCLK周波数に相当する設定を電源OFF
時にも保持するためと、CPU交換時にデータを初期化
する為である。CPUの交換時には、図5のCHG信号
601を図12のトランジスタ1120で受けて信号C
HGB1121が出力される。図13に示すようにその
信号CHGB1121の変化を受けて”L”パルスであ
るCLR701がデータラッチ回路1101に入力さ
れ、CPUが暴走しないような初期データにリセットさ
れる。
路部1106でCLKに対応するカウンタデータ110
9に変換されPROGRAMMABLE DIVIDE
R部1110に入力される。その結果CLK10の周波
数は変更される。
スクなどに記憶された情報によりCLK周波数を変更し
た後、図11に示すように一旦PWSWをオン/オフす
る事によってCLK周波数を変更しなければならない。
(LOAD信号1104を発生させる為)そこで、別の
例としてリセットボタンを押すことでLOAD信号11
04を発生させ、CLK周波数を変更する例を図14に
示す。RESETボタンによって発生する信号1123
によってRESET信号1122が発生する。又、信号
1123によってLOAD信号1104も発生し新しい
CLK周波数に相当するデータが図10のコード発生回
路1103に与えられCLK10の周波数が変更され
る。
セサイザ回路1108がロックするのに十分な期間11
24に設定することで、ユーザーは、CPUを交換して
CLK周波数を変更後に再度電源を切らずともRESE
Tボタンを押すことで新しい周波数に設定し直すことが
可能になる。
イザ1108によるCLK周波数発生回路の応用例とし
て示した。本回路例の構成にすれば、ユーザーがフロッ
ピーディスクなどに記憶された情報によりCLK周波数
を変更した後、電源オン/オフ、RESET信号などの
前記情報処理装置の初期設定処理を行うことなく、図2
のステップ407のように処理を進めることができる。
そこで図15の回路と、その各信号波形を示した図16
とを用いて、CPU交換後CLK10を25MHzから
50MHzに変更する機能説明を行う。図16CLK1
0はCLK周波数を切り替える前には25MHzのCL
Kを出力している。図2ステップ404に相当する動作
により図15コントロール回路1402は図16の15
07のタイミングで、周波数選択信号1403を”L”
から”H”にする。信号1503によってCLK10
は、周波数シンセサイザ回路出力1404から発振器出
力16MHz1405に図15セレクタ1406で切り
替えられる。
に対応するデータ1501がデータラッチ信号1407
によってラッチされて、周波数シンセイザは25MHz
から50MHzに周波数を変動する。周波数選択信号1
403が”H”の期間1502は周波数シンセサイザ回
路内のPLL回路が設定された新しい周波数にロックす
るまでの期間に相当する。周波数シンセサイザが安定し
たタイミング1508時に、再度周波数選択信号140
3によってCLK10は発振器出力1405から周波数
シンセサイザ回路出力1404に切り替えられ、50M
Hzとなる。
04のように変動するが、これをそのままCPUに入力
するとメモリアクセス時などにタイミングが合わなくな
り誤動作する可能性がある。そこで、図15のCLK切
り替え回路1409を通すことにより、定期的なメモリ
のリフレッシュ時などを示すバス・ホールド信号141
0によって、システム動作に影響を与えないタイミング
でCLK1401を切り替えCLK10としてCPU1
1に供給する。
Uコントロール部302の説明を行う。CPUを交換し
てもシステム全体は機能的に正常動作しなければならな
い。メモリ・CPUコントロール部302の代表的な波
形を図17に示す。CPUの周波数が上がるにつれてC
LKのパルス幅1700は短くなっていく。
703、CASのパルス幅1702などDRAMの規格
を満たさなくなる。そこで本発明は、図10のカウンタ
データ1109や、図15の1403などの周波数選択
信号(データ)を受けてCPUに対しウェイトを命令す
るREADY信号を制御する回路をメモリ・CPUコン
トロール部に設ける事を特徴としている。
サイクル時間調整を各CLK周波数に対して細かく制御
することで情報処理装置のCPU交換時における正常動
作を保証できる。尚、READYを制御してウェイトを
かけるのは周知の事実だが、本発明の情報処理装置はそ
のREADY発生回路をグレードアップされたCPUの
CLK周波数に対応して切り替えるところに新規性があ
る。本回路では一見、CLK周波数が上がっても周辺回
路の動作周波数が変わらないので(意図的にそのような
回路としている)パフォーマンスが変わらないように見
える。しかしそれは、CPUにCACHEを内蔵するこ
とで周辺回路に依存せずCPU自体のパフォーマンスの
向上を図ることによって解決できる。本回路はCLK同
期方式のDRAMを用いても同様に必要である。それは
ランダムアクセス時及びIOサイクル時には必ずREA
DYを制御する必要があるためである。
す。図18aは従来の回路例、図18bは本願の回路例
である。又対応する波形を第19図に示した。
カウントして作成されていた。図19において、CPU
からADS1704が出力されると図1メモリ・CPU
コントロール部302は本例ではIOR命令であると判
断し一定のコマンドディレイ1806の後IORパルス
1800を出力する。前記IORパルスを受けてカウン
タ、シフトレジスタで構成される回路1805を通して
一定のディレイ1802の後READY1701が出力
される。それと共にコマンド1800も立ち上がる。
ると、あらかじめCLKに同期した回路構成を取ること
はできない。そこで、コマンドディレイ1806、ディ
レイ1802をCPUからのADS/ステータス信号1
704から、基準CLK1807(CPUの周波数が変
更になっても変わらない基準CLK)を用い、カウンタ
・シフトレジスタで構成される複合回路1808を通し
て生成する。実際には、いくつかの信号で構成される1
809をCLK10で同期することによってコマンド信
号1800、READY信号1701を出力する。各デ
ィレイは基準クロックでなくディレイライン等で作成さ
れてもよい。従来の回路構成図18aよりも複雑になる
が、それに対してCPUを交換できる機能がつくわけで
あり、本回路構成は従来よりも柔軟性がある回路構成で
あるといえる。
みに重点をおいて説明してきたが、CLK周波数変更と
同時に、信号線の入れ替え、電圧の変更などを同時に行
なうことによってより広範囲のCPUに対応する事がで
きる。まず信号線の入れ替えであるが、たとえば交換の
対象となるCPUの信号線が33MHzの周波数を境に
数本変更されているとする。そこで33MHz以上のC
LK周波数の場合にCPUソケットの信号線を入れ替え
る機能をあらかじめ用意することにより33MHz以上
の異なった信号線をもつCPUにも対応できる。次に電
圧変更であるが、図4bのようにソッケトが1つの場合
CLK周波数とともに電圧を変更する事も可能である。
第1の例として消費電力低減を目的とするシステムが考
えられる。たとえば3.3Vという低電圧で動作するC
PUが25MHz以下で用意されていて、33MHz以
上だとCPUおよび周辺のコントロールICが3.3V
だと遅延時間が多すぎて動作不可能なので5Vに電圧を
上げなければならないという場合がある。ここであらか
じめ33MHzという周波数を境に電圧を変更する機能
を用意しておけば25MHz以下の周波数では低消費電
力を実現でき電池寿命を長くすると共に熱の発生を抑え
ることが出来る。そして33MHz以上のCLK周波数
の場合は5Vに電圧を上げることにより高機能にシステ
ムをアップする事ができる。第2の例として、上記例と
は逆にデバイスのデザインルールが進むとCLK周波数
が上がると3.3Vしか対応できなくなっていく場合が
ある。たとえば33MHzまでは5Vで動作可能であっ
たCPUが、100MHz以上だと3.3Vにしなけれ
ば動作しない場合である。この場合100MHzのCL
K周波数で電圧を切り替える機能をあらかじめ有するこ
とによりより広範囲のCLK周波数に対応できる。
更などをCLK周波数を切り替えるのと同時に行なうこ
とによってより広範囲のCPUに対応する事ができるこ
とがわかる。
ィスク、ICカード、ハードディスクなどに記憶された
情報もしくは、プログラムによってCPUのCLK周波
数を変更する機能を持つことで、フロッピーディスク、
ICカードなどに記憶されているアプリケーションソフ
トウェアが各情報処理装置に対応する最適のユーザーイ
ンターフェイスを構築するのはメリットが大きい。
きた図1の情報処理装置のブロック図とまったく同一で
ある。ただし言うまでもなく、図4a、bに示したよう
なCPUを交換できる機能は必ずしも必要ではない。こ
こで注意すべきなのは、アプリケーション側から周波数
を変えることのできる機能と併用して、情報処理装置内
にも別にCLK周波数選択手段が必要なことである。そ
れは、本機能に対応したアプリケーション以外のアプリ
ケーションにも対応しなければならないためである。
定するデータに対応してCLKを出力する回路1600
は、必ずしも周波数シンセサイザでなくてもよい。
スクに記憶されたアプリケーション・プログラムはメイ
ンメモリにロードされ、CLK周波数の設定データをポ
ート0C12HにIOW命令1601を発行することで
ラッチ回路部1602にラッチする。又、情報処理装置
の出荷時やCPU交換時に、対応するCPUのCLK周
波数の設定データをポート0C13HにIOW命令16
04を発行することでラッチ回路部1603にラッチす
る。
メニューをユーザーが操作することなどによって発生す
るCLK選択信号1605によって選択され、CLK発
生回路1600に入力される。CLK発生回路1600
はCPU11に供給する最大周波数に対応するCLK1
607を出力する。
給する最大CLK周波数1607と、低消費電力などを
実現するための比較的周波数の低いCLK(発振器16
10から作られるCLKとCLK1607を分周してつ
くられるものがある)をCLK選択信号1609でセレ
クトしてCLK10としてCPU11に対し出力する。
(以下Windows)やOS/2などのようなマルチ
ウィンドゥで複数のアプリケーションを同時に走らせる
ものに於て、各々のウィンドゥ内で対応するアプリケー
ションに一番最適なCLKが自動的に選択されるのでユ
ーザーに対しCLK周波数を意識することなく最適なユ
ーザーインターフェイスを提供することができる。
す。本例では3つのアプリケーションプログラムが各ウ
ィンドウで動作している例を示した。現在、マウスカー
ソル1901がアプリケーションプログラムNO.2
1902の上にある。この場合、アプリケーションプロ
グラムNO.2 1902はWindowsのあるタス
ク(仮にタスクNO.2とする)の環境設定ファイル
(仮に環境設定ファイルNO.2とする)の作り出した
環境上で動作している。アプリケーションプログラムN
O.2 1902は自らのブート時に環境設定ファイル
NO.2に、動作に適したCLK周波数を書き込んでお
り、WindowsはタスクNO.2が選択されたこと
を認識すると、環境設定ファイルNO.2よりCLK周
波数を読み込み、CLK周波数に対応したデータをラッ
チ回路部1602にラッチし、CLK選択信号160
5、1609より、アプリケーションプログラムNO.
2 1902に対応したCLK周波数に変更する。環境
設定ファイルNO.2にCLK周波数変更の為のメニュ
ー画面等を用意し、ユーザーが自らCLK周波数を設定
することもむろん可能である。次にマウスカーソル19
01がアプリケーションプログラムNO.3 1903
上に移ったときには、同様にWindowsがアプリケ
ーションプログラムNO.3に対応したCLK周波数に
再変更するという具合いである。また現在のCLK周波
数はCLK表示窓1905により常にモニターすること
ができる。
してWindows全体の環境を設定するファイル(仮
に環境設定ファイルNO.0とする)をWindows
に持たせ、環境設定ファイルNO.0のCLK周波数を
Windows画面上のアイコン1904を通して操作
できるようにする。マウスカーソル1901を10MH
z動作を指定するアイコン1904に持っていきクリッ
クすることで、CLK周波数を10MHzに固定するこ
とも可能である。
動かす手段しか持ち合わせていなかった為、必要な最低
限の消費電流で前記情報処理装置を動作させるという機
能や、ゲームプログラムのようにユーザーの操作速度に
あった速度に保つという機能がなかった。
が提供する環境よりも本体処理能力のほうがはるかに高
くなってきた時のために必要な技術を提供するものであ
り、従来の考え方とは根本的に観点が異なるものであ
る。
えのみに注目して説明してきたがこの技術と他の技術を
組み合わせて使用できるのは言うまでもない。例として
2つあげる。1つ目はCLK周波数切り替えと、CPU
内部に内蔵された、またはCPUとは別に存在するCA
CHEメモリの有効無効を指定する事である。CACH
Eメモリの存在によってパフォーマンスが異なる場合が
あるので機種依存しない環境を整えるためにはCLK周
波数変更と同時にCACHEメモリの有効無効を指定し
なければならない場合がある。2つ目は、CPUのバス
ホールド信号の時間を調整することである。グレードア
ップされるCPUによってはCLK周波数をリアルタイ
ムに変更できないものもある。それは内部にPLLなど
を持っているCPUである。このようなCPUではリフ
レッシュ信号など定期的に発生するバスホールド信号の
時間を調整して相対的にパフォーマンスを落としてい
る。そのためグレードアップされるCPUによってCL
K周波数を切り替える方法とバスホールド信号の時間を
変更する方法とを切り替える。
は、CPUのクロック周波数を変更可能な情報処理装置
において、外部記憶装置により提供されるCPUのクロ
ック周波数に関するデータを、前記情報処理装置の特定
の記憶手段に書き込み、該記憶手段のデータを基に対応
するクロックを発生し従来のクロックに置き替えるの
で、外部記憶装置のプログラムによって簡単に前記情報
処理装置のCLKを変更することができる。よってアプ
リケーションプログラム等が前記情報処理装置の性能を
考慮して最適の操作速度となるようにCPUのCLKを
設定することが可能となる。
のタスクを管理するオペレーティングシステムと、少な
くとも前記複数のタスクに対応したCLK周波数に関す
るデータを設定する複数の記憶手段と、前記オペレーテ
ィングシステムの指示により前記複数の記憶手段の中か
ら1つを選択するセレクタと、前記セレクタにより選択
された記憶手段のデータを基にCLKを発生するCLK
発生回路とを有するので、例えばWindowsのよう
なマルチウインドウシステム上で複数のアプリケーショ
ンプログラムを実行させた場合、各アプリケーションプ
ログラム毎にCLKを設定し、アプリケーションプログ
ラムを切り替える度に自動的にCLKを切り替えること
ができる。
CLKを変更する際、READY信号を生成する手段、
CLKの出力をリセット信号もしくは電源のオン/オフ
に伴って発生する信号で制御する手段、更に外部記憶装
置のデータにより周波数シンセサイザで生成されたCL
Kとは別の第2のCLKを生成し前記2つのCLKを切
り替える手段等を有するので、前記情報処理装置を暴走
させることなくCLKを切り替えることができる。
示す検出信号により、あらかじめ決められている任意の
周波数にCLKを初期設定する機能も有するので、CP
Uを付加あるいは交換した後リセット等のみで自動的に
CLKを変更することができる。
システムは、現在実行中のタスクのCLK周波数に優先
して前記オペレーティングシステム全体のCLK周波数
選択する為の手段を有するので、例えばWindows
上で各アプリケーションプログラム毎にCLKを設定し
てあっても、それに優先してWindows全体のCL
Kを固定することができる。
ャート。
チャート。
図。
路図。
グ図。
タイミング図。
ミング図。
図。
おける表示例を示す図。
ロック図。
図。
Claims (7)
- 【請求項1】CPUのクロック周波数を変更可能な情報
処理装置において、 外部記憶装置により提供されるCPUのクロック周波数
に関するデータを、前記情報処理装置の特定の記憶手段
に書き込み、該記憶手段のデータを基に対応するクロッ
クを発生し、従来のクロックに置き替えることを特徴と
する情報処理装置。 - 【請求項2】前記情報処理装置上で実行される複数のタ
スクを管理するオペレーティングシステムと、 少なくとも前記複数のタスクに対応したクロック周波数
に関するデータを設定する複数の記憶手段と、 前記オペレーティングシステムの指示により前記複数の
記憶手段の中から1つを選択するセレクタと、 前記セレクタにより選択された記憶手段のデータを基に
クロックを発生するクロック発生回路とを有することを
特徴とする情報処理装置。 - 【請求項3】第1のCPUと、 前記第1のCPUと異なるクロック周波数で動作する第
2のCPUを前記第1のCPUに付加あるいは前記第1
のCPUと交換可能な情報処理装置において、 前記第2のCPUのクロック周波数に対応するクロック
を出力する手段と、 前記第2のCPUに対応するCPUサイクル終了信号
(以下READY信号とする)を生成する手段とを有す
ることを特徴とする請求項1記載の情報処理装置。 - 【請求項4】前記第2のCPUのクロック周波数に対応
するクロックを出力する手段を、リセット信号もしくは
電源のオン/オフに伴って発生する信号で制御すること
を特徴とする請求項3記載の情報処理装置。 - 【請求項5】前記第2のCPUのクロック周波数に対応
するクロックを出力する手段は、外部記憶装置からの情
報を基にCPUに与える第1のクロックを発生する周波
数シンセサイザを有し、又、前記周波数シンセサイザと
は別の第2のクロックを発生するクロック発生手段を更
に有し、前記第2のCPUのクロック周波数に対応する
クロックを出力する際に前記第1のクロックと前記第2
のクロックを切り替える手段を有することを特徴とする
請求項3記載の情報処理装置。 - 【請求項6】前記第2のCPUを前記第1のCPUに付
加あるいは前記第1のCPUと交換したことを示す検出
信号と、 前記検出信号によりあらかじめ決められている任意の周
波数にクロック周波数を初期設定する手段を有すること
を特徴とする請求項3記載の情報処理装置。 - 【請求項7】前記情報処理装置の前記オペレーティング
システムは、現在実行中のタスクのクロック周波数に優
先して前記オペレーティングシステム全体のクロック周
波数選択する為の手段を有することを特徴とする請求項
2記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23611792A JP3250268B2 (ja) | 1992-09-03 | 1992-09-03 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23611792A JP3250268B2 (ja) | 1992-09-03 | 1992-09-03 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0683476A true JPH0683476A (ja) | 1994-03-25 |
JP3250268B2 JP3250268B2 (ja) | 2002-01-28 |
Family
ID=16995997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23611792A Expired - Lifetime JP3250268B2 (ja) | 1992-09-03 | 1992-09-03 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3250268B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002132496A (ja) * | 2000-08-15 | 2002-05-10 | Sony Computer Entertainment Inc | エミュレート装置及び部品、エミュレーション方法、記録媒体、プログラム |
US6668318B1 (en) * | 2000-05-31 | 2003-12-23 | Xybernaut Corp. | System and method for loading one of a plurality of operating systems and adjusting the operating frequency accordingly using transferable core computer that recognizes a system environment |
JP2009168896A (ja) * | 2008-01-11 | 2009-07-30 | Kyocera Mita Corp | オプション装置、画像形成システム、及び、デバッグシステム |
US7636865B2 (en) | 2005-08-26 | 2009-12-22 | Canon Kabushiki Kaisha | Information processing apparatus and method of setting frequency of clock to be supplied from processor |
-
1992
- 1992-09-03 JP JP23611792A patent/JP3250268B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6668318B1 (en) * | 2000-05-31 | 2003-12-23 | Xybernaut Corp. | System and method for loading one of a plurality of operating systems and adjusting the operating frequency accordingly using transferable core computer that recognizes a system environment |
JP2002132496A (ja) * | 2000-08-15 | 2002-05-10 | Sony Computer Entertainment Inc | エミュレート装置及び部品、エミュレーション方法、記録媒体、プログラム |
US7222063B2 (en) | 2000-08-15 | 2007-05-22 | Sony Computer Entertainment Inc. | Emulation apparatus and parts, emulation method, recording medium and program |
US7636865B2 (en) | 2005-08-26 | 2009-12-22 | Canon Kabushiki Kaisha | Information processing apparatus and method of setting frequency of clock to be supplied from processor |
JP2009168896A (ja) * | 2008-01-11 | 2009-07-30 | Kyocera Mita Corp | オプション装置、画像形成システム、及び、デバッグシステム |
Also Published As
Publication number | Publication date |
---|---|
JP3250268B2 (ja) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5805923A (en) | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used | |
KR100518376B1 (ko) | 프로세서 전력 관리를 개선하기 위한 방법 및 장치 | |
KR100866428B1 (ko) | 그래픽 메모리 제어기 허브 및 그 제어 회로, 집적 장치 및 컴퓨팅 장치 | |
US6990594B2 (en) | Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies | |
KR100358889B1 (ko) | 휴대용개인정보기기에적합한집적프로세서시스템 | |
US6804792B2 (en) | Computer power management with converter for changing generated power mode commands for external devices | |
KR101324885B1 (ko) | 복수의 회로들에서의 성능 파라미터들 조정 | |
JP2009064456A (ja) | 動的電圧制御方法および装置 | |
JP2002109490A (ja) | メモリカードおよびクロック制御回路 | |
WO1995035540A1 (en) | Dynamic processor performance and power management in a computer system | |
JP2001085586A (ja) | 電子機器用温度制御回路および電子機器の温度制御方法 | |
KR20210063358A (ko) | 메모리 타이밍 파라미터의 동적 구성 | |
US6496888B1 (en) | Incorporation of bus ratio strap options in chipset logic | |
US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
JP3250268B2 (ja) | 情報処理装置 | |
JP2004512614A (ja) | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ | |
US20080172568A1 (en) | Apparatus for power control of electronic device | |
JP2846876B2 (ja) | 情報処理装置 | |
JPH04239305A (ja) | 情報処理装置 | |
JPH0619574A (ja) | 情報処理装置 | |
JP2000207272A (ja) | メモリ制御装置およびメモリ制御方法およびコンピュ―タが読み出し可能なプログラムを格納した記憶媒体 | |
JPH0728560A (ja) | 情報処理装置 | |
JPH03122798A (ja) | Posシステムの端末機 | |
JP2009098863A (ja) | 機能拡張装置 | |
JP2004005104A (ja) | 電子機器及びレジューム方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |