JPH0682637B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0682637B2 JPH0682637B2 JP11610488A JP11610488A JPH0682637B2 JP H0682637 B2 JPH0682637 B2 JP H0682637B2 JP 11610488 A JP11610488 A JP 11610488A JP 11610488 A JP11610488 A JP 11610488A JP H0682637 B2 JPH0682637 B2 JP H0682637B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- etching
- layers
- layer
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体ウェーハにパタ
ーンを加工する際の拡散状態及びエッチング状態を調べ
る為のチェック用素子を有する半導体装置に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a check element for examining a diffusion state and an etching state when a pattern is processed on a semiconductor wafer.
半導体集積回路等の半導体装置は半導体ウェーハ上に通
常十数回のパターニングをくり返して、Ｎ型・Ｐ型不純
物層およびポリシリコン層を必要ケ所に注入し、能動素
子・受動素子を形成してゆく。その最終工程でアルミを
蒸着、エッチングし、それぞれの素子を接続し、電子回
路が構成され、半導体装置が完成する。その中で配線用
アルミニウムのエッチングの状態をチェックするのが半
導体ウェーハアルミエッチングチェック素子（以下チェ
ック素子と呼ぶ）で、このチェック素子はパイロットウ
ェーハあるいは半導体素子が形成された量産用ウェーハ
に作り込まれている。For semiconductor devices such as semiconductor integrated circuits, patterning is usually repeated a dozen times on a semiconductor wafer, and N-type / P-type impurity layers and polysilicon layers are implanted into necessary places to form active elements / passive elements. . In the final step, aluminum is vapor-deposited and etched, each element is connected, an electronic circuit is configured, and a semiconductor device is completed. The semiconductor wafer aluminum etching check element (hereinafter referred to as the check element) checks the etching state of the aluminum for wiring, and this check element is built in the pilot wafer or the mass production wafer on which the semiconductor element is formed. ing.
次にこのチェック素子の従来技術を説明する。従来技術
では第３図のごとくアルミエッチングの状態と比例した
異なる幅をもつ短冊状のアルミニウム１を複数配列した
パターンよりなっている。すなわち第３図のＡはアンダ
ーエッチングの下限に相当する幅を持ち、Ｂは適性エッ
チングに相当する幅を持ち、Ｃはオーバーエッチングに
相当する幅を持っている。Next, a conventional technique of this check element will be described. In the prior art, as shown in FIG. 3, the pattern is formed by arranging a plurality of strip-shaped aluminum 1 having different widths proportional to the aluminum etching state. That is, A in FIG. 3 has a width corresponding to the lower limit of under-etching, B has a width corresponding to proper etching, and C has a width corresponding to over-etching.
エッチング量がアンダーエッチングの限界以下ではA,B,
Cの短冊状のアルミニウムが残っており、オーバーエッ
チングの限界を越えるとＡ、Ｂ、Ｃの短冊状のアルミニ
ウムがすべて消滅し、適性エッチングならばその中間の
状態となる。If the etching amount is below the limit of under etching, A, B,
The strip-shaped aluminum of C remains, and when it exceeds the limit of over-etching, all the strip-shaped aluminum of A, B, and C disappears, and if it is proper etching, it becomes an intermediate state.
この様に従来技術ではエッチング状態判定方法はチェッ
ク素子を形成するそれぞれの短冊状のアルミニウムの有
無を作業者が顕微鏡にて目視で判定していた。As described above, in the prior art, in the etching state determination method, the operator visually determines the presence or absence of each strip of aluminum forming the check element with a microscope.
近年の高集積化，高速化の要求より微細加工技術は半導
体集積回路等半導体装置において最も重要な技術となっ
ている。Due to the recent demand for high integration and high speed, fine processing technology has become the most important technology in semiconductor devices such as semiconductor integrated circuits.
従来技術では上述のごとくエッチング状態のチェクは作
業者による目視チェックが多かった。このため作業者の
判断基準の違い等であいまいな点又判定ミスが多く、精
度よくパターニング状態をチェックできなかった。又チ
ェック素子をチップ上より検出する為の時間が無視でき
ない。特に大規模集積回路ではなおさらである。In the prior art, as mentioned above, the check of the etching state is often visually checked by the operator. For this reason, there are many ambiguous points or erroneous judgments due to differences in the judgment criteria of the operator, etc., and the patterning state cannot be accurately checked. Moreover, the time for detecting the check element from the chip cannot be ignored. Especially in large-scale integrated circuits.
本発明は作業者の主観的、人的ミスを防止しエッチング
の状態を精度良くチェックする為のチェック素子を提供
するものである。The present invention provides a check element for preventing subjective and human error of an operator and accurately checking the etching state.
本発明は、幅の異なる複数のアルミニウム層が設けら
れ、該アルミニウム層の両端に、コンタクトホールが設
けられ、該アルミニウム層の両端に該コンタクトホール
を介して低濃度不純物層が接続され、該低濃度不純物層
の他端はコンタクトホールにより、該低濃度不純物層が
並列となる様アルミニウム層で接続された事を特徴とす
る構成である。According to the present invention, a plurality of aluminum layers having different widths are provided, contact holes are provided at both ends of the aluminum layer, and a low concentration impurity layer is connected to both ends of the aluminum layer through the contact holes. The other end of the concentration impurity layer is characterized by being connected by an aluminum layer through a contact hole so that the low concentration impurity layers are arranged in parallel.
第１図は本発明の一実施例の平面図である。 FIG. 1 is a plan view of an embodiment of the present invention.
構成は1A、1B、1Cはアルミニウム層でこれはエッチング
状態のアンダーエッチング量、適性エッチング量、オー
バーエッチ量に比例した幅を持っている。これら各アル
ミニウム層1A、1B、1Cの両端はコンタクトホール２を介
してそれぞれ低濃度の不純物層3A、3B、3Cに接合されて
いる。不純物層3A、3B、3Cは不純物拡散又はイオン注入
により形成している。The structure is 1A, 1B, 1C is an aluminum layer, which has a width proportional to the under-etching amount of the etching state, the appropriate etching amount, and the over-etching amount. Both ends of each of the aluminum layers 1A, 1B and 1C are joined to the low-concentration impurity layers 3A, 3B and 3C through the contact holes 2, respectively. The impurity layers 3A, 3B, 3C are formed by impurity diffusion or ion implantation.
さらに低濃度の不純物層はコンタクトホール２によりア
ルミニウム層４に接続される。アルミニウム層４はアル
ミニウム層1A、1B、1Cと同時に形成され、それぞれの低
濃度不純物層3A、3B、3Cを並列となる様に設けられ、又
外部よりの探針チェックに用いられる。Further, the low-concentration impurity layer is connected to the aluminum layer 4 through the contact hole 2. The aluminum layer 4 is formed at the same time as the aluminum layers 1A, 1B and 1C, the low concentration impurity layers 3A, 3B and 3C are provided in parallel, and used for external probe checking.
ここで低濃度の不純物層3A、3B、3Cは抵抗として用いら
れている（低濃度不純物層は以下単に抵抗層と呼
ぶ。）。すなわちアンダーエッチの限界に設定されたア
ルミニウム1Aに接続される抵抗層3A、適性エッチに設定
されたアルミニウム層1Bに接続される抵抗層3B、オーバ
ーエッチの限界に設定されたアルミニウム層1Cに接続さ
れる抵抗層3Cの各抵抗RA、RB、RCを下記の様に抵抗比を
設定すると、 アンダーエッチングの限界をオーバーした場合はアルミ
ニウム層４間の抵抗はアルミニウム層1A、1B、1Cはすべ
てつながっているのでRA、RB、RCが並列となるので となる。次にオーバーエッチングの限界をオーバーし場
合はアルミニウム層４間の抵抗はアルミニウム層1A、1
B、1Cがすべて消滅するので無限大となる。Here, the low-concentration impurity layers 3A, 3B, and 3C are used as resistors (hereinafter, the low-concentration impurity layers are simply referred to as resistance layers). That is, the resistance layer 3A connected to the aluminum 1A set to the underetch limit, the resistance layer 3B connected to the aluminum layer 1B set to the proper etch, and the aluminum layer 1C set to the overetch limit. If the resistance ratios of the resistors R A , R B , and R C of the resistance layer 3C are set as follows, If the limit of under-etching is exceeded, the resistance between the aluminum layers 4 is all connected to the aluminum layers 1A, 1B and 1C, so R A , R B and R C are in parallel. Becomes Next, when the limit of overetching is exceeded, the resistance between the aluminum layers 4 is 1A, 1A.
It becomes infinite because B and 1C all disappear.
適性エッチングでは抵抗層3Aにつながアルミニウム層1A
が消滅、又は抵抗層3Aと3Bにつながるアルミニウム層1
A、1Bが消滅しているのでアルミニウム層４間の抵抗は の値を示している。すなわちアルミニウム層４間の抵抗
値でエッチング状態が判定できる。In proper etching, the aluminum layer 1A is connected to the resistance layer 3A.
Disappears or the aluminum layer 1 connected to the resistance layers 3A and 3B
Since A and 1B have disappeared, the resistance between the aluminum layers 4 is Indicates the value of. That is, the etching state can be determined by the resistance value between the aluminum layers 4.
したがって、パイロットウェーハ又は量産ウェーハチェ
ック時にアルミニウム層４に探針がのり、その抵抗値又
は電流値が自動的に測定出来れば人為的エラーの防止、
測定時間短縮が可能となる。Therefore, if a probe is placed on the aluminum layer 4 at the time of checking pilot wafers or mass-produced wafers and the resistance value or current value can be automatically measured, the prevention of human error,
Measurement time can be shortened.
エッチングのより高い精度が要求される場合はこの実施
例では３本並列で説明したが、アルミニウム層及び低抵
抗層の本数を増やせば簡単に対応できる。又実施例では
アルミニウム層1A、1B、1Cを同一長で説明したがレイア
ウトの関係で自由に設定できる。ただこの場合はエッチ
ング条件がアルミニウム層の長さで異なる事が予想され
るので同一長にする事が好ましい。In the case where higher precision of etching is required, three parallel lines were described in this embodiment, but this can be easily dealt with by increasing the numbers of aluminum layers and low resistance layers. In the embodiment, the aluminum layers 1A, 1B and 1C are described as having the same length, but they can be freely set due to the layout. However, in this case, it is expected that the etching conditions will differ depending on the length of the aluminum layer, so it is preferable to make the length the same.
さらにアルミニウム層４は適当なケ所まで引き回わせば
探針チェックの場所は自由に設定できる。又、実施例で
はアンダーエッチング、オーバーエッチング等に比例す
る値に抵抗層3A、3B、3Cを設定したが、アルミニウム層
４間の抵抗値で判定できるので自由に設定可能である。Further, the aluminum layer 4 can be freely set as a probe check location by arranging the aluminum layer 4 up to an appropriate location. Further, in the embodiment, the resistance layers 3A, 3B and 3C are set to values proportional to under-etching, over-etching, etc., but the resistance values between the aluminum layers 4 can be used for determination, so that it can be set freely.
又、抵抗層は自由な形状をとる事もできる。Further, the resistance layer can have any shape.
本発明の第２の実施例を第２図にて説明する。A second embodiment of the present invention will be described with reference to FIG.
本実施例の構成は第１図と同様であるが、抵抗層3A、3
B、3Cはそれぞれのアルミニウム層1A、1B、1Cに関係な
く同一の抵抗値となるように設定している。The structure of this embodiment is similar to that of FIG. 1, except that the resistance layers 3A, 3
B and 3C are set to have the same resistance value regardless of the aluminum layers 1A, 1B and 1C.
本実施例ではアンダーエッチング、オーバーエッチング
をチェックするのではなく、適性エッチングであるか否
かをチェックできる。すなわち適性エッチングの範囲を
オーバーすると抵抗値が変化する（この場合アンダーエ
ッチングかオーバーエッチングかは不明）ので、エッチ
ング範囲を自動チェックできる。In the present embodiment, it is possible to check whether or not the etching is proper, rather than checking for under-etching and over-etching. That is, when the appropriate etching range is exceeded, the resistance value changes (in this case, it is unknown whether under-etching or over-etching), so the etching range can be automatically checked.
以上説明した様に、本発明によれば追加工程なく現状の
プロセス工程で、作業者の主観・人為的ミスによらず精
度良くパターニング状態をチェックでき、しかもチェッ
ク時間の短縮が計れる。As described above, according to the present invention, it is possible to accurately check the patterning state in the current process step without any additional step, regardless of the subjective or human error of the operator, and to shorten the check time.
今後の微細加工技術において自動化という面で本発明の
効果は大である。In the future fine processing technology, the effect of the present invention is great in terms of automation.
第１図は本発明の第１の実施例の平面図、第２図は本発
明の第２の実施例の平面図、第３図は従来例を示す図で
ある。 1A、1B、1C……アルミニウム層、２……コンタクトホー
ル、3A、3B、3C……低濃度不純物層、４……アルミニウ
ム層。FIG. 1 is a plan view of a first embodiment of the present invention, FIG. 2 is a plan view of a second embodiment of the present invention, and FIG. 3 is a view showing a conventional example. 1A, 1B, 1C ... Aluminum layer, 2 ... Contact hole, 3A, 3B, 3C ... Low concentration impurity layer, 4 ... Aluminum layer.
Claims (1)
れ、該アルミニウム層の両端に、コンタクトホールが設
けられ、該アルミニウム層の両端に該コンタクトホール
を介して低濃度不純物層が接続され、該低濃度不純物層
の他端は、コンタクトホールにより、該低濃度不純物層
が並列となる様アルミニウム層で接続された事を特徴と
する半導体装置。1. A plurality of aluminum layers having different widths are provided, contact holes are provided at both ends of the aluminum layer, and a low concentration impurity layer is connected to both ends of the aluminum layer through the contact holes. A semiconductor device characterized in that the other end of the low-concentration impurity layer is connected by an aluminum layer through a contact hole so that the low-concentration impurity layers are arranged in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11610488A JPH0682637B2 (en) | 1988-05-12 | 1988-05-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11610488A JPH0682637B2 (en) | 1988-05-12 | 1988-05-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286312A JPH01286312A (en) | 1989-11-17 |
| JPH0682637B2 true JPH0682637B2 (en) | 1994-10-19 |
Family
ID=14678798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11610488A Expired - Lifetime JPH0682637B2 (en) | 1988-05-12 | 1988-05-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682637B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5321805B2 (en) * | 2008-02-14 | 2013-10-23 | セイコーエプソン株式会社 | Method for manufacturing actuator device, method for manufacturing liquid jet head, liquid jet head, and liquid jet device |
-
1988
- 1988-05-12 JP JP11610488A patent/JPH0682637B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286312A (en) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5419807A (en) | Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability | |
| US4672314A (en) | Comprehensive semiconductor test structure | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| US7626402B2 (en) | Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof | |
| US6204073B1 (en) | Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements | |
| JPH0682637B2 (en) | Semiconductor device | |
| JPS60147154A (en) | Resistance structure | |
| CN114823626A (en) | Test structure, forming method thereof and alignment precision detection method | |
| US6828647B2 (en) | Structure for determining edges of regions in a semiconductor wafer | |
| JP3175715B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6750531B2 (en) | Semiconductor device having polycrystalline silicon film resistor and manufacturing method therefor | |
| JPS63166256A (en) | Semiconductor device and manufacture thereof | |
| CN115295532A (en) | Detection structure for e-fuse etching, preparation method and detection method | |
| JPS61237428A (en) | Manufacture of semiconductor device | |
| JPH07302824A (en) | Pattern layer position measuring method, test pattern layer and its forming method | |
| JPH027434A (en) | Manufacture of semiconductor integrated circuit device | |
| JP3292081B2 (en) | Method for manufacturing semiconductor acceleration sensor | |
| US6525417B2 (en) | Integrated circuits having reduced step height by using dummy conductive lines | |
| JP4845005B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002094004A (en) | Semiconductor device | |
| CN115547980A (en) | Multilayer interconnection structure and manufacturing method thereof | |
| JP2006165222A (en) | Method for inspecting wiring formation process, process for fabricating semiconductor device, semiconductor substrate for evaluation, and semiconductor device | |
| JPH07153802A (en) | Semiconductor device | |
| JP2007116041A (en) | Semiconductor device and its manufacturing method | |
| JPH06267878A (en) | Manufacture of semiconductor integrated circuit device |