JPH0680759B2 - チツプオンボ−ドのリ−ドピン - Google Patents
チツプオンボ−ドのリ−ドピンInfo
- Publication number
- JPH0680759B2 JPH0680759B2 JP60232981A JP23298185A JPH0680759B2 JP H0680759 B2 JPH0680759 B2 JP H0680759B2 JP 60232981 A JP60232981 A JP 60232981A JP 23298185 A JP23298185 A JP 23298185A JP H0680759 B2 JPH0680759 B2 JP H0680759B2
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- hole portion
- board
- hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connector Housings Or Holding Contact Members (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は例えばプリント配線基板等に設けられた外部引
出用のリードピンに関するものである。
出用のリードピンに関するものである。
（従来の技術とその問題点） 従来、この種のチップオンボード（以下ボードとい
う。）に対するリードピンは、上端に円形状の頭部を有
するものと、リードピンの脚杆部の中途部に円形状の鍔
部を有するものとがある。
う。）に対するリードピンは、上端に円形状の頭部を有
するものと、リードピンの脚杆部の中途部に円形状の鍔
部を有するものとがある。
この脚杆部の中途部に円形状の鍔部を有するリードピン
の固定は、第７図に示す様にボード（Ａ′）に穿設した
取付孔（１′ａ）内面に銅，金，ニッケルメッキ等のメ
ッキ（１′ｂ）を施して形成されたスルホール部
（１′）に、該スルホール部（１′）の内径よりも小径
な脚杆部（２′）の上部にスルホール部（１′）の内面
と密接合して仮止めをするための楕円形状に圧潰した当
接部（５）側から、ボード（Ａ′）のスルホール部
（１′）下側よりかしめ等の嵌挿手段により嵌挿し、リ
ードピン（Ｂ′）の上部周縁及び鍔部（４′）周縁を夫
々別々の作業でボード（Ａ′）に半田付けして固着して
いた。
の固定は、第７図に示す様にボード（Ａ′）に穿設した
取付孔（１′ａ）内面に銅，金，ニッケルメッキ等のメ
ッキ（１′ｂ）を施して形成されたスルホール部
（１′）に、該スルホール部（１′）の内径よりも小径
な脚杆部（２′）の上部にスルホール部（１′）の内面
と密接合して仮止めをするための楕円形状に圧潰した当
接部（５）側から、ボード（Ａ′）のスルホール部
（１′）下側よりかしめ等の嵌挿手段により嵌挿し、リ
ードピン（Ｂ′）の上部周縁及び鍔部（４′）周縁を夫
々別々の作業でボード（Ａ′）に半田付けして固着して
いた。
ところが、これらの固着方法は夫々別々の２工程作業で
固着するため、作業性が劣ると共に上部周縁の半田
（ｍ）に鬆等（m1）が発生し、固着不良のためリードピ
ン（Ｂ′）が離脱するおそれがあった。
固着するため、作業性が劣ると共に上部周縁の半田
（ｍ）に鬆等（m1）が発生し、固着不良のためリードピ
ン（Ｂ′）が離脱するおそれがあった。
（発明が解決しようとるする技術的課題） 以上の問題を解決するための本発明の技術的課題は、ボ
ードのスルホール部にリードピンを固定する際に、その
固着作業を能率的にすると共にリードピンを該スルホー
ル部に確実に固着することである。
ードのスルホール部にリードピンを固定する際に、その
固着作業を能率的にすると共にリードピンを該スルホー
ル部に確実に固着することである。
（技術的課題を達成するための技術的手段） 以上の技術的課題を達成するための本発明の技術的手段
は、脚杆部の上端側に、チップオンボードのスルホール
部内周への当接係合部を形成すると共に、該当接係合部
の下部近辺に、前記スルホール部の内径よりも大径な鍔
部を有し、前記当接係合部をスルホール部内に挿入し、
且つ前記鍔部をスルホール部の開口部に当接せしめた状
態でスルホール部に対して半田付するリードピンであっ
て、上記鍔部に、スルホール部内へ半田液を通す連絡路
を開穿したことを特徴とする。
は、脚杆部の上端側に、チップオンボードのスルホール
部内周への当接係合部を形成すると共に、該当接係合部
の下部近辺に、前記スルホール部の内径よりも大径な鍔
部を有し、前記当接係合部をスルホール部内に挿入し、
且つ前記鍔部をスルホール部の開口部に当接せしめた状
態でスルホール部に対して半田付するリードピンであっ
て、上記鍔部に、スルホール部内へ半田液を通す連絡路
を開穿したことを特徴とする。
（作用） 而して上記構成によれば、ボードの下面側を半田液中に
浸漬することにより、半田液がスルホール部とリードピ
ンとの間隙に生じる毛細管現象で鍔部の連通路を介して
該間隙内を上昇して充填され、リードピンの上部周縁及
び鍔部周縁を被覆してスルホール部に固着する。
浸漬することにより、半田液がスルホール部とリードピ
ンとの間隙に生じる毛細管現象で鍔部の連通路を介して
該間隙内を上昇して充填され、リードピンの上部周縁及
び鍔部周縁を被覆してスルホール部に固着する。
（発明の効果） 本発明は以上の様な構成にしたことにより下記の効果を
有する。
有する。
鍔部の連通路を介して半田がスルホール部とリード
ピンとの間隙に生じる毛細管現象により該間隙に上げら
れてくまなく充填されるので、その接着部における鬆等
の発生を防止することができると共に、リードピンの上
部周縁及び鍔部周縁が基板に半田付けされるのでスルホ
ール部に確実に固着することができる。
ピンとの間隙に生じる毛細管現象により該間隙に上げら
れてくまなく充填されるので、その接着部における鬆等
の発生を防止することができると共に、リードピンの上
部周縁及び鍔部周縁が基板に半田付けされるのでスルホ
ール部に確実に固着することができる。
一工程でリードピンをスルホール部に固着すること
ができるので作業能率の向上を図ることができる。
ができるので作業能率の向上を図ることができる。
（実施例） 以下、本発明の一実施例を図面により説明する。
（Ａ）はプラスチック，ガラス等のボード、（Ｂ）はボ
ード（Ａ）のスルホール部（１）に圧入し半田付けする
リードピンである。
ード（Ａ）のスルホール部（１）に圧入し半田付けする
リードピンである。
ボードにおけるスルホール部（１）はボード（Ａ）に平
面形状が円形の取付孔（1a）を貫通開穿し、その取付孔
（1a）の内面に導電性の高い銅メッキ，金メッキ，ニッ
ケルメッキ等のメッキ（1b）を施して形成されている。
面形状が円形の取付孔（1a）を貫通開穿し、その取付孔
（1a）の内面に導電性の高い銅メッキ，金メッキ，ニッ
ケルメッキ等のメッキ（1b）を施して形成されている。
リードピン（Ｂ）は鉄とニッケルの合金を素材とし、表
面に錫メッキを施したものでボード（Ａ）のスルホール
部（１）の内径よりも小径な脚杆部（２）の上端側、即
ちスルホール部（１）内に挿入する部分は圧潰してスル
ホール部（１）と略同径の幅寸法を備えた当接係合部
（2b）を形成すると共に、その当接係合部（2b）の下部
近辺には、スルホール部（１）の内径よりも大径な円板
状の鍔部（３）を形成し、脚杆部（２）上端側をボード
（Ａ）下面側からスルホール部（１）内に圧入して当接
係合部（2b）をスルホール部（１）内周に当接係合せし
め、且つ鍔部（３）をスルホール部（１）の下側開口部
（2a）に当接せしめるをもってスルホール部（１）に対
して仮止めし得るように構成する。尚、上記脚杆部
（２）の長さは、その上端側をスルホール部（１）内に
挿入した状態でボード（Ａ）の下面から下方に適宜長さ
突出する長さとする。
面に錫メッキを施したものでボード（Ａ）のスルホール
部（１）の内径よりも小径な脚杆部（２）の上端側、即
ちスルホール部（１）内に挿入する部分は圧潰してスル
ホール部（１）と略同径の幅寸法を備えた当接係合部
（2b）を形成すると共に、その当接係合部（2b）の下部
近辺には、スルホール部（１）の内径よりも大径な円板
状の鍔部（３）を形成し、脚杆部（２）上端側をボード
（Ａ）下面側からスルホール部（１）内に圧入して当接
係合部（2b）をスルホール部（１）内周に当接係合せし
め、且つ鍔部（３）をスルホール部（１）の下側開口部
（2a）に当接せしめるをもってスルホール部（１）に対
して仮止めし得るように構成する。尚、上記脚杆部
（２）の長さは、その上端側をスルホール部（１）内に
挿入した状態でボード（Ａ）の下面から下方に適宜長さ
突出する長さとする。
また、リードピン（Ｂ）における鍔部（３）には、スル
ホール部（１）に連通する連通路（４）が開穿され、該
連通路（４）は第２図及び第４図に示す様に該鍔部
（３）の外周から内周に向って一文字の凹溝（3a）を設
けたものの他、第５図に示す適宜間隔ごとに複数の長溝
孔（3b）を開穿したもの及び適宜大きさの通孔（3c）を
多数設けたもの等があり、ボード（Ａ）を半田液に浸漬
した際に、該半田がこれらの連通路（４）を介してスル
ホール部（１）に通されるものである。
ホール部（１）に連通する連通路（４）が開穿され、該
連通路（４）は第２図及び第４図に示す様に該鍔部
（３）の外周から内周に向って一文字の凹溝（3a）を設
けたものの他、第５図に示す適宜間隔ごとに複数の長溝
孔（3b）を開穿したもの及び適宜大きさの通孔（3c）を
多数設けたもの等があり、ボード（Ａ）を半田液に浸漬
した際に、該半田がこれらの連通路（４）を介してスル
ホール部（１）に通されるものである。
また、これら連通路（４）は上記のものだけに限らず、
スルホール部（１）内に半田を通すことが可能なもので
あれば十文字及び放射状の凹溝を設けることも任意であ
る。
スルホール部（１）内に半田を通すことが可能なもので
あれば十文字及び放射状の凹溝を設けることも任意であ
る。
次に、ボード（Ａ）にリードピン（Ｂ）に固着する手順
について説明すると、先ずボード（Ａ）のスルホール部
（１）に前述の如く脚杆部（２）上端側をボード（Ａ）
下面側から挿入（圧入）し、且つ鍔部（３）をスルホー
ル部（１）の下側開口部（2a）に当接せしめるをもっ
て、スルホール部（１）に対してリードピン（Ｂ）を仮
止めし、しかる後ボード（Ａ）の下側面を半田液（ｎ）
に浸漬する。
について説明すると、先ずボード（Ａ）のスルホール部
（１）に前述の如く脚杆部（２）上端側をボード（Ａ）
下面側から挿入（圧入）し、且つ鍔部（３）をスルホー
ル部（１）の下側開口部（2a）に当接せしめるをもっ
て、スルホール部（１）に対してリードピン（Ｂ）を仮
止めし、しかる後ボード（Ａ）の下側面を半田液（ｎ）
に浸漬する。
半田液（ｎ）としては、例えば４−６半田（鉛４に対し
錫６の割合で混合した半田）を230℃の温度に溶解し、
これに30秒間浸漬する。
錫６の割合で混合した半田）を230℃の温度に溶解し、
これに30秒間浸漬する。
このように、半田液（ｎ）に浸漬することにより該半田
液（ｎ）はスルホール部（１）の内面とリードピン
（Ｂ）との間に生じる毛細管現象で連通路（４）を介し
てスルホール部（１）とリードピン（Ｂ）との間隙を上
昇してスルホール部（１）の上側開口部（2c）からボー
ド（Ａ）上面に流出したリードピン（Ｂ）の上部を被覆
して半円形状の頭部を形成すると共に鍔部周縁をも被覆
して基板（Ａ）にリードピン（Ｂ）が半田付けされるこ
とになる。
液（ｎ）はスルホール部（１）の内面とリードピン
（Ｂ）との間に生じる毛細管現象で連通路（４）を介し
てスルホール部（１）とリードピン（Ｂ）との間隙を上
昇してスルホール部（１）の上側開口部（2c）からボー
ド（Ａ）上面に流出したリードピン（Ｂ）の上部を被覆
して半円形状の頭部を形成すると共に鍔部周縁をも被覆
して基板（Ａ）にリードピン（Ｂ）が半田付けされるこ
とになる。
第１図は本発明のリードピンをスルホール部に挿入した
状態の断面図、第２図，第３図は同半田液に浸漬した状
態の断面図、第４図は第２図のIV−IV線断面図、第５
図，第６図は鍔部の他の実施例を示す断面図、第７図は
従来例を示す断面図である。 尚、図中 （Ａ）……回路基板本体、（Ｂ）……リードピン （１）……スルホール部、（３）……鍔部 （４）……連通路 を夫々示す。
状態の断面図、第２図，第３図は同半田液に浸漬した状
態の断面図、第４図は第２図のIV−IV線断面図、第５
図，第６図は鍔部の他の実施例を示す断面図、第７図は
従来例を示す断面図である。 尚、図中 （Ａ）……回路基板本体、（Ｂ）……リードピン （１）……スルホール部、（３）……鍔部 （４）……連通路 を夫々示す。
Claims (1)
- 【請求項１】脚杆部の上端側に、チップオンボードのス
ルホール部内周への当接係合部を形成すると共に、該当
接係合部の下部近辺に、前記スルホール部の内径よりも
大径な鍔部を有し、前記当接係合部をスルホール部内に
挿入し、且つ前記鍔部をスルホール部の開口部に当接せ
しめた状態でスルホール部に対して半田付するリードピ
ンであって、上記鍔部に、スルホール部内へ半田液を通
す連通路を開穿したことを特徴とするチップオンボード
のリードピン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232981A JPH0680759B2 (ja) | 1985-10-17 | 1985-10-17 | チツプオンボ−ドのリ−ドピン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232981A JPH0680759B2 (ja) | 1985-10-17 | 1985-10-17 | チツプオンボ−ドのリ−ドピン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292353A JPS6292353A (ja) | 1987-04-27 |
| JPH0680759B2 true JPH0680759B2 (ja) | 1994-10-12 |
Family
ID=16947921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60232981A Expired - Fee Related JPH0680759B2 (ja) | 1985-10-17 | 1985-10-17 | チツプオンボ−ドのリ−ドピン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680759B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719874B2 (ja) * | 1986-05-31 | 1995-03-06 | イビデン株式会社 | 半導体搭載基板用の導体ピン及びその製造方法 |
| JPH0766953B2 (ja) * | 1986-09-11 | 1995-07-19 | イビデン株式会社 | 半導体搭載用基板 |
| JP2540461B2 (ja) * | 1987-05-15 | 1996-10-02 | 新光電気工業株式会社 | 電子部品用パッケ−ジのリ−ド取り付け構造 |
| JPH0815201B2 (ja) * | 1987-05-18 | 1996-02-14 | イビデン株式会社 | 半導体搭載用基板 |
| JPH0815200B2 (ja) * | 1987-05-18 | 1996-02-14 | イビデン株式会社 | 半導体搭載基板用の導体ピン |
| KR100775058B1 (ko) | 2005-09-29 | 2007-11-08 | 삼성전자주식회사 | 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48104072A (ja) * | 1972-04-14 | 1973-12-26 | ||
| JPS5982757A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体用ステムおよびその製造方法 |
| US4551914A (en) * | 1983-10-05 | 1985-11-12 | Hewlett-Packard Company | Method of making flexible circuit connections |
-
1985
- 1985-10-17 JP JP60232981A patent/JPH0680759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6292353A (ja) | 1987-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4592137A (en) | Method of circuit connection across both surfaces of substrate | |
| JPH11265765A (ja) | コネクタ実装基板およびその組立方法 | |
| JPH0680759B2 (ja) | チツプオンボ−ドのリ−ドピン | |
| JP2000114681A (ja) | プリント配線板及びその製造方法 | |
| JP2717313B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH10335811A (ja) | 基板接続方法 | |
| JPH11317265A (ja) | プリント配線板実装構造 | |
| JPH0231985Y2 (ja) | ||
| JP2817432B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0239341Y2 (ja) | ||
| JPH1065098A (ja) | 複合半導体装置及びその製造方法 | |
| JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
| JPS62158389A (ja) | プリント基板 | |
| JPH05343593A (ja) | 接続端子 | |
| KR100206956B1 (ko) | 시엘지에이 패키지 | |
| JP2597885B2 (ja) | メタルコア配線板のハンダ接続部の構造 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPS6292352A (ja) | チツプオンボ−ドのリ−ドピン | |
| JPS60218900A (ja) | 印刷配線板 | |
| JPH0837047A (ja) | ピングリッドアレイ | |
| JPH0719857B2 (ja) | 半導体搭載用基板 | |
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JPH11329520A (ja) | 電機品の口出し部及びその接続方法 | |
| JP2001189338A (ja) | 半導体装置、半導体装置の製造方法及び試験方法 | |
| JP2002260760A (ja) | リード端子、リードフレーム、電子部品および電子部品の組付方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |