JPH0680751B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0680751B2 JPH0680751B2 JP63041071A JP4107188A JPH0680751B2 JP H0680751 B2 JPH0680751 B2 JP H0680751B2 JP 63041071 A JP63041071 A JP 63041071A JP 4107188 A JP4107188 A JP 4107188A JP H0680751 B2 JPH0680751 B2 JP H0680751B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- back surface
- carrier tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテープ・オートメーテイツド・ボンデイング方
式（以下TAB方式という）によつて半導体素子が接合さ
れた半導体装置に関し、特にそのパツケージ構造に関す
るものである。
式（以下TAB方式という）によつて半導体素子が接合さ
れた半導体装置に関し、特にそのパツケージ構造に関す
るものである。
〔従来の技術〕 従来、TAB方式に裏面電位を必要とする半導体素子を用
いる場合には、基板上の配線に半導体素子の裏面を接着
し、その配線と半導体素子の表面端子とをリード配線を
介して接続することにより半導体素子の裏面電位を得て
いた。
いる場合には、基板上の配線に半導体素子の裏面を接着
し、その配線と半導体素子の表面端子とをリード配線を
介して接続することにより半導体素子の裏面電位を得て
いた。
第４図はTAB方式によつてキヤリアテープに半導体素子
が固着された状態を示す図で、同図（ａ）は平面図、
（ｂ）は（ａ）図中IV−IV線断面図を示し、第５図は半
導体装置が基板に実装された状態を示す側断面図であ
る。これらの図において、符号１は半導体素子、２はこ
の半導体素子１のパツド上に固着されたバンプと呼ばれ
る突起電極、３はキヤリアテープで、このキヤリアテー
プ３はポリイミドテープ等によつて形成され、半導体素
子１を臨む開口部3aと、後述する半導体素子１の切り離
し工程でキヤリアテープ３から半導体素子１を切断する
位置となるアウターリード孔3bとが設けられ、これらの
開口部3aとアウターリード孔3bによつてサポート部3cが
形成されており、インナーリード4a、アウターリード4b
およびテストパツド部4cからなるリード配線４が貼着さ
れている。また、このリード配線４はテープ基材に銅等
の金属箔を貼り合わせ、その後リードパターンに形成さ
れており、リードのパターンが複雑になつたり、あるい
は長くなつた際には、リードの載置が不安定にならない
よう前記サポート部3cによつて保持されることになる。
すなわち、半導体素子１は、TAB方式におけるインナー
リードボンデイング工程において、ボンデイングツール
等により前記インナーリード4aに突起電極２が熱圧着さ
れることによつて、キヤリアテープ３に固着されること
になる。なお、突起電極２は半導体素子に形成される
他、インナーリード4aに形成されるものである。５は半
導体素子１をキヤリアテープ３に固定すると共に保護す
るための封止樹脂、６は半導体装置と他の回路を接続す
るための基板で、この基板６上には前記アウターリード
4bが接合される基板配線7aおよび半導体素子１の裏面が
接着される基板配線7bが設けられている。８は半導体素
子１の裏面と基板配線7bを接着するダイスボンデイング
材、９は外装樹脂である。
が固着された状態を示す図で、同図（ａ）は平面図、
（ｂ）は（ａ）図中IV−IV線断面図を示し、第５図は半
導体装置が基板に実装された状態を示す側断面図であ
る。これらの図において、符号１は半導体素子、２はこ
の半導体素子１のパツド上に固着されたバンプと呼ばれ
る突起電極、３はキヤリアテープで、このキヤリアテー
プ３はポリイミドテープ等によつて形成され、半導体素
子１を臨む開口部3aと、後述する半導体素子１の切り離
し工程でキヤリアテープ３から半導体素子１を切断する
位置となるアウターリード孔3bとが設けられ、これらの
開口部3aとアウターリード孔3bによつてサポート部3cが
形成されており、インナーリード4a、アウターリード4b
およびテストパツド部4cからなるリード配線４が貼着さ
れている。また、このリード配線４はテープ基材に銅等
の金属箔を貼り合わせ、その後リードパターンに形成さ
れており、リードのパターンが複雑になつたり、あるい
は長くなつた際には、リードの載置が不安定にならない
よう前記サポート部3cによつて保持されることになる。
すなわち、半導体素子１は、TAB方式におけるインナー
リードボンデイング工程において、ボンデイングツール
等により前記インナーリード4aに突起電極２が熱圧着さ
れることによつて、キヤリアテープ３に固着されること
になる。なお、突起電極２は半導体素子に形成される
他、インナーリード4aに形成されるものである。５は半
導体素子１をキヤリアテープ３に固定すると共に保護す
るための封止樹脂、６は半導体装置と他の回路を接続す
るための基板で、この基板６上には前記アウターリード
4bが接合される基板配線7aおよび半導体素子１の裏面が
接着される基板配線7bが設けられている。８は半導体素
子１の裏面と基板配線7bを接着するダイスボンデイング
材、９は外装樹脂である。
したがつて、キヤリアテープ３に固着された半導体素子
１はキヤリアテープ３におけるアウターリード孔3bから
アウターリード4bと共に所定寸法に打ち抜かれ、次いで
基板配線7aおよび7bにアウターリード4bの切断端および
半導体素子１の裏面が接合され、外装樹脂９によつて固
定される。この際、半導体素子１の裏面は基板配線7bお
よび図示しないリード配線を介して突起電極２に接続さ
れている。
１はキヤリアテープ３におけるアウターリード孔3bから
アウターリード4bと共に所定寸法に打ち抜かれ、次いで
基板配線7aおよび7bにアウターリード4bの切断端および
半導体素子１の裏面が接合され、外装樹脂９によつて固
定される。この際、半導体素子１の裏面は基板配線7bお
よび図示しないリード配線を介して突起電極２に接続さ
れている。
TAB方式によつてキヤリアテープに固着された裏面電位
を要する半導体素子は最終的に基板上に接合させてから
でないと半導体素子の裏面と表面端子が接続されないの
で、インナーリードボンデイング後の動作の確認ができ
なかつた。このため半導体素子とインナーリードとの接
合不良を起した半導体素子および封止樹脂により欠陥が
生じた半導体素子などのバーンインが不可能であり、製
品としての歩留が落ちることとなる。また、上記のよう
な不良半導体素子の接合された基板は全て無駄になつて
しまうという問題もあつた。
を要する半導体素子は最終的に基板上に接合させてから
でないと半導体素子の裏面と表面端子が接続されないの
で、インナーリードボンデイング後の動作の確認ができ
なかつた。このため半導体素子とインナーリードとの接
合不良を起した半導体素子および封止樹脂により欠陥が
生じた半導体素子などのバーンインが不可能であり、製
品としての歩留が落ちることとなる。また、上記のよう
な不良半導体素子の接合された基板は全て無駄になつて
しまうという問題もあつた。
本発明に係る半導体装置は、内側底面に半導体素子の裏
面が接着される金属キヤツプを備え、先端がキヤリアテ
ープの開口部内に挿入され前記金属キヤツプに接合され
るコンタクト部を半導体素子の表面電極と接続された裏
面電位接続用リードに一体に設けたものである。
面が接着される金属キヤツプを備え、先端がキヤリアテ
ープの開口部内に挿入され前記金属キヤツプに接合され
るコンタクト部を半導体素子の表面電極と接続された裏
面電位接続用リードに一体に設けたものである。
金属キヤツプおよび裏面電位接続用リードを介して半導
体素子の裏面の電極とが接続される。
体素子の裏面の電極とが接続される。
以下、その構成等を図に示す実施例により詳細に説明す
る。
る。
第１図は本発明に係る半導体素子を示す側断面図、第２
図（ａ），（ｂ）はキヤリアテープに半導体素子が固着
された状態を示す平面図と要部を拡大して示す断面図で
ある。これらの図において前記第４図および第５図で説
明したものと同一もしくは同等部材については同一符号
に付し、詳細な説明は省略する。これらの図において
は、11はキヤツプで、このキヤツプ11は導電性の良い金
属によつて形成され、その内側底面は半導体素子１の裏
面にダイスボンデイング材８によつて接合されている。
12はリード配線４と前記キヤツプ11とを接続するための
コンタクトリードで、このコンタクトリード12は、半導
体素子１における裏面電位を必要とするパツド（図示せ
ず）上の突起電極２に接続された裏面電位接続用リード
としてのリード配線４と一体に形成されている。すなわ
ち、このコンタクトリード12は、リード配線４を形成す
る際に、コンタクトリード12となる部分が残るように、
キヤリアテープ３上に貼着された銅箔をエツチング処理
することによつて形成される。13は前記コンタクトリー
ド12の先端部が挿入される透孔で、この透孔13はキヤリ
アテープ３のサポート部3cに穿設されている。なお、14
は封止用樹脂である。
図（ａ），（ｂ）はキヤリアテープに半導体素子が固着
された状態を示す平面図と要部を拡大して示す断面図で
ある。これらの図において前記第４図および第５図で説
明したものと同一もしくは同等部材については同一符号
に付し、詳細な説明は省略する。これらの図において
は、11はキヤツプで、このキヤツプ11は導電性の良い金
属によつて形成され、その内側底面は半導体素子１の裏
面にダイスボンデイング材８によつて接合されている。
12はリード配線４と前記キヤツプ11とを接続するための
コンタクトリードで、このコンタクトリード12は、半導
体素子１における裏面電位を必要とするパツド（図示せ
ず）上の突起電極２に接続された裏面電位接続用リード
としてのリード配線４と一体に形成されている。すなわ
ち、このコンタクトリード12は、リード配線４を形成す
る際に、コンタクトリード12となる部分が残るように、
キヤリアテープ３上に貼着された銅箔をエツチング処理
することによつて形成される。13は前記コンタクトリー
ド12の先端部が挿入される透孔で、この透孔13はキヤリ
アテープ３のサポート部3cに穿設されている。なお、14
は封止用樹脂である。
このように構成された半導体装置を組立てるには、先
ず、TAB方式におけるインナーリードボンデイング工程
においてキヤリアテープ３にリード配線４を介して半導
体素子１を固着させる。そして、コンタクトリード12の
先端部を第２図（ｂ）に示すように透孔13内に挿入させ
た状態で、半導体素子１の裏面とキヤツプ11の内側底面
とをダイスボンデイング材８によつて接合させる。次で
前記コンタクトリード13の先端を前記半導体素子１接合
用ダイスボンデイング材８によつてキヤツプ11に接合さ
せる。すなわち、この時点で半導体素子１の裏面と表面
のパツドはキヤツプ11、コンタクトリード12、裏面電位
接続用リードとしてのリード配線４を介して連結される
ことになる。しかる後、封止樹脂14をキヤツプ11内に充
填し、半導体素子１およびリード配線４等を封止する。
樹脂封止後、アウターリード4bを切断することによつて
キヤリアテープ３から半導体装置として分断されること
になり、組立てが終了する。
ず、TAB方式におけるインナーリードボンデイング工程
においてキヤリアテープ３にリード配線４を介して半導
体素子１を固着させる。そして、コンタクトリード12の
先端部を第２図（ｂ）に示すように透孔13内に挿入させ
た状態で、半導体素子１の裏面とキヤツプ11の内側底面
とをダイスボンデイング材８によつて接合させる。次で
前記コンタクトリード13の先端を前記半導体素子１接合
用ダイスボンデイング材８によつてキヤツプ11に接合さ
せる。すなわち、この時点で半導体素子１の裏面と表面
のパツドはキヤツプ11、コンタクトリード12、裏面電位
接続用リードとしてのリード配線４を介して連結される
ことになる。しかる後、封止樹脂14をキヤツプ11内に充
填し、半導体素子１およびリード配線４等を封止する。
樹脂封止後、アウターリード4bを切断することによつて
キヤリアテープ３から半導体装置として分断されること
になり、組立てが終了する。
したがつて、半導体素子１の裏面と表面の突起電極２
は、封止樹脂14によつて封止される以前にキヤツプ11、
コンタクトリード12および裏面電位接続用リードとして
のリード配線４を介して接続され、インナーリードボン
デイング後の動作を確認することができる。
は、封止樹脂14によつて封止される以前にキヤツプ11、
コンタクトリード12および裏面電位接続用リードとして
のリード配線４を介して接続され、インナーリードボン
デイング後の動作を確認することができる。
なお、本実施例におけるコンタクトリード12は、キヤリ
アテープ３に穿設された透孔13内に先端部が挿入される
ものを示したが、本発明においてはこのような限定にと
らわれることなく、例えば第３図に示すように形成して
もよい。第３図は他の実施例を示す平面図で、同図にお
いて前記第１図および第２図と同一もしくは同等部材に
ついては同一符号が付されている。第３図において、コ
ンタクトリード12は先端部がキヤリアテープ３の開口部
3aに臨むように形成されており、組立て工程において前
記先端部が開口部3a内に挿入され、キヤツプ11と接続さ
れることになる。コンタクトリード12をこのように形成
すると透孔13を穿設する手間が省ける。
アテープ３に穿設された透孔13内に先端部が挿入される
ものを示したが、本発明においてはこのような限定にと
らわれることなく、例えば第３図に示すように形成して
もよい。第３図は他の実施例を示す平面図で、同図にお
いて前記第１図および第２図と同一もしくは同等部材に
ついては同一符号が付されている。第３図において、コ
ンタクトリード12は先端部がキヤリアテープ３の開口部
3aに臨むように形成されており、組立て工程において前
記先端部が開口部3a内に挿入され、キヤツプ11と接続さ
れることになる。コンタクトリード12をこのように形成
すると透孔13を穿設する手間が省ける。
以上説明したように本発明によれば、内側底面に半導体
素子の裏面が接着される金属キヤツプを備え、先端がキ
ヤリアテープの開口部内に挿入され前記金属キヤツプに
接合されるコンタクト部を前記半導体素子の表面電極と
接続された裏面電位接続用リードに一体に設けたため、
半導体素子をキヤリアテープに固着した時点で動作の確
認ができ、半導体素子の異常を早期に発見することがで
きる。このため、歩留りの向上およびコストダウンが実
現される。
素子の裏面が接着される金属キヤツプを備え、先端がキ
ヤリアテープの開口部内に挿入され前記金属キヤツプに
接合されるコンタクト部を前記半導体素子の表面電極と
接続された裏面電位接続用リードに一体に設けたため、
半導体素子をキヤリアテープに固着した時点で動作の確
認ができ、半導体素子の異常を早期に発見することがで
きる。このため、歩留りの向上およびコストダウンが実
現される。
第１図は本発明に係る半導体装置を示す側断面図、第２
図（ａ），（ｂ）はキヤリアテープに半導体素子が固着
された状態を示す平面図と要部を拡大して示す断面図、
第３図は他の実施例を示す平面図、第４図はTAB方式に
よつてキヤリアテープに半導体素子が固着された状態を
示す図で、同図（ａ）は平面図、（ｂ）は（ａ）図中IV
−IV線断面図を示し、第５図は半導体装置が基板に実装
された状態を示す側断面図である。 １……半導体素子、２……突起電極、３……キヤリアテ
ープ、3a……開口部、４……リード配線、11……キヤツ
プ、12……コンタクトリード、13……透孔。
図（ａ），（ｂ）はキヤリアテープに半導体素子が固着
された状態を示す平面図と要部を拡大して示す断面図、
第３図は他の実施例を示す平面図、第４図はTAB方式に
よつてキヤリアテープに半導体素子が固着された状態を
示す図で、同図（ａ）は平面図、（ｂ）は（ａ）図中IV
−IV線断面図を示し、第５図は半導体装置が基板に実装
された状態を示す側断面図である。 １……半導体素子、２……突起電極、３……キヤリアテ
ープ、3a……開口部、４……リード配線、11……キヤツ
プ、12……コンタクトリード、13……透孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺岡 康宏 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 関 博司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 立川 透 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭62−217621（ＪＰ，Ａ) 特公 昭52−3275（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】裏面電位を要する半導体素子がTAB方式に
よつて固着された半導体装置において、内側底面に半導
体素子の裏面が接着される金属キヤツプを備え、先端が
キヤリアテープの開口部内に挿入され前記金属キヤツプ
に接合されるコンタクト部を前記半導体素子の表面電極
と接続された裏面電位接続用リードに一体に設けたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041071A JPH0680751B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041071A JPH0680751B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01215051A JPH01215051A (ja) | 1989-08-29 |
| JPH0680751B2 true JPH0680751B2 (ja) | 1994-10-12 |
Family
ID=12598213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041071A Expired - Fee Related JPH0680751B2 (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680751B2 (ja) |
-
1988
- 1988-02-24 JP JP63041071A patent/JPH0680751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01215051A (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0856889B1 (en) | Semiconductor device mount structure and semiconductor device mounting method | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| US20020020848A1 (en) | Light-emitting diode and method of producing the same | |
| JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
| JPH01132142A (ja) | 半導体装置のパツケージ構造 | |
| US6717244B1 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002026223A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0680751B2 (ja) | 半導体装置 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPS63204735A (ja) | 半導体装置のパツケ−ジ構造 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP3270883B2 (ja) | 半導体装置 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH01215050A (ja) | 半導体装置 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP3024046B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |