JPH0677072A

JPH0677072A - 平面型磁気素子の製造方法

Info

Publication number: JPH0677072A
Application number: JP7198692A
Authority: JP
Inventors: Tetsuo Inoue; 哲夫井上; Toshiro Sato; 敏郎佐藤; Atsuhito Sawabe; 厚仁澤邊; Hiroshi Tomita; 宏富田; Tetsuhiko Mizoguchi; 徹彦溝口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1994-03-18

Abstract

(57)【要約】【目的】コイル導体間スペースの幅が小さく、かつ十分
な厚さのコイル導体を有する高性能の平面型磁気素子を
非常に簡単なプロセスで製造できる方法を提供する。【構成】磁性膜３上にコイル導体間スペースを構成する
絶縁膜４を形成する工程と、この絶縁膜４をコイル導体
間スペースの形状にパターニングする工程と、この絶縁
膜４のパターンを導体膜が選択的に成長できるように表
面改質する工程と、この絶縁膜４のパターンの間隙に選
択的に導体膜５を充填してコイル導体を形成する工程
と、全面に絶縁膜６を形成する工程と、この絶縁膜６上
に磁性膜７を形成する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は平面インダクタや平面ト
ランスなどの平面型磁気素子の製造方法に関する。

【０００２】

【従来の技術】近年、ＬＳＩなどに代表される集積回路
技術の進歩に伴い各種電子機器の小型化が盛んに進めら
れている。ところが機器全体における電源部の容積率増
大の傾向が顕著になってきた。これは電源部に必須なイ
ンダクタやトランスなどの磁気部品の小型・集積化が他
の部品と比較して著しく遅れているためである。

【０００３】最近、インダクタンスやトランスなどの磁
気素子を小型化するために、これらの磁気素子を平面型
にすることが提案され、その高性能化の検討が進められ
ている。従来、平面インダクタとしては、スパイラル平
面コイルの両面を絶縁層で挟み、さらにこれらの両面を
磁性体で挟んだ構造のものが知られている。同様に、平
面トランスとしては、絶縁層を介して１次側のスパイラ
ル平面コイルと２次側のスパイラル平面コイルとを形成
し、これらの両面を絶縁層で挟み、さらにこれらの両面
を磁性体で挟んだ構造のものが知られている。なお、ス
パイラル平面コイルは、１層のスパイラル状コイル導体
からなるものでもよいし、絶縁層の両面に２層のスパイ
ラル状コイル導体を形成して発生磁界が同一方向となる
ように接続したものでもよい。これらの平面型磁気素子
については、例えば、“Ｈｉｇｈ−Ｆｒｅｑｕｅｎｃｙ
ｏｆａＰｌａｎａｒ−ＴｙｐｅＭｉｃｒｏｔｒ
ａｎｓｆｏｒｍｅｒａｎｄＩｔｓＡｐｐｌｉｃａ
ｔｉｏｎｔｏＭｕｌｔｉｌａｙｅｒｅｄＳｗｉｔ
ｃｈｉｎｇＲｅｇｕｒａｔｏｒｓ”；Ｋ．Ｙａｍａｓ
ａｗａｅｔａｌ．，ＩＥＥＥＴｒａｎｓ．Ｍａ
ｇ．Ｖｏｌ．２６，Ｎｏ．３，Ｍａｙ１９９０，ｐ
ｐ．１２０４−１２０９で報告されている。しかし、従
来の平面型磁気素子は、動作に対する損失が大きいとい
う欠点がある。

【０００４】また、平面型磁気素子を小形化するため
に、薄膜プロセスを利用して製造することが検討されて
いる。コイルのパターニングはその中でも重要な要素で
ある。スパイラルコイルはインダクタンスを大きくとる
ことができ、その結果品質係数Ｑを高くできるため、素
子化を考えた場合有利な形状である。

【０００５】品質係数の高いスパイラルコイルを得るた
めには、コイル作製時にいくつかのパラメータを最適値
に設定することが好ましい。重要なパラメータとして
は、（１）コイルの膜厚、（２）コイルのライン幅／ス
ペース幅、（３）スパイラルコイルの外形寸法、（４）
平面インダクタの外形寸法などが代表例として挙げられ
る。このうち、（２）以外はコイルの動作周波数に応じ
て最適値をほぼ決定できる。そこで、（２）のコイルの
ライン幅（δ）とスペース幅（ｓ）との最適な関係につ
いて以下に説明する。

【０００６】図７（ａ）および（ｂ）は、それぞれ平面
インダクタを構成するスパイラルコイルのライン幅
（δ）を横軸、スペース（ｓ）幅を縦軸とする平面内に
おいて、所定のインダクタンス（Ｌ）およびコイル抵抗
（Ｒ）が得られる条件を示す図である。図中の（ａ）は
磁性体の透磁率と磁性体の厚さとの積μ_s・ｔ＝１００
０μｍ、（ｂ）はμ_s・ｔ＝５０００μｍの場合であ
る。また、いずれの場合も、磁性体の外形の一辺の寸法
ｗ＝５ｍｍ、スパイラルコイル外形の一辺の寸法ａ_o＝
５ｍｍ（磁性体外形寸法ｗに等しい）、スパイラルコイ
ルの内形の一辺の寸法ａ_i＝０．２ｍｍ、スパイラルコ
イルのターン数Ｎ＝１０、コイル導体の厚さｔ_c＝１０
μｍ、磁性体間ギャップｇ＝１２μｍである。ここで、
コイルの実用可能なライン／スペース（δ／ｓ）の範囲
は、Ｎδ＋（Ｎ−１）ｓ≦（ｗ−ａ_i）／２となる。前記の条件では、１０δ＋９ｓ≦２４００μｍである。

【０００７】図７から明らかなように、インダクタンス
Ｌはδとｓの値によって種々変化する。一方、コイル抵
抗Ｒはｓが小さくδが大きいほど小さくなる。すなわ
ち、δおよびｓの影響は、ＬよりもＲのほうが著しい。
インダクタのＱ値はＬ／Ｒに比例するため、これを高く
するにはｓ→０（またはδ／ｐ→１、ここでｐはコイル
ピッチでありｐ＝δ＋ｓ）近傍でδおよびｓを決定する
ことが重要になる。

【０００８】図８は、Ｌ／Ｒのδ／ｐ依存性を示すもの
である。なお、縦軸は、Ｌ／Ｒ（δ／ｐ→１）、すなわ
ちδ／ｐを１に近付けたときのＬ／Ｒの値、で規格化さ
れたＬ／Ｒである。また、この図では、磁性体の外形寸法：ｗ＝１〜５ｍｍスパイラルコイルの内形寸法：ａ_i＝０．２ｍｍスパイラルコイルの外形寸法：ａ_o＝０．９ｗ磁性体の透過率と厚さとの積：μ_s・ｔ＝１０³ 〜１０
⁴ μｍ

【０００９】の種々の場合について計算によって得られ
るすべての値が含まれる領域を、斜線領域で示してい
る。Ｌ／Ｒは、δ／ｐが１のときに最大で、δ／ｐが小
さくなると減少する。このことから、図７の結論と同様
に、Ｑ値の高い平面インダクタを得るには、δ／ｐ＝１
近傍でコイルのライン幅（δ）／スペース幅（ｓ）を決
定することが重要になる。

【００１０】このような平面インダクタを製造する場
合、コイルパターンは、半導体製造プロセスを応用し
て、薄膜形成技術および各種リソグラフィ技術を用いて
作製される。これらの技術における加工限界を決定する
要因としては、露光方法、レジスト材料、エッチング方
法などが挙げられる。ただし、フォトリソグラフィ技術
を使用する限り、露光に用いる光源の波長が最も大きな
要因となり、現在用いられているｇ線またはｉ線によっ
て得られる最小線幅は０．５μｍ程度である。これに対
して、将来のエキシマレーザやＳＯＲ光による露光で
は、０．１μｍ以下の解像度が得られるであろうと予測
されている。また、生産性は悪くなるが電子ビーム直線
露光によれば、０．０５μｍ程度の線幅を得ることがで
きる。

【００１１】一方、平面インダクタを構成するコイル導
体の厚さは、少なくとも使用する周波数帯によって決定
されるスキンデプス程度に設定する必要がある。このス
キンデプスδは、一般に下記の式で表される。 δ ＝（ρ／πμｆ）^1/2 （ここで、ρ：比抵抗、μ：比透磁率、ｆ：周波数であ
る。）

【００１２】このようにスキンデプスとコイル導体の比
抵抗とは、正の相関関係を有する。図９に、コイル導体
の比抵抗とスキンデプスとの関係を、周波数をパラメー
タとして示す。例えば、コイル導体材料として比抵抗が
２．７μΩ・ｃｍであるＡｌを用いた場合、コイル導体
の厚さは使用周波数帯１０〜１００ＭＨｚでほぼ１０μ
ｍ程度となる。コイル導体の厚さを１０μｍ程度に設定
し、かつ前述した理論値に近いような高いＱ値を得るた
めにコイル導体間スペースの幅を狭くすると、スペース
部の溝のアスペクト比は１０〜１００となってしまう。

【００１３】現在、導体膜をこのように高いアスペクト
比でエッチングする技術は、化学的エッチング技術（Ｃ
ＤＥやＲＩＥなど）、物理的エッチング技術（イオンビ
ームエッチングなど）のいずれにおいても困難である。
このため、実際の試作例では導体間スペースのアスペク
ト比を大きくすることができず、高いＱ値を有する実用
レベルの平面インダクタは作製されていない。また、エ
ッチングにより形成されたコイル導体間スペースの溝に
絶縁膜を充填することも、アスペクト比が大きくなるに
つれて困難になる。例えば、通常の薄膜形成プロセスで
は、導体間スペースのアスペクト比が２を越えると、コ
イル導体間スペースを埋めることが不可能になる。

【００１４】これに対して、コイル導体材料として例え
ば比抵抗が１．７μΩ・ｃｍであるＣｕを用いることが
できれば、アスペクト比に関する要求は軽減できる。し
かし、Ｃｕはフォトリソグラフィを適用して選択エッチ
ングすることができない。そして、Ｃｕからなるコイル
導体を従来の電界メッキ法で形成しようとすると、極め
て低いアスペクト比のものしか得られず、やはり高いＱ
値を有する実用レベルの平面インダクタは作製できな
い。

【００１５】

【発明が解決しようとする課題】本発明の目的は、コイ
ル導体間スペースの幅が小さく、かつ十分な厚さのコイ
ル導体を有する高性能の平面型磁気素子を非常に簡単な
プロセスで製造できる方法を提供することにある。

【００１６】

【課題を解決するための手段と作用】本願第１の発明の
平面型磁気素子の製造方法は、磁性膜上にコイル導体間
スペースを構成する絶縁膜を形成する工程と、この絶縁
膜をコイル導体間スペースの形状にパターニングする工
程と、この絶縁膜パターンを導体膜が選択的に成長でき
るように表面改質する工程と、この絶縁膜パターンの間
隙に選択的に導体膜を充填してコイル導体を形成する工
程と、全面に絶縁膜を形成する工程と、この絶縁膜上に
磁性膜を形成する工程とを具備したことを特徴とするも
のである。

【００１７】この方法において、コイル導体間スペース
を構成する絶縁膜パターンを導体膜が選択的に成長でき
るように表面改質する方法としては、コイル導体と同じ
または類似の材料を凹部の表面にのみ薄い膜厚で成膜す
る方法、または水素イオンビームを用いてＳｉＯ₂膜の
表面を還元して多結晶シリコン膜を形成する方法などが
挙げられる。

【００１８】この方法では、絶縁膜をコイル導体間スペ
ースの形状にパターニングしてアスペクト比の高い絶縁
膜パターンを形成した後、この絶縁膜パターンを導体膜
が選択的に成長できるように表面改質しているので、導
体膜を容易に充填できコイル導体を形成できる。したが
って、コイル導体間スペースの幅が小さく、かつ十分な
厚さのコイル導体を有する高性能の平面型磁気素子を製
造できる。

【００１９】本願第２の発明の平面型磁気素子の製造方
法は、磁性膜上に絶縁膜を介してコイル導体パターンに
対応する薄い導体膜パターンを形成する工程と、全面に
コイル導体間スペースを構成する絶縁膜を形成する工程
と、この絶縁膜をコイル導体間スペースの形状にパター
ニングし、前記導体膜パターンを露出させる工程と、こ
の絶縁膜パターンの間隙の薄い導体膜上に電界メッキ法
により導体膜を充填してコイル導体を形成する工程と、
全面に絶縁膜を形成する工程と、この絶縁膜上に磁性膜
を形成する工程とを具備したことを特徴とするものであ
る。

【００２０】この方法では、絶縁膜をエッチングして高
アスペクト比の絶縁膜パターンを形成した後、電界メッ
キ法を用いることにより薄い導体膜パターン上に導体膜
を容易に充填できコイル導体を形成できる。また、比抵
抗の小さい材料からなるコイル導体を形成できるので、
コイル抵抗を小さくできる。したがって、コイル導体間
スペースの幅が小さく、かつ十分な厚さのコイル導体を
有する高性能の平面型磁気素子を製造できる。一方、コ
イル抵抗を小さくできるので、高アスペクト比に対する
要求を軽減できる。

【００２１】本願第３の発明の平面型磁気素子の製造方
法は、磁性膜上にコイル導体間スペースを構成する絶縁
膜を形成する工程と、この絶縁膜をコイル導体間スペー
スの形状にパターニングする工程と、この絶縁膜パター
ン上に有機溶剤に可溶な膜（例えばレジスト）を形成す
る工程と、全面に物理気相成長法により導体膜を形成す
ることにより絶縁膜パターンの間隙に導体膜を充填して
コイル導体を形成する工程と、有機溶剤に可溶な膜を溶
解し、その上に形成されている導体膜を除去する工程
と、全面に絶縁膜を形成する工程と、この絶縁膜上に磁
性膜を形成する工程とを具備したことを特徴とするもの
である。

【００２２】この方法では、絶縁膜をエッチングして高
アスペクト比の絶縁膜パターンを形成した後、物理的気
相成長法（スパッタ法または蒸着法）を用い、エッチバ
ック法を併用することにより導体膜を容易に充填できコ
イル導体を形成できる。また、比抵抗の小さい材料から
なるコイル導体を形成できるので、コイル抵抗を小さく
できる。したがって、コイル導体間スペースの幅が小さ
く、かつ十分な厚さのコイル導体を有する高性能の平面
型磁気素子を製造できる。一方、コイル抵抗を小さくで
きるので、高アスペクト比に対する要求を軽減できる。

【００２３】本願第４の発明の平面型磁気素子の製造方
法は、磁性膜上に絶縁膜を介して第１の導体膜を形成す
る工程と、第１の導体膜を選択的にエッチングして形成
すべきコイル導体領域のうちコイル導体間スペース近傍
に対応する領域に第１の導体膜パターンを形成する工程
と、この第１の導体膜パターンの間隙に絶縁膜を充填す
る工程と、形成すべきコイル導体領域のうちコイル導体
中心部に対応する領域に充填された絶縁膜を選択的に除
去する工程と、絶縁膜が除去された領域の第１の導体膜
パターンの間隙に電界メッキ法により第２の導体膜を充
填して、第１および第２の導体膜からなるコイル導体を
形成する工程と、全面に絶縁膜を形成する工程と、この
絶縁膜上に磁性膜を形成する工程とを具備したことを特
徴とするものである。

【００２４】この方法では、コイル導体が第１および第
２の導体膜から構成されており、その比抵抗は両者の断
面積比で決定される。したがって、第２の導体膜として
比抵抗の小さいものを用いることにより、第１の導体膜
のみからなるコイル導体よりもコイル抵抗を小さくでき
る。一方、コイル抵抗を小さくできるので、高アスペク
ト比に対する要求を軽減できる。以下、本発明の方法を
さらに詳細に説明する。本発明の平面型磁気素子は所定
の基板上に形成される。基板は特に限定されず、Ｓｉ、
ＧａＡｓなどの半導体基板、絶縁基板などが用いられ
る。

【００２５】磁性膜は、半導体基板の表面に絶縁膜を介
して形成されるか、または絶縁基板上に直接形成され
る。磁性膜は、各種の磁性合金をスパッタリングなどの
方法により形成することが好ましい。なお、これらの間
にバッファ層を形成してもよい。

【００２６】コイル導体間スペースを構成する絶縁膜
は、コイル導体間の線間容量を小さくするために、比誘
電率が小さいことが好ましい。絶縁膜の材料としては、
種々の酸化物、窒化物、弗化物、炭化水素系の高分子化
合物、ポリシランなどが挙げられる。代表的な材料は、
ＳｉＯ₂、Ｓｉ_xＮ_y、ＣａＦ₂、ポリイミドなどであ
る。絶縁膜は、コイル導体と磁性膜との間を十分に絶縁
できるだけの厚さが必要である。その厚さは絶縁膜材料
によって異なり、例えばＳｉＯ₂を用いた場合、動作電
圧が２０Ｖでは１μｍ程度の厚さが適当である。絶縁膜
の形成方法としては、ＣＶＤ法、スパッタリング法など
の気相成長法、スピナーを用いて絶縁材料を塗布し熱硬
化させる方法などが挙げられる。

【００２７】コイル導体を構成する導体膜としては、比
抵抗の低い材料を用いることが好ましい。具体的には、
Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、Ａｇ、Ａｇ合金、Ｐ
ｄ、Ｐｄ合金、Ｐｔ、Ｐｔ合金などが挙げられるが、こ
れらに限定されない。ただし、導体膜を選択エッチング
する工程が適用される場合には、Ａｌなどの選択エッチ
ング可能な材料を用いる。なお、コイル導体の結晶構造
は、多結晶でも単結晶でもよい。導体膜の膜厚は、少な
くとも磁気素子が使用される周波数帯によって決定され
るスキンデプス、およびコイル導体材料の比抵抗を考慮
して決定される。また、磁気素子の小型化が進むにつれ
て、導体内を流れる電流密度が高くなり、素子からの発
熱量が非常に大きくなる。このため、コイル導体自体の
エレクトロマイグレーションやサーモマイグレーション
による断線に対する耐性、およびコイル導体中にかかる
内部応力によって発生するストレスマイグレーションに
よる断線に対する耐性が非常に重要な要素となる。そこ
で、コイル導体薄膜としては、高配向膜を用いることが
好ましく、さらに単結晶または多少の欠陥を含むものの
単結晶に近い薄膜を用いることがより好ましい。導体膜
の形成方法としては、真空蒸着法、イオンプレーティン
グ法、各種スパッタリング法、各種ＣＶＤ法などの気相
成長法および各種メッキ法が挙げられる。

【００２８】絶縁膜または導体膜を、コイル形状にパタ
ーニングするためには、異方性の大きいエッチング方法
を用いることが好ましい。具体的には、化学的ドライエ
ッチング法（ＣＤＥ）、反応性イオンエッチング法（Ｒ
ＩＥ）、イオンビームエッチング法などがあげられる。
コイルの形状としては、スパイラル型またはつづらおれ
型が代表的であるが、高いＱ値を得るためにはスパイラ
ル型が好ましい。コイル導体間スペースを構成する絶縁
膜パターンおよびコイル導体上に、絶縁膜および上部磁
性膜が形成される。

【００２９】

【実施例】以下、本発明の実施例を図面を参照して説明
する。実施例１

【００３０】直径６インチ、厚さ０．６ｍｍのＳｉ単結
晶基板１上に膜厚１μｍの熱酸化膜２を形成した後、ｒ
ｆマグネトロンスパッタリングにより平均膜厚２μｍの
ＣｏＺｒＮｂアモルファス合金からなる下部磁性膜３を
形成した。その上に、プラズマＣＶＤ法により平均膜厚
１２μｍのＳｉＯ₂膜４を形成した（図１（ａ）図
示）。

【００３１】ＳｉＯ₂膜４上にレジストを塗布し、フォ
トマスクを介して露光した後、現像し、スパイラル形状
のコイル導体間スペースに対応して幅２μｍのレジスト
パターン３１を５０μｍ（コイル導体幅に対応する）間
隔で形成した。このレジストパターン３１をマスクとし
て、ＲＩＥによりＳｉＯ₂膜４をエッチングし、幅５０
μｍ、深さ１０．５μｍの溝を形成した。レジストパタ
ーン３１を残したまま、直流マグネトロンスパッタリン
グ法により、下地の全面に平均膜厚１ｎｍのＡｌ−Ｓｉ
−Ｃｕ合金膜２１を形成した（図１（ｂ）図示）。

【００３２】レジストパターン３１およびその上に形成
されているＡｌ−Ｓｉ−Ｃｕ合金膜２１を除去した。溝
底部のＡｌ−Ｓｉ−Ｃｕ合金膜２１上に、ジメチルアル
ミニウムハイドライド（ＤＭＡｌＨ）を原料とする熱Ｃ
ＶＤ法により、膜厚１０μｍのＡｌ膜５を選択成長さ
せ、溝内部にコイル導体を充填した。このＡｌ膜５は
（１１１）配向しており、表面粗さＲ_maxは約２００ｎ
ｍであった（図１（ｃ）図示）。

【００３３】プラズマＣＶＤ法により全面にＳｉＯ₂膜
６を形成した後、エッチバックして表面を平坦化した。
この結果、表面粗さＲ_maxは１０ｎｍとなった。その上
に、ｒｆマグネトロンスパッタリングにより、下部磁性
膜と同じ組成および膜厚のＣｏＺｒＮｂアモルファス合
金からなる上部磁性膜７を形成し、平面インダクタを製
造した（図１（ｄ）図示）。

【００３４】本実施例では、ＳｉＯ₂膜４をコイル導体
間スペースの形状にパターニングしてアスペクト比の高
い絶縁膜パターンを形成した後、この絶縁膜パターン表
面に導体膜が選択的に成長できるようにＡｌ−Ｓｉ−Ｃ
ｕ合金膜２１を形成しているので、Ａｌ膜５を容易に充
填できコイル導体を形成できる。したがって、コイル導
体間スペースの幅が小さく、かつ十分な厚さのコイル導
体を有する高性能の平面型磁気素子を製造できる。

【００３５】このプロセス中にＳｉ単結晶基板１（直径
６インチ、厚さ０．６ｍｍ）に大きな反りは発生せず、
基板の全面にデバイスを作製しても何ら問題は生じなか
った。

【００３６】得られた平面インダクタについて、コイル
端子間に５０Ｖの電圧を印加したところ、絶縁破壊は観
察されなかった。また、同インダクタをＡｌ₂Ｏ₃パッ
ケージに実装し、端子間電圧１０Ｖ、電流０．８Ａを印
加し、自然空冷で１００時間の耐久試験を行ったとこ
ろ、エレクトロマイグレーション、サーモマイグレーシ
ョンなどにより引き起こされるコイル導体の断線故障や
絶縁破壊に起因する電流のリークは観察されなかった。

【００３７】比較のために、コイル導体となる導体膜を
形成した後、エッチングにより導体間スペースを形成
し、このスペースに絶縁膜を埋め込むという従来の方法
により、前記実施例と同じ仕様の平面インダクタの製造
を試みた。しかし、アスペクト比が５という深い溝で
は、コイル導体のエッチングおよび絶縁膜の充填のどち
らも不可能であった。また、各薄膜を形成するたびに下
地全体に応力がかかる結果、下地に大きな反りが発生
し、基板の全面にデバイスを作製することは不可能であ
った。実施例２

【００３８】直径６インチ、厚さ０．６ｍｍのガラス基
板１１上に、ケトン系炭化水素ガスを主原料とするＣＶ
Ｄ法により平均膜厚１００ｎｍの高分子系アモルファス
カーボン膜１２を成膜した。この際、成膜条件を制御す
ることにより、カーボン膜１２を（００１）配向させ
た。その上に、ｒｆマグネトロンスパッタリングにより
平均膜厚２μｍのＣｏＺｒＮｂアモルファス合金からな
る下部磁性膜３を形成した。その上に、テトラエトキシ
シラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法によ
り平均膜厚１２μｍのＳｉＯ₂膜４を形成した（図２
（ａ）図示）。

【００３９】ＳｉＯ₂膜４上にレジストを塗布し、フォ
トマスクを介して露光した後、現像し、スパイラル形状
のコイル導体間スペースに対応して幅２μｍのレジスト
パターン３１を５０μｍ（コイル導体幅に対応する）間
隔で形成した。このレジストパターン３１をマスクとし
て、ＲＩＥによりＳｉＯ₂膜４をエッチングし、幅５０
μｍ、深さ１０．５μｍの溝を形成した。レジストパタ
ーン３１を残したまま、水素プラズマを用いて露出した
ＳｉＯ₂表面を還元して多結晶Ｓｉ膜２２を形成した
（図２（ｂ）図示）。

【００４０】レジストパターン３１を除去し、溝底部の
多結晶Ｓｉ膜２２上に、六フッ化タングステン（Ｗ
Ｆ₆）を主原料とするＣＶＤ法により平均膜厚１００ｎ
ｍのＷ膜２３を選択成長させた。溝底部のＷ膜２３上
に、ジメチルアルミニウムハイドライド（ＤＭＡｌＨ）
を原料とする熱ＣＶＤ法により、膜厚１０μｍのＡｌ膜
５を選択成長させ、溝内部にコイル導体を充填した。こ
のＡｌ膜５は（１１１）配向しており、表面粗さＲ_max
は約２００ｎｍであった（図２（ｃ）図示）。

【００４１】プラズマＣＶＤ法により全面にＳｉＯ₂膜
６を形成した後、エッチバックして表面を平坦化した。
この結果、表面粗さＲ_maxは１０ｎｍとなった。その上
に、ケトン系炭化水素ガスを主原料とするＣＶＤ法によ
り平均膜厚１００ｎｍの高分子系アモルファスカーボン
膜１２を成膜した。その上に、ｒｆマグネトロンスパッ
タリングにより、下部磁性膜と同じ組成および膜厚のＣ
ｏＺｒＮｂアモルファス合金からなる上部磁性膜７を形
成し、平面インダクタを製造した（図２（ｄ）図示）。

【００４２】本実施例では、ＳｉＯ₂膜４をコイル導体
間スペースの形状にパターニングしてアスペクト比の高
い絶縁膜パターンを形成した後、この絶縁膜パターン表
面に導体膜が選択的に成長できるように水素プラズマに
よる還元により多結晶Ｓｉ膜２２を形成し、さらにＷ膜
２３を形成しているので、Ａｌ膜５を容易に充填できコ
イル導体を形成できる。したがって、コイル導体間スペ
ースの幅が小さく、かつ十分な厚さのコイル導体を有す
る高性能の平面型磁気素子を製造できる。

【００４３】また、バッファ層としてアモルファスカー
ボン膜１２を設けているので、プロセス中にガラス基板
１１（直径６インチ、厚さ０．６ｍｍ）に大きな反りは
発生せず、基板の全面にデバイスを作製しても何ら問題
は生じなかった。

【００４４】得られた平面インダクタについて、コイル
端子間に２０Ｖの電圧を印加したところ、絶縁破壊は観
察されなかった。また、同インダクタをＡｌ₂Ｏ₃パッ
ケージに実装し、端子間電圧１０Ｖ、電流１．０Ａを印
加し、自然空冷で１００時間の耐久試験を行ったとこ
ろ、エレクトロマイグレーション、サーモマイグレーシ
ョンなどにより引き起こされるコイル導体の断線故障や
絶縁破壊に起因する電流のリークは観察されなかった。

【００４５】比較のために、コイル導体となる導体膜を
形成した後、エッチングにより導体間スペースを形成
し、このスペースに絶縁膜を埋め込むという従来の方法
により、前記実施例と同じ仕様の平面インダクタを製造
することを試みた。しかし、アスペクト比が１０という
深い溝では、コイル導体のエッチングおよび絶縁膜の充
填のどちらも不可能であった。また、各薄膜を形成する
たびに下地全体に応力がかかる結果、下地に大きな反り
が発生してガラス基板が割れてしまい、大きなサイズの
基板の全面にデバイスを作製することは不可能であっ
た。また、小さいサイズのガラス基板を用いた場合で
も、プロセス中に薄膜の剥離が生じ、歩留まりが非常に
低くなった。実施例３

【００４６】Ｓｉ単結晶基板１上に熱酸化膜２を形成し
た後、ｒｆマグネトロンスパッタリングにより下部磁性
膜３を形成する。この下部磁性膜３上にＳｉＯ₂膜１４
を形成する。このＳｉＯ₂膜１４上に薄いＡｌ膜１５を
形成した後、フォトリソグラフィーによりスパイラル形
状のコイル導体の形状にパターニングする。プラズマＣ
ＶＤ法により厚いＳｉＯ₂膜４を形成する（図３（ａ）
図示）。

【００４７】ＳｉＯ₂膜４上に、フォトリソグラフィー
により導体間スペースに対応してマスク材３２を形成す
る。マスク材３２をマスクとして、ＲＩＥによりＳｉＯ
₂膜４をエッチングし、導体間スペースの絶縁膜を形成
する。このときＡｌ膜１５のパターンが露出する（図３
（ｂ）図示）。電界メッキ法により、Ａｌ膜１５のパタ
ーン上にＣｕ膜２５を成膜してコイル導体を形成する
（図３（ｃ）図示）。

【００４８】マスク材３２を除去し、全面にＳｉＯ₂６
を形成した後、エッチバックして平坦化する。さらに、
上部磁性膜７を形成して、平面インダクタを製造する
（図３（ｄ）図示）。

【００４９】本実施例では、絶縁膜をエッチングして高
アスペクト比の絶縁膜パターンを形成した後、電界メッ
キ法を用いることにより薄いＡｌ膜１５上に比抵抗の小
さい材料（Ｃｕ）を容易に充填できコイル導体を形成で
きるので、コイル抵抗を小さくできる。したがって、コ
イル導体間スペースの幅が小さく、かつ十分な厚さのコ
イル導体を有する高性能の平面インダクタを製造でき
る。一方、コイル抵抗を小さくできるので、高アスペク
ト比に対する要求を軽減できる。実施例４

【００５０】Ｓｉ単結晶基板１上に熱酸化膜２を形成し
た後、ｒｆマグネトロンスパッタリングにより下部磁性
膜３を形成する。この下部磁性膜３上に、プラズマＣＶ
Ｄ法により厚いＳｉＯ₂膜４を形成する（図４（ａ）図
示）。

【００５１】ＳｉＯ₂膜４上に、フォトリソグラフィー
によりスパイラル形状の導体間スペースに対応してマス
ク材３２を形成する。マスク材３２をマスクとして、Ｒ
ＩＥによりＳｉＯ₂膜４をエッチングし、導体間スペー
スの絶縁膜を形成する。この際、下部磁性膜３との絶縁
がとれるように、ある程度の厚みのＳｉＯ₂膜４を残す
（図４（ｂ）図示）。

【００５２】マスク材３２の上に選択的にレジスト３１
を形成する。スパッタ法または蒸着法により、全面にＣ
ｕ膜１５を成膜してコイル導体を形成する（図４（ｃ）
図示）。

【００５３】レジスト３１を有機溶剤に溶解させ、レジ
スト３１上に形成されたＣｕ膜をリフトオフする。マス
ク材３２を除去し、全面にＳｉＯ₂膜６を形成した後、
エッチバックして平坦化する。さらに、上部磁性膜７を
形成して、平面インダクタを製造する（図４（ｄ）図
示）。

【００５４】本実施例では、絶縁膜をエッチングして高
アスペクト比の絶縁膜パターンを形成した後、物理的気
相成長法（スパッタ法または蒸着法）を用い、エッチバ
ック法を併用することにより比抵抗の小さい材料（Ｃ
ｕ）を容易に充填できコイル導体を形成できるので、コ
イル抵抗を小さくできる。したがって、コイル導体間ス
ペースの幅が小さく、かつ十分な厚さのコイル導体を有
する高性能の平面インダクタを製造できる。一方、コイ
ル抵抗を小さくできるので、高アスペクト比に対する要
求を軽減できる。実施例５

【００５５】Ｓｉ単結晶基板１上に熱酸化膜２を形成し
た後、ｒｆマグネトロンスパッタリングにより下部磁性
膜３を形成する。この下部磁性膜３上に、プラズマＣＶ
Ｄ法によりＳｉＯ₂膜１４を形成する。このＳｉＯ₂膜
１４上に、第１の導体膜としてＡｌ膜５を形成する（図
５（ａ）図示）。

【００５６】このＡｌ膜５上に、フォトリソグラフィー
によりスパイラル形状のコイル導体領域のうちコイル導
体間スペース近傍の領域に対応してマスク材（例えばＳ
ｉＯ₂）３３を形成する。マスク材３３をマスクとし
て、ＲＩＥによりＡｌ膜５をエッチングし、コイル導体
の一部を形成する。このＡｌ膜５のパターン間の溝に、
ポリイミド膜８を充填する（図５（ｂ）図示）。

【００５７】その上に、フォトリソグラフィーによりコ
イル導体領域の中心部に対応する領域以外にマスク材
（例えばＳｉＯ₂）３４を形成する。マスク材３４をマ
スクとして、ＲＩＥによりコイル導体領域の中心部に対
応する領域のポリイミド膜８をエッチングする。この結
果、Ａｌ膜５の側面が露出する（図５（ｃ）図示）。

【００５８】電界メッキ法により、コイル導体領域の中
心部に対応する領域に第２の導体膜としてＣｕ膜２５を
形成し、Ａｌ膜５およびＣｕ膜２５からなるコイル導体
を形成する。マスク材３３および３４を除去し、全面に
ＳｉＯ₂６を形成した後、エッチバックして平坦化す
る。さらに、上部磁性膜７を形成して、平面インダクタ
を製造する（図５（ｄ）図示）。実施例６

【００５９】Ｓｉ単結晶基板１上に熱酸化膜２を形成し
た後、ｒｆマグネトロンスパッタリングにより下部磁性
膜３を形成する。この下部磁性膜３上に、プラズマＣＶ
Ｄ法によりＳｉＯ₂膜１４を形成する。このＳｉＯ₂膜
１４上に、スパイラル形状のコイル導体領域の中心部に
対応して、Ｃｕ膜２５´のパターンを形成する。さら
に、全面に第１の導体膜としてＡｌ膜５を形成する（図
６（ａ）図示）。

【００６０】このＡｌ膜５上に、フォトリソグラフィー
によりコイル導体領域のうちコイル導体間スペース近傍
の領域に対応してマスク材（例えばＳｉＯ₂）３３を形
成する。マスク材３３をマスクとして、ＲＩＥによりＡ
ｌ膜５をエッチングし、コイル導体の一部を形成する。
このＡｌ膜５のパターン間の溝に、ポリイミド膜８を充
填する（図６（ｂ）図示）。

【００６１】その上に、フォトリソグラフィーによりコ
イル導体領域の中心部に対応する領域以外にマスク材
（例えばＳｉＯ₂）３４を形成する。マスク材３４をマ
スクとして、ＲＩＥによりコイル導体領域の中心部に対
応する領域のポリイミド膜８をエッチングする。この結
果、Ｃｕ膜２５´およびＡｌ膜５の側面が露出する（図
６（ｃ）図示）。

【００６２】電界メッキ法により、コイル導体領域の中
心部に対応する領域に第２の導体膜としてＣｕ膜２５を
形成し、Ａｌ膜５およびＣｕ膜２５からなるコイル導体
を形成する。マスク材３３および３４を除去し、全面に
ＳｉＯ₂６を形成した後、エッチバックして平坦化す
る。さらに、上部磁性膜７を形成して、平面インダクタ
を製造する（図６（ｄ）図示）。

【００６３】実施例５および６では、コイル導体がＣｕ
とＡｌとから構成されており、その比抵抗は両者の断面
積比で決定される。したがって、Ａｌのみからなるコイ
ル導体よりもコイル抵抗を小さくできる。一方、コイル
抵抗を小さくできるので、高アスペクト比に対する要求
を軽減できる。

【００６４】

【発明の効果】以上詳述したように本発明の方法を用い
れば、コイル導体間スペースの幅が小さく、かつ十分な
厚さのコイル導体を有する高性能の平面型磁気素子を簡
単に製造することができ、平面型磁気素子の実用化に著
しく貢献するものである。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は本発明の実施例１における平
面インダクタの製造工程を示す断面図。

【図２】（ａ）〜（ｄ）は本発明の実施例２における平
面インダクタの製造工程を示す断面図。

【図３】（ａ）〜（ｄ）は本発明の実施例３における平
面インダクタの製造工程を示す断面図。

【図４】（ａ）〜（ｄ）は本発明の実施例４における平
面インダクタの製造工程を示す断面図。

【図５】（ａ）〜（ｄ）は本発明の実施例５における平
面インダクタの製造工程を示す断面図。

【図６】（ａ）〜（ｄ）は本発明の実施例６における平
面インダクタの製造工程を示す断面図。

【図７】（ａ）および（ｂ）は、平面インダクタを構成
するスパイラルコイルのライン幅（δ）を横軸、スペー
ス（ｓ）幅を縦軸とする平面内において、所定のインダ
クタンス（Ｌ）および抵抗（Ｒ）が得られる条件を示す
特性図。

【図８】平面インダクタについて、δ／ｐ→１の値で規
格化されたＬ／Ｒのδ／ｐ依存性を示す特性図。

【図９】コイル導体の比抵抗とスキンデプスとの関係
を、周波数をパラメータとして示す特性図。

【符号の説明】

１…Ｓｉ基板、２…熱酸化膜、３…下部磁性膜、４…Ｓ
ｉＯ₂膜、５…Ａｌ膜、６…ＳｉＯ₂膜、７…下部磁性
膜、８…ポリイミド膜、１１…ガラス基板、１２…カー
ボン膜、１５…Ａｌ膜、２１…Ａｌ−Ｓｉ−Ｃｕ合金
膜、２２…多結晶Ｓｉ膜、２３…Ｗ膜、２５、２５´…
Ｃｕ膜、３１…レジストパターン、３２、３３、３４…
マスク材。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年９月２８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】本発明の実施例４における平面インダクタの製
造工程を示す断面図。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】本発明の実施例６における平面インダクタの製
造工程を示す断面図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者富田宏神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者溝口徹彦神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】磁性膜上にコイル導体間スペースを構成
する絶縁膜を形成する工程と、この絶縁膜をコイル導体
間スペースの形状にパターニングする工程と、この絶縁
膜パターンを導体膜が選択的に成長できるように表面改
質する工程と、この絶縁膜パターンの間隙に選択的に導
体膜を充填してコイル導体を形成する工程と、全面に絶
縁膜を形成する工程と、この絶縁膜上に磁性膜を形成す
る工程とを具備したことを特徴とする平面型磁気素子の
製造方法。
【請求項２】磁性膜上に絶縁膜を介してコイル導体パ
ターンに対応する薄い導体膜パターンを形成する工程
と、全面にコイル導体間スペースを構成する絶縁膜を形
成する工程と、この絶縁膜をコイル導体間スペースの形
状にパターニングし、前記導体膜パターンを露出させる
工程と、この絶縁膜パターンの間隙の薄い導体膜上に電
界メッキ法により導体膜を充填してコイル導体を形成す
る工程と、全面に絶縁膜を形成する工程と、この絶縁膜
上に磁性膜を形成する工程とを具備したことを特徴とす
る平面型磁気素子の製造方法。
【請求項３】磁性膜上にコイル導体間スペースを構成
する絶縁膜を形成する工程と、この絶縁膜をコイル導体
間スペースの形状にパターニングする工程と、この絶縁
膜パターン上に有機溶剤に可溶な膜を形成する工程と、
全面に物理的気相成長法により導体膜を形成することに
より絶縁膜パターンの間隙に導体膜を充填してコイル導
体を形成する工程と、有機溶剤に可溶な膜を溶解し、そ
の上に形成されている導体膜を除去する工程と、全面に
絶縁膜を形成する工程と、この絶縁膜上に磁性膜を形成
する工程とを具備したことを特徴とする平面型磁気素子
の製造方法。
【請求項４】磁性膜上に絶縁膜を介して第１の導体膜
を形成する工程と、第１の導体膜を選択的にエッチング
して形成すべきコイル導体領域のうちコイル導体間スペ
ース近傍に対応する領域に第１の導体膜パターンを形成
する工程と、この第１の導体膜パターンの間隙に絶縁膜
を充填する工程と、形成すべきコイル導体領域のうちコ
イル導体中心部に対応する領域に充填された絶縁膜を選
択的に除去する工程と、絶縁膜が除去された領域の第１
の導体膜パターンの間隙に電界メッキ法により第２の導
体膜を充填して、第１および第２の導体膜からなるコイ
ル導体を形成する工程と、全面に絶縁膜を形成する工程
と、この絶縁膜上に磁性膜を形成する工程とを具備した
ことを特徴とする平面型磁気素子の製造方法。