JPH0675246A - Manufacture of active matrix type liquid crystal display element - Google Patents
Manufacture of active matrix type liquid crystal display elementInfo
- Publication number
- JPH0675246A JPH0675246A JP22983492A JP22983492A JPH0675246A JP H0675246 A JPH0675246 A JP H0675246A JP 22983492 A JP22983492 A JP 22983492A JP 22983492 A JP22983492 A JP 22983492A JP H0675246 A JPH0675246 A JP H0675246A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal cell
- substrate
- main surface
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアクティブマトリックス
型液晶表示素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix type liquid crystal display device.
【０００２】[0002]
【従来の技術】電子機器の小型化、軽量化および低消費
電力化が近年進められているが、ディスプレイデバイス
の分野においてもＣＲＴ（Cathode Ray Tube）に代替す
る小型、軽量、低消費電力のディスプレイデバイスとし
て、フラットパネルディスプレイの研究・開発が盛んに
行なわれている。このなかでも、特に液晶表示素子は、
大面積表示が可能であることや、フルカラー化が可能で
あること、および低電流・低電圧動作のディスプレイデ
バイスであること等の特長を有しており、注目を集めて
いる。2. Description of the Related Art Recently, electronic devices have been reduced in size, weight and power consumption, but in the field of display devices, a small, lightweight, low power consumption display that replaces a CRT (Cathode Ray Tube). As a device, flat panel displays have been actively researched and developed. Among them, especially the liquid crystal display element,
It has attracted attention because of its features such as large-area display, full-color display, and low current / low voltage display device.
【０００３】そのような液晶表示素子としては、目的に
応じて様々な動作方式のものが用いられるが、なかでも
アクティブマトリックス型液晶表示素子はフルカラーの
動画表示を高解像度で行なうことが可能であるという特
長を有している。As such a liquid crystal display device, various operation systems are used according to the purpose. Among them, the active matrix liquid crystal display device is capable of displaying full-color moving images with high resolution. It has the feature.
【０００４】アクティブマトリックス型液晶表示素子
は、マトリックス状に配置した電極の交差部分ごとに一
画素を配置し、その一画素ごとにスイッチング素子を配
設して、このスイッチング素子で接続された画素を個別
に駆動制御するものである。In the active matrix type liquid crystal display element, one pixel is arranged at each intersection of electrodes arranged in a matrix, a switching element is arranged for each pixel, and the pixels connected by this switching element are arranged. The drive is controlled individually.
【０００５】このようなアクティブマトリックス方式の
液晶表示素子は、ダイオードのような非線形素子を用い
た非線形素子型と薄膜トランジスタ（Thin Film Transi
stor：ＴＦＴ、以下ＴＦＴと略称）型とに分類できる
が、このうち特にＴＦＴ型の研究・開発が盛んに行なわ
れて既に実用に供されているものもある。Such an active matrix type liquid crystal display device includes a non-linear element type using a non-linear element such as a diode and a thin film transistor (Thin Film Transistor).
stor: TFT, abbreviated as “TFT” hereinafter) type, but among these, there are some that have been put to practical use due to active research and development of the TFT type.
【０００６】図３は、このような従来のアクティブマト
リックス型液晶表示素子の、ＴＦＴを使用したアレイ基
板の概略構成を示す平面図である。同図においてはＴＦ
Ｔは等価回路で示してある。FIG. 3 is a plan view showing a schematic structure of an array substrate using TFTs in such a conventional active matrix type liquid crystal display device. In the figure, TF
T is shown by an equivalent circuit.
【０００７】図３において、アレイ基板３０９は、ガラ
ス基板３０１の主面上には平行に等間隔で配設された信
号線３０３と、この信号線３０３との層間に窒化シリコ
ンのような絶縁膜からなる層間絶縁膜を介在させること
で信号線線３０３に対して電気的に絶縁され、この信号
線３０３と直角に交差し等間隔で平行に列設された走査
線３０５と、信号線線３０３と走査線３０５との交差部
付近に配置されて全体としてはマトリックス状に配置さ
れてなる複数のＴＦＴ３３１とこれに接続される画素電
極３０７とを有している。In FIG. 3, the array substrate 309 includes signal lines 303 arranged in parallel on the main surface of the glass substrate 301 at equal intervals, and an insulating film such as silicon nitride between the signal lines 303. Are electrically insulated from the signal line 303 by interposing an inter-layer insulating film made of, and the scanning lines 305 intersecting the signal line 303 at right angles and arranged in parallel at equal intervals, and the signal line 303. And a plurality of TFTs 331 arranged in the vicinity of the intersection of the scanning lines 305 and arranged in a matrix as a whole, and a pixel electrode 307 connected thereto.
【０００８】図４は、そのようなアレイ基板３０９と、
これに対向配置される対向電極３１１をガラス基板３０
２の主面上に有する対向基板３１３とを対向配置して組
み合わせ、両基板間に液晶組成物３１５を封入挟持して
なる液晶セルの一画素部分を拡大して示す断面図であ
る。FIG. 4 shows such an array substrate 309,
The counter electrode 311 arranged opposite to this is provided on the glass substrate 30.
FIG. 3 is an enlarged cross-sectional view showing one pixel portion of a liquid crystal cell in which a counter substrate 313 provided on the second main surface is arranged and combined to face each other, and a liquid crystal composition 315 is enclosed and sandwiched between both substrates.
【０００９】図４において、ガラス基板３０１上には、
ゲート電極３１７、ゲート絶縁膜３１９、半導体膜３２
１、半導体保護膜３２３、低抵抗半導体膜３２５、ソー
ス電極３２７およびドレイン電極３２９が、下層からこ
の順で配設されてＴＦＴ３３１が形成されている。そし
てソース電極３２７に画素電極３３３が電気的に接続さ
れている。In FIG. 4, on the glass substrate 301,
Gate electrode 317, gate insulating film 319, semiconductor film 32
1, the semiconductor protective film 323, the low resistance semiconductor film 325, the source electrode 327 and the drain electrode 329 are arranged in this order from the lower layer to form the TFT 331. The pixel electrode 333 is electrically connected to the source electrode 327.
【００１０】ここで、ゲート電極３１７は走査線３０５
と同層で同一の膜からパターンニングされ、ドレイン電
極３２９は信号線３０３と同層で同一の膜からパターン
ニングされたものである。Here, the gate electrode 317 is the scanning line 305.
And the drain electrode 329 is patterned from the same film in the same layer as the signal line 303.
【００１１】そして対向基板３１３には前記の他に遮光
膜３３５と配向膜３３７が配設されており、またアレイ
基板３０９にも前記の他に絶縁膜３３９と配向膜３４１
とが配設されている。In addition to the above, a light-shielding film 335 and an alignment film 337 are provided on the counter substrate 313, and an insulating film 339 and an alignment film 341 are also provided on the array substrate 309 in addition to the above.
And are provided.
【００１２】このような従来のアクティブマトリックス
型液晶表示素子のアレイ基板３０９を製造する工程の概
略は以下の通りである。The steps of manufacturing the conventional array substrate 309 of the active matrix type liquid crystal display device are as follows.
【００１３】まず、ガラス基板３０１上に第１の配線層
を成膜しこれをパターンニングして走査線３０５とゲー
ト電極３１７を配設する。First, a first wiring layer is formed on a glass substrate 301 and patterned to form a scanning line 305 and a gate electrode 317.
【００１４】次にゲート絶縁膜３１９、半導体膜３２
１、半導体保護膜３２３を順次形成した後、半導体保護
膜３２３をパターニングし低抵抗半導体膜３２５を成膜
した後半導体膜３２１および低抵抗半導体膜３２５を所
定の形状にパターニングする。続いて画素電極３３３を
形成し、ソース電極３２７、ドレイン電極３２９および
信号線３０３を形成する。Next, the gate insulating film 319 and the semiconductor film 32.
1. After sequentially forming the semiconductor protective film 323, the semiconductor protective film 323 is patterned to form the low resistance semiconductor film 325, and then the semiconductor film 321 and the low resistance semiconductor film 325 are patterned into a predetermined shape. Subsequently, the pixel electrode 333 is formed, and then the source electrode 327, the drain electrode 329, and the signal line 303 are formed.
【００１５】このとき、ＴＦＴ３３１や信号線３０３な
ど微細な種々の部位が製造工程中に帯電する静電気によ
り破壊されることを防ぐための対策として、走査線３０
５と信号線３０３とを短絡させるショートリングを配設
するのが一般的である。このショートリングは、液晶セ
ル形成後には液晶セルから切り離される。At this time, the scanning line 30 is used as a measure for preventing various fine parts such as the TFT 331 and the signal line 303 from being destroyed by static electricity charged during the manufacturing process.
It is general to provide a short ring that short-circuits the signal line 5 and the signal line 303. The short ring is separated from the liquid crystal cell after the liquid crystal cell is formed.
【００１６】そしてＴＦＴ３３１を保護するために、そ
の上部を窒化シリコンなどからなる絶縁膜３３９で覆う
とともに、さらにその上に配向膜３４１を形成してい
る。In order to protect the TFT 331, its upper portion is covered with an insulating film 339 made of silicon nitride or the like, and an alignment film 341 is further formed thereon.
【００１７】一方、ガラス基板３０２上には、アレイ基
板３０９の画素電極３３３や配向膜３４１と対向するよ
うに対向電極３１１と配向膜３３７と遮光膜３３５とを
配設する。On the other hand, a counter electrode 311, an alignment film 337, and a light shielding film 335 are arranged on the glass substrate 302 so as to face the pixel electrodes 333 and the alignment film 341 of the array substrate 309.
【００１８】そしてアレイ基板３０９と対向基板３１３
とを対向配置して組み合わせ、両基板間に液晶組成物３
１５を封入し挟持させて、液晶セルが形成される。The array substrate 309 and the counter substrate 313
And are opposed to each other and combined to form a liquid crystal composition 3 between both substrates.
A liquid crystal cell is formed by encapsulating 15 and sandwiching it.
【００１９】従来のアクティブマトリックス型液晶表示
素子の製造方法においては、上記のように、ショートリ
ングを用いて走査線３０５と信号線３０３とを短絡させ
その電位を等しくすることで、ＴＦＴ３３１や信号線３
０３など微細な種々の部位が製造工程中に帯電する静電
気によって破壊されることを防ぐようにしていた。In the conventional method of manufacturing an active matrix type liquid crystal display element, as described above, the scanning line 305 and the signal line 303 are short-circuited by using the short ring and the potentials thereof are made equal to each other, so that the TFT 331 and the signal line 331. Three
Various fine parts such as 03 were prevented from being destroyed by static electricity charged during the manufacturing process.
【００２０】[0020]
【発明が解決しようとする課題】しかしながら、上記の
ような従来のアクティブマトリックス型液晶表示素子の
製造方法においては、走査線と信号線を短絡させショー
トリングを形成させるまでの工程で発生する静電気によ
る破壊を防ぐことはできないという問題があった。ま
た、液晶セルを完成してショートリングを切り離した後
の工程で帯電する静電気による破壊を防ぐことができな
いという問題があった。However, in the conventional method of manufacturing an active matrix type liquid crystal display element as described above, static electricity generated by the process of short-circuiting the scanning line and the signal line and forming the short ring is caused. There was a problem that destruction could not be prevented. Further, there is a problem in that it is impossible to prevent damage due to static electricity charged in a process after the liquid crystal cell is completed and the short ring is separated.
【００２１】そしてこのような静電破壊の問題は、ます
ます微細になってゆくアクティブマトリックス型液晶表
示素子の走査線や信号線などの配線やＴＦＴにおいて
は、さらに深刻な問題となりつつある。The problem of such electrostatic breakdown is becoming a more serious problem in wirings such as scanning lines and signal lines of active matrix type liquid crystal display elements and in TFTs which are becoming finer and finer.
【００２２】本発明はこのような従来技術の持つ問題に
鑑みて成されたもので、その目的は、ＴＦＴアレイ製造
工程で発生する静電気によるＴＦＴや走査線や信号線な
どの微細部位の破壊や、短絡や断線を抑えて、歩留りが
高く製造が簡易で製造コストの低廉なＴＦＴアレイ基板
の製造方法を提供することにある。The present invention has been made in view of the above problems of the prior art, and an object thereof is to destroy fine parts such as TFTs, scanning lines and signal lines due to static electricity generated in the TFT array manufacturing process. Another object of the present invention is to provide a method for manufacturing a TFT array substrate that suppresses short circuits and disconnections, has a high yield, is easy to manufacture, and is low in manufacturing cost.
【００２３】[0023]
【課題を解決するための手段】上記の問題点を解決する
ために、第１の発明のアクティブマトリックス型液晶表
示素子の製造方法は、絶縁性基板の主面上に、ゲート電
極および走査線を有する第１の配線層と、半導体活性層
と、ソース電極およびドレイン電極および信号線を有す
る第２の配線層とを有するトランジスタ素子を配設し、
該トランジスタ素子のソース電極またはドレイン電極に
接続される画素電極を配設してトランジスタ素子基板を
形成し、対向電極を有する対向基板を前記トランジスタ
素子基板に対向配置し両基板間に液晶組成物を封入挟持
させて液晶セルを形成するアクティブマトリックス型液
晶表示素子の製造方法において、前記絶縁性基板の主面
上に、第１の配線層および第２の配線層のうち前記絶縁
性基板の主面の表面に近い方の配線層と同層で同材料か
らなる静電気吸収パターンを前記液晶セル部分を避けて
配設し前記絶縁性基板の主面上に帯電する静電気を前記
静電気吸収パターンにより吸収させ、前記液晶セルを形
成した後に前記パターンを含む部分の前記絶縁性基板と
前記液晶セル部分とを切り離すことを特徴としている。In order to solve the above problems, in the method of manufacturing an active matrix type liquid crystal display element of the first invention, a gate electrode and a scanning line are provided on the main surface of an insulating substrate. A transistor element having a first wiring layer having the same, a semiconductor active layer, and a second wiring layer having a source electrode, a drain electrode, and a signal line is provided,
A pixel electrode connected to a source electrode or a drain electrode of the transistor element is provided to form a transistor element substrate, an opposite substrate having an opposite electrode is placed opposite to the transistor element substrate, and a liquid crystal composition is provided between both substrates. In a method of manufacturing an active matrix type liquid crystal display device in which a liquid crystal cell is enclosed and sandwiched to form a liquid crystal cell, a main surface of the insulating substrate of a first wiring layer and a second wiring layer is provided on a main surface of the insulating substrate. An electrostatic absorption pattern made of the same material as that of the wiring layer closer to the surface of the insulating layer is arranged avoiding the liquid crystal cell portion to absorb the static electricity charged on the main surface of the insulating substrate by the electrostatic absorption pattern. After the liquid crystal cell is formed, the insulating substrate in the portion including the pattern is separated from the liquid crystal cell portion.
【００２４】また第２の発明のアクティブマトリックス
型液晶表示素子の製造方法は、絶縁性基板の主面上に、
ゲート電極および走査線を有する第１の配線層と、半導
体活性層と、ソース電極およびドレイン電極および信号
線を有する第２の配線層とを配設してトランジスタ素子
を形成し、該トランジスタ素子のソース電極またはドレ
イン電極に接続される画素電極を配設してトランジスタ
素子基板を形成し、対向電極を有する対向基板を前記ト
ランジスタ素子基板に対向配置し両基板間に液晶組成物
を封入挟持させて液晶セルを形成するアクティブマトリ
ックス型液晶表示素子の製造方法において、前記絶縁性
基板の主面上に、前記液晶セル部分を避けて第１の配線
層と同層で同材質からなる第１のパターンおよび第２の
配線層と同層で同材質からなる第２のパターンおよび前
記第１のパターンと前記第２のパターンとに挟持される
半導体活性層と同層で同材質からなる半導体パターンに
より形成される静電容量を配設し前記絶縁性基板の主面
上に帯電する静電気を前記静電容量によって吸収し、前
記液晶セルを形成した後に前記静電容量を含む部分の前
記絶縁性基板と前記液晶セル部分とを切り離すことを特
徴としている。The method of manufacturing an active matrix type liquid crystal display element according to the second aspect of the present invention comprises:
A first wiring layer having a gate electrode and a scanning line, a semiconductor active layer, and a second wiring layer having a source electrode, a drain electrode, and a signal line are arranged to form a transistor element, and the transistor element is formed. A transistor element substrate is formed by disposing a pixel electrode connected to a source electrode or a drain electrode, a counter substrate having a counter electrode is disposed to face the transistor element substrate, and a liquid crystal composition is enclosed and sandwiched between both substrates. In a method of manufacturing an active matrix type liquid crystal display device for forming a liquid crystal cell, a first pattern formed on the main surface of the insulating substrate, avoiding the liquid crystal cell portion, in the same layer as the first wiring layer and made of the same material. And a semiconductor active layer sandwiched between the first pattern and the second pattern, and a second pattern made of the same material as the second wiring layer. A capacitance formed by a semiconductor pattern made of the same material is provided, the static electricity charged on the main surface of the insulating substrate is absorbed by the capacitance, and the capacitance is formed after the liquid crystal cell is formed. Is characterized by separating the insulating substrate and the liquid crystal cell portion of the portion including.
【００２５】なお、前記の液晶セル部分の周囲の絶縁性
基板主面上に液晶駆動回路を形成していわゆる駆動回路
型のアクティブマトリックス型液晶表示素子の構成と
し、この液晶駆動回路ごと液晶セルを前記の静電気吸収
パターンまたは静電容量が配設された部分から切り離す
ようにしてもよい。A liquid crystal drive circuit is formed on the main surface of the insulating substrate around the liquid crystal cell portion to form a so-called drive circuit type active matrix type liquid crystal display element. You may make it isolate | separate from the part by which the said electrostatic absorption pattern or electrostatic capacitance is arrange | positioned.
【００２６】[0026]
【作用】本発明のアクティブマトリックス型液晶表示素
子の製造方法は、最終的に液晶表示素子として使用する
部分以外の絶縁基板上にゲート電極に用いるような配線
層の膜を残して静電気吸収パターンとすることで、静電
気に起因して絶縁基板の主面上などに発生した電荷を一
部分に集中的に蓄積させることなく、面積的に比較的広
く取れる基板周辺に残したこの静電気吸収パターンを通
して分散させ、あるいはさらに空気中に放電して逃がす
ことにより、ＴＦＴの静電破壊や、走査線および信号線
の短絡や断線などの欠陥の発生を避けることができ、Ｔ
ＦＴアレイ基板を高い歩留りで提供できる。According to the method of manufacturing an active matrix type liquid crystal display element of the present invention, an electrostatic absorption pattern is formed by leaving a wiring layer film used for a gate electrode on an insulating substrate other than a portion finally used as a liquid crystal display element. By doing so, the charge generated on the main surface of the insulating substrate due to static electricity is not concentrated in one part, but dispersed through this electrostatic absorption pattern left around the substrate that can be taken relatively large in area. Alternatively, by discharging into the air and letting it escape, it is possible to avoid the electrostatic breakdown of the TFT and the occurrence of defects such as short-circuit and disconnection of the scanning line and the signal line.
The FT array substrate can be provided with a high yield.
【００２７】あるいは最終的に使用する部分以外の絶縁
基板上に静電容量を形成することで、静電気に起因して
絶縁基板の主面上などに発生した電荷を基板周辺に形成
したこの静電容量に蓄積させることにより、ＴＦＴの静
電破壊や、走査線および信号線の短絡や断線などの欠陥
の発生を避けることができ、ＴＦＴアレイ基板を高い歩
留りで提供できる。Alternatively, by forming a capacitance on the insulating substrate other than the part to be finally used, charges generated on the main surface of the insulating substrate due to static electricity are formed around the substrate. By accumulating in the capacitance, it is possible to avoid electrostatic breakdown of the TFT and occurrence of defects such as short-circuit and disconnection of the scanning line and the signal line, and it is possible to provide the TFT array substrate with a high yield.
【００２８】上記の静電気吸収パターンや静電容量は、
アクティブマトリックス型液晶表示素子の配線やＴＦＴ
に対して面積的に広く取れるので、絶縁基板の主面上な
どに発生した電荷を吸収、蓄積する効果は高いものであ
ることを本発明者らは確認している。The above electrostatic absorption pattern and electrostatic capacitance are
Wiring of active matrix type liquid crystal display element and TFT
However, the present inventors have confirmed that the effect of absorbing and accumulating charges generated on the main surface of the insulating substrate is high because the area can be made wider.
【００２９】また、ＴＦＴのゲート電極に用いるような
配線層の膜を前記のような液晶セル以外の部分に残して
静電気吸収パターンとして用いており、あるいはそのよ
うなＴＦＴに用いたものと同じ配線層や半導体層を用い
て静電容量を形成しているので、別に新たにそのような
静電気吸収パターンや静電容量を成膜しパターンニング
する工程を付加して製造方法を煩雑化させることを避け
ることができる。Further, the film of the wiring layer used as the gate electrode of the TFT is used as an electrostatic absorption pattern by leaving it in a portion other than the liquid crystal cell as described above, or the same wiring as that used for such a TFT. Since the capacitance is formed by using a layer or a semiconductor layer, it is necessary to add a step of newly forming and patterning such an electrostatic absorption pattern or capacitance to complicate the manufacturing method. Can be avoided.
【００３０】[0030]
【実施例】以下、本発明に係る製造方法を、図面に基づ
いて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The manufacturing method according to the present invention will be described in detail below with reference to the drawings.
【００３１】図１は、本発明の製造方法により製造され
るアクティブマトリックス型液晶表示素子とその周囲の
ＴＦＴアレイ基板上に配設される静電気吸収パターンや
静電容量を示す平面図、図２はその断面図である。FIG. 1 is a plan view showing an active matrix type liquid crystal display element manufactured by the manufacturing method of the present invention and an electrostatic absorption pattern and a capacitance arranged on the TFT array substrate around the active matrix type liquid crystal display element. It is the sectional view.
【００３２】まず、第１のガラス基板１の主面上に、例
えばモリブデン・タンタル（Ｍｏ・Ｔａ）合金をスパッ
タ法等を用いて約2000オングストローム成膜してなる第
１の配線層を、フォトリソグラフィー法によりパターン
ニングして走査線３およびこれに接続されたゲート電極
５を形成する。First, a first wiring layer formed by depositing, for example, a molybdenum / tantalum (Mo / Ta) alloy on the main surface of the first glass substrate 1 by a sputtering method to a thickness of about 2000 Å is formed by photolithography. Patterning is performed by the lithography method to form the scanning line 3 and the gate electrode 5 connected thereto.
【００３３】このとき、この約2000オングストロームの
膜厚の走査線３およびゲート電極５と同一の層で同一の
材質のモリブデン・タンタル合金からなる第１の配線層
を、ＴＦＴアレイとして使用しない基板周辺の部分にも
成膜しておき、図１（ａ）および図２（ｂ）に示すよう
なパターンに残すようにエッチングによりパターンニン
グして、静電気吸収パターン７を形成する。At this time, the first wiring layer made of molybdenum-tantalum alloy of the same material as the scanning line 3 and the gate electrode 5 having a film thickness of about 2000 angstroms is provided around the substrate not used as a TFT array. A film is also formed on the above portion and is patterned by etching so as to leave the pattern as shown in FIGS. 1A and 2B to form the electrostatic absorption pattern 7.
【００３４】あるいは前記の第１の配線層を、図１
（ｂ）に示すような幅10μｍ程度の連続した線として液
晶セルとして使用しない基板周辺の部分に前記の基板周
辺部分を数周させたようなパターンにパターンニングし
て、静電気吸収パターン９を形成してもよい。Alternatively, the above-mentioned first wiring layer is formed as shown in FIG.
As a continuous line having a width of about 10 μm as shown in (b), a static absorption pattern 9 is formed by patterning a peripheral portion of the substrate which is not used as a liquid crystal cell into a pattern in which the peripheral portion of the substrate is lapped several times. You may.
【００３５】このような静電気吸収パターン７や静電気
吸収パターン９を配設することにより、静電気によって
ガラス基板１の主面上に発生した電荷を一部分に集中的
に蓄積させることなく、面積的に広く取れる基板周辺に
分散させて逃がすことができ、ショートリングを形成し
て走査線３と信号線１１とを短絡させるまでの工程中に
帯電する静電気に起因して発生していた走査線３および
信号線１１の断線やＴＦＴ１０の破壊などの欠陥を防ぐ
ことができる。By disposing the static electricity absorption pattern 7 and the static electricity absorption pattern 9 as described above, the electric charge generated on the main surface of the glass substrate 1 due to static electricity is not concentrated in a part, but wide in area. The scanning lines 3 and the signals that can be dispersed around the substrate that can be removed and are generated due to the static electricity charged during the process of forming the short ring and short-circuiting the scanning lines 3 and the signal lines 11. Defects such as disconnection of the line 11 and breakage of the TFT 10 can be prevented.
【００３６】続いて、全面に例えばプラズマＣＶＤ法等
を用いて、ゲート絶縁膜１３としての約4000オングスト
ロームの酸化ケイ素（ＳｉＯx ）、半導体膜１５として
の約500オングストロームのアモルファスシリコン（ａ
−Ｓｉ）膜、半導体保護膜１７としての約2000オングス
トロームの窒化ケイ素（ＳｉＮx ）を、順次に成膜す
る。ここで半導体保護膜１７は、ゲート電極５の上にゲ
ート絶縁膜１３および半導体膜１５を介して位置するよ
うにフォトリソグラフィー法によりパターンニング形成
する。Then, using a plasma CVD method or the like on the entire surface, about 4000 angstroms of silicon oxide (SiO x ) as the gate insulating film 13 and about 500 angstroms of amorphous silicon (a) as the semiconductor film 15 are formed.
-Si) layer, about 2000 Å of silicon nitride (SiN x) as a semiconductor protective film 17, sequentially deposited. Here, the semiconductor protective film 17 is formed by patterning by photolithography so as to be located on the gate electrode 5 with the gate insulating film 13 and the semiconductor film 15 interposed therebetween.
【００３７】続いて、例えばプラズマＣＶＤ法によりア
モルファスシリコン（ｎ+ −ａ−Ｓｉ）膜を約 500オン
グストローム成膜し、これに不純物ドープを行なって低
抵抗化し、この膜をフォトリソグラフィー法により信号
線１１と同様の形状にパターンニングして、低抵抗半導
体膜１９を形成する。このとき半導体膜１５も同時にパ
ターンニングする。Then, an amorphous silicon (n + -a-Si) film is formed to a thickness of about 500 Å by plasma CVD, for example, and impurity doping is performed to reduce the resistance. This film is photolithographically processed to form a signal line. The low resistance semiconductor film 19 is formed by patterning the same shape as 11. At this time, the semiconductor film 15 is also patterned at the same time.
【００３８】次に、例えばＩＴＯ（Indium Tin Oxide）
からなる透明導電膜を、その全面に約1000オングストロ
ーム成膜し、フォトリソグラフィー法によりパターンニ
ングして画素電極２１を形成する。Next, for example, ITO (Indium Tin Oxide)
A transparent conductive film made of is formed on the entire surface by about 1000 angstrom, and is patterned by the photolithography method to form the pixel electrode 21.
【００３９】次に、例えば約 500オングストロームのク
ロム（Ｃｒ）薄膜と約 1μｍのアルミ（Ａｌ）薄膜から
なる第２の配線層をスパッタ法などで成膜し、これをフ
ォトリソグラフィー法を用いてパターンニングして信号
線１１、信号線１１に電気的に接続しているドレイン電
極２５、ソース電極２７を同時に形成する。Next, a second wiring layer made of, for example, a chromium (Cr) thin film having a thickness of about 500 Å and an aluminum (Al) thin film having a thickness of about 1 μm is formed by a sputtering method or the like, and this is patterned using a photolithography method. Then, the signal line 11 and the drain electrode 25 and the source electrode 27 electrically connected to the signal line 11 are formed at the same time.
【００４０】また、この信号線１１等を形成する際に、
液晶セル（ＴＦＴアレイ）として使用しない基板周辺の
部分に、ゲート絶縁膜１３を介して、第２の配線層の信
号線１１、ドレイン電極２５、ソース電極２７と同一の
層で同一の材質からなる膜をパターンニングして静電気
吸収パターン７や静電気吸収パターン９と同様なパター
ンに残すことにより静電容量の電極２３を形成し、第２
の発明に係る静電容量２９を形成することができる。こ
れを図２（ｃ）に示す。即ち、静電容量２９は、静電気
吸収パターン７または静電気吸収パターン９を下部電極
とし、電極２３を上部電極とし、ゲート絶縁膜１３をこ
の上下電極間に挟持される誘電体として形成される。When forming the signal line 11 and the like,
The signal line 11, the drain electrode 25, and the source electrode 27 of the second wiring layer are formed of the same material in the same layer as the signal line 11, the drain electrode 25, and the source electrode 27 of the second wiring layer in the peripheral portion of the substrate not used as a liquid crystal cell (TFT array). By patterning the film and leaving it in the same pattern as the electrostatic absorption pattern 7 or the electrostatic absorption pattern 9, the electrode 23 of the electrostatic capacitance is formed, and
The capacitance 29 according to the invention can be formed. This is shown in FIG. That is, the capacitance 29 is formed by using the electrostatic absorption pattern 7 or the electrostatic absorption pattern 9 as a lower electrode, the electrode 23 as an upper electrode, and the gate insulating film 13 as a dielectric sandwiched between the upper and lower electrodes.
【００４１】そしてソース電極２７およびドレイン電極
２５と半導体保護膜１７とを自己整合のマスクとして用
いて半導体保護膜１７上の低抵抗半導体膜１９の除去を
行なう。Then, the low resistance semiconductor film 19 on the semiconductor protective film 17 is removed by using the source electrode 27 and the drain electrode 25 and the semiconductor protective film 17 as a mask for self-alignment.
【００４２】そして最後に、例えば窒化ケイ素（ＳｉＮ
x ）のような絶縁膜３１を5000オングストロームから 1
μｍ程度の膜厚で成膜し、ＴＦＴアレイの保護膜、いわ
ゆるパッシベーション膜とする。Finally, for example, silicon nitride (SiN
x ) such as insulating film 31 from 5000 angstrom 1
The film is formed with a film thickness of about μm to form a protective film for the TFT array, that is, a so-called passivation film.
【００４３】そしてこれらの上を覆うように、ポリイミ
ドからなる配向膜３３を例えばスピンナーコート法等に
よって塗布し、約 100℃から約 180℃の間の適切な温度
で焼成して後、ラビング処理を行なう。こうして所望の
ＴＦＴアレイ基板３５が得られる。Then, an alignment film 33 made of polyimide is applied by a spinner coating method or the like so as to cover these, and baked at an appropriate temperature between about 100 ° C. and about 180 ° C., followed by rubbing treatment. To do. In this way, the desired TFT array substrate 35 is obtained.
【００４４】一方、第２のガラス基板３７上には、ＴＦ
Ｔアレイ基板３５に対向するように遮光膜３９と、例え
ばＩＴＯのような透明導電膜からなる対向電極４１とを
形成する。そしてガラス基板３７の主面側に、それらの
上を覆うように前述のＴＦＴアレイ基板３５と同様に例
えばポリイミドからなる配向膜４３をスピンナーコート
法等によって塗布し、約 100℃から約 180℃の間の適切
な温度で焼成した後、ラビング処理を行なう。こうして
所望の対向基板４５が得られる。On the other hand, on the second glass substrate 37, TF
A light shielding film 39 and a counter electrode 41 formed of a transparent conductive film such as ITO are formed so as to face the T array substrate 35. Then, on the main surface side of the glass substrate 37, an alignment film 43 made of, for example, polyimide is applied by a spinner coating method or the like so as to cover them on the main surface side, and the temperature is about 100 ° C to about 180 ° C. After firing at an appropriate temperature in between, rubbing treatment is performed. Thus, the desired counter substrate 45 is obtained.
【００４５】次にＴＦＴアレイ基板３５と対向基板４５
とを、例えば約10μｍのアルミナのビーズからなるスペ
ーサ（図示省略）を介して両基板の配向膜３３、４３等
が対向するように組み合わせ、液晶組成物４７の注入口
（図示省略）となる部分を除いてエポキシ系の接着剤な
どからなる封着材（図示省略）を用いて、ほぼ10μｍ間
隔をあけて平行に貼り合わせる。Next, the TFT array substrate 35 and the counter substrate 45
And the like so that the alignment films 33, 43, etc. of both substrates face each other through a spacer (not shown) made of, for example, alumina beads of about 10 μm, and become the injection port (not shown) of the liquid crystal composition 47. Except for the above, a sealing material (not shown) made of an epoxy-based adhesive or the like is used, and they are attached in parallel at intervals of about 10 μm.
【００４６】そして前述の注入口より液晶組成物４７を
注入した後、例えばエポキシ系の接着剤からなる封止材
（図示省略）でその注入口を封止する。こうしてＴＦＴ
アレイ基板３５と対向基板４５との間に液晶組成物４７
を挟持してなるアクティブマトリックス型液晶表示素子
の液晶セル部分が形成される。After injecting the liquid crystal composition 47 from the above-mentioned injection port, the injection port is sealed with a sealing material (not shown) made of, for example, an epoxy adhesive. Thus TFT
A liquid crystal composition 47 is provided between the array substrate 35 and the counter substrate 45.
A liquid crystal cell portion of an active matrix type liquid crystal display element is formed by sandwiching.
【００４７】そしてガラス基板１の、静電気吸収パター
ン７や静電気吸収パターン９、または静電容量２９が配
設された部分を前記の液晶セル部分から切り離す。こう
してアクティブマトリックス型液晶表示素子が完成す
る。Then, the portion of the glass substrate 1 on which the static electricity absorption pattern 7, the static electricity absorption pattern 9, or the electrostatic capacitance 29 is arranged is separated from the liquid crystal cell portion. Thus, the active matrix type liquid crystal display element is completed.
【００４８】以上のような本発明のアクティブマトリッ
クス型液晶表示素子の製造方法によれば、最終的に液晶
表示素子として使用する液晶セル部分以外のガラス基板
１主面上に、ゲート電極５等と同一の材質からなる同一
の配線層の金属膜をパターンニングして静電気吸収パタ
ーン７、静電気吸収パターン９を形成することで、静電
気に起因してガラス基板１の主面上などに発生した電荷
を一部分に集中的に蓄積させることなく、面積的に比較
的広く取れる基板周辺に残したこの静電気吸収パターン
７等を通して分散させ、あるいはさらに空気中に放電し
て逃がすことにより、ＴＦＴ１０の静電破壊や、走査線
３および信号線１１の短絡や断線などの欠陥の発生を避
けることができる。その結果、ＴＦＴアレイ基板３５、
ひいてはアクティブマトリックス型液晶表示素子を高い
歩留りで製造することができる。あるいは、最終的に使
用する部分以外のガラス基板１の主面上に、静電容量２
９を形成することで、静電気に起因してガラス基板１の
主面上などに発生した電荷を、ＴＦＴアレイ部分から逃
がしてこの静電容量２９に蓄積させ、さらには空気中に
逃がすことにより、ＴＦＴ１０の静電破壊や、走査線３
および信号線１１の短絡や断線などの欠陥の発生を避け
ることができる。その結果、ＴＦＴアレイ基板３５、ひ
いてはアクティブマトリックス型液晶表示素子を高い歩
留りで製造することができる。According to the method for manufacturing an active matrix type liquid crystal display element of the present invention as described above, the gate electrode 5 and the like are formed on the main surface of the glass substrate 1 other than the liquid crystal cell portion to be finally used as a liquid crystal display element. By patterning the metal film of the same wiring layer made of the same material to form the static electricity absorption pattern 7 and the static electricity absorption pattern 9, charges generated on the main surface of the glass substrate 1 due to static electricity are removed. Electrostatic destruction of the TFT 10 can be caused by discharging through the static electricity absorption pattern 7 or the like left around the substrate, which can be relatively wide in area, or discharging to the air to escape without being concentrated in one part. It is possible to avoid the occurrence of defects such as short circuit and disconnection of the scanning lines 3 and the signal lines 11. As a result, the TFT array substrate 35,
As a result, an active matrix type liquid crystal display device can be manufactured with a high yield. Alternatively, the capacitance 2 may be provided on the main surface of the glass substrate 1 other than the part to be finally used.
By forming 9, electric charges generated on the main surface of the glass substrate 1 due to static electricity are released from the TFT array portion to be accumulated in the electrostatic capacitance 29, and further released into the air. Electrostatic breakdown of TFT10, scan line 3
Further, it is possible to avoid the occurrence of defects such as short circuit and disconnection of the signal line 11. As a result, the TFT array substrate 35, and thus the active matrix type liquid crystal display element, can be manufactured with a high yield.
【００４９】また、ＴＦＴ１０のゲート電極５に用いる
ような配線層の金属膜を前記のような液晶セル以外の部
分に残して静電気吸収パターン７等を形成しており、あ
るいはＴＦＴ１０に用いたものと同じ第１および第２の
配線層や半導体層１５を用いて静電容量２９を形成して
いるので、別に新たにそのような静電気吸収パターン７
や静電容量２９を成膜しパターンニングするといった工
程を付加することで製造方法を煩雑化させてしまうこと
を避けることができる。Further, the metal film of the wiring layer used for the gate electrode 5 of the TFT 10 is left in a portion other than the liquid crystal cell as described above to form the electrostatic absorption pattern 7 or the like, or it is used for the TFT 10. Since the electrostatic capacitance 29 is formed by using the same first and second wiring layers and the semiconductor layer 15, such an electrostatic absorption pattern 7 is newly added.
It is possible to avoid making the manufacturing method complicated by adding a process of forming a film of the capacitance 29 and patterning.
【００５０】また、ショートリングを形成する前、ある
いはショートリングを切り離した後に帯電する静電気に
起因したＴＦＴ１０の破壊や走査線３および信号線１１
の短絡や断線などの欠陥の発生を避けることができ、Ｔ
ＦＴアレイ基板３５、ひいてはアクティブマトリックス
型液晶表示素子を、高い歩留りで製造することができ
る。Further, the TFT 10 is broken or the scanning line 3 and the signal line 11 are caused by static electricity charged before forming the short ring or after separating the short ring.
It is possible to avoid the occurrence of defects such as short circuit and disconnection of
The FT array substrate 35, and thus the active matrix type liquid crystal display element, can be manufactured with a high yield.
【００５１】なお、本実施例においては、液晶セル部分
と液晶駆動回路とが別部品に分かれた構成のものとして
いるが、これには限定しない。ＴＦＴアレイ基板上にＴ
ＦＴからなる液晶駆動回路が作り込まれた、いわゆる駆
動回路一体型の液晶表示素子に本発明の技術を用いるこ
ともできる。この場合、液晶セル部分と液晶駆動回路と
を避けて、その周辺部分に静電気吸収パターン７や静電
容量２９を形成するようにすればよい。In the present embodiment, the liquid crystal cell portion and the liquid crystal drive circuit have separate components, but the present invention is not limited to this. T on the TFT array substrate
The technique of the present invention can also be applied to a so-called drive circuit-integrated liquid crystal display element in which a liquid crystal drive circuit made of FT is built. In this case, the liquid crystal cell portion and the liquid crystal drive circuit may be avoided, and the electrostatic absorption pattern 7 or the electrostatic capacitance 29 may be formed in the peripheral portion.
【００５２】また、本実施例においては、静電気吸収パ
ターン７や静電容量２９は液晶セル部分の周辺部分に、
それを囲むように配設しているが、これには限定しな
い。例えば液晶セル部分の上下両側にはそれらを配置す
るスペースが得られないといった場合などでは、液晶セ
ル部分の左右両側だけに配設するなどしてもよい。本発
明の本発明者らは、このような構成の静電気吸収パター
ンにおいても、本実施例のような形状のものと同様に、
静電気の帯電による欠陥の発生を防ぐことができること
を実験により確認している。Further, in the present embodiment, the electrostatic absorption pattern 7 and the electrostatic capacitance 29 are provided in the peripheral portion of the liquid crystal cell portion.
Although it is arranged so as to surround it, it is not limited to this. For example, when the space for arranging them on the upper and lower sides of the liquid crystal cell portion cannot be obtained, the liquid crystal cell portion may be disposed only on the left and right sides. The present inventors of the present invention, even in the electrostatic absorption pattern having such a configuration, similar to the shape of the present embodiment,
Experiments have confirmed that defects due to electrostatic charging can be prevented.
【００５３】また、本実施例においては、ＴＦＴ１０と
してａ−ＳｉＴＦＴ（アモルファスシリコンＴＦＴ）を
用いており、通常そのゲート電極５が形成される膜と同
じ配線層の膜が層構造中でガラス基板１に近い層にある
ので、これを静電気吸収パターン７として用いたが、こ
れには限定しない。例えば、ＴＦＴ１０としてＰ−Ｓｉ
ＴＦＴ（多結晶シリコンＴＦＴ）を用いた場合などで
は、通常ドレイン電極やソース電極や信号線を形成する
膜と同じ配線層の膜がガラス基板１に近い層なので、こ
れを用いてもよい。このように、静電気吸収パターン７
を形成する膜としては、層構造においてガラス基板１に
最も近い方の配線層を採用する。Further, in this embodiment, an a-Si TFT (amorphous silicon TFT) is used as the TFT 10, and the film of the same wiring layer as the film on which the gate electrode 5 is usually formed is the glass substrate 1 in the layer structure. However, the present invention is not limited to this. For example, as the TFT 10, P-Si
When a TFT (polycrystalline silicon TFT) is used, the same wiring layer film as the film for forming the drain electrode, the source electrode, and the signal line is a layer close to the glass substrate 1, and thus may be used. In this way, the electrostatic absorption pattern 7
The wiring layer closest to the glass substrate 1 in the layer structure is adopted as the film forming the.
【００５４】また、静電気吸収パターン７や静電容量２
９の材質としては、上記のような材質には限定しない。
ＴＦＴ１０を構成する材料を流用して形成することがで
きて、しかもガラス基板１上に帯電しようとする静電気
を吸収することのできる材質のものであればよい。In addition, the electrostatic absorption pattern 7 and the electrostatic capacitance 2
The material of 9 is not limited to the above materials.
Any material can be used as long as it can be formed by diverting the material forming the TFT 10 and can absorb the static electricity to be charged on the glass substrate 1.
【００５５】また、本実施例においては、ショートリン
グは省略したが、これには限定せず、静電気吸収パター
ン７や静電容量２９とともにショートリングをも併用し
て静電気の帯電によるＴＦＴなどの欠陥の発生を抑える
ようにしてもよいことはいうまでもない。Further, although the short ring is omitted in the present embodiment, the present invention is not limited to this, and the short ring is also used together with the electrostatic absorption pattern 7 and the electrostatic capacity 29 so that defects such as TFT due to electrostatic charging are caused. Needless to say, it is possible to suppress the occurrence of.
【００５６】[0056]
【発明の効果】以上、詳細な説明に示したように、本発
明によれば、ＴＦＴアレイ製造工程やその後工程などで
帯電する静電気に起因したＴＦＴや走査線や信号線など
微細部位の破壊や短絡や断線の発生を抑えて、製造が簡
易で歩留りが高く製造コストを低廉に押えることのでき
るＴＦＴアレイ基板の製造方法を提供することができ
る。As described above in detail, according to the present invention, destruction of minute parts such as TFTs, scanning lines and signal lines due to static electricity charged in the TFT array manufacturing process and subsequent steps, and the like. It is possible to provide a method of manufacturing a TFT array substrate that suppresses the occurrence of short circuits and disconnections, and that can be manufactured easily, has a high yield, and can suppress the manufacturing cost at a low cost.
【図１】本発明の製造方法により製造されるアクティブ
マトリックス型液晶表示素子とその周囲のＴＦＴアレイ
基板上に配設される静電気吸収パターンや静電容量を示
す平面図。FIG. 1 is a plan view showing an active matrix type liquid crystal display element manufactured by a manufacturing method of the present invention and a static electricity absorption pattern and a capacitance arranged on a TFT array substrate around the active matrix type liquid crystal display element.
【図２】本発明の製造方法により製造されるアクティブ
マトリックス型液晶表示素子とその周囲のＴＦＴアレイ
基板上に配設される静電気吸収パターンや静電容量を示
す断面図。FIG. 2 is a cross-sectional view showing an active matrix type liquid crystal display device manufactured by the manufacturing method of the present invention and a static electricity absorption pattern and a capacitance arranged on the TFT array substrate around the active matrix liquid crystal display device.
【図３】従来のアクティブマトリックス型液晶表示素子
を示す平面図。FIG. 3 is a plan view showing a conventional active matrix type liquid crystal display element.
【図４】従来のアクティブマトリックス型液晶表示素子
のＴＦＴ部分を示す断面図。FIG. 4 is a sectional view showing a TFT portion of a conventional active matrix type liquid crystal display element.
１、３７…ガラス基板、３…走査線、５…ゲート電極、
７、９…静電気吸収パターン、１０…ＴＦＴ、１１…信
号線、１３…ゲート絶縁膜、１５…半導体膜、１７…半
導体保護膜、１９…低抵抗半導体膜、２１…画素電極、
２３…電極、２５…ドレイン電極、２７…ソース電極、
２９…静電容量、３１…絶縁膜、３３、４３…配向膜、
３５…ＴＦＴアレイ基板、３９…遮光膜、４１…対向電
極、４５…対向基板、４７…液晶組成物1, 37 ... Glass substrate, 3 ... Scan line, 5 ... Gate electrode,
7, 9 ... Electrostatic absorption pattern, 10 ... TFT, 11 ... Signal line, 13 ... Gate insulating film, 15 ... Semiconductor film, 17 ... Semiconductor protective film, 19 ... Low resistance semiconductor film, 21 ... Pixel electrode,
23 ... Electrode, 25 ... Drain electrode, 27 ... Source electrode,
29 ... Capacitance, 31 ... Insulating film, 33, 43 ... Alignment film,
35 ... TFT array substrate, 39 ... Shading film, 41 ... Counter electrode, 45 ... Counter substrate, 47 ... Liquid crystal composition
Claims (4)
び走査線を有する第１の配線層と、半導体活性層と、ソ
ース電極およびドレイン電極および信号線を有する第２
の配線層とを有するトランジスタ素子を配設し、該トラ
ンジスタ素子のソース電極またはドレイン電極に接続さ
れる画素電極を配設してトランジスタ素子基板を形成
し、対向電極を有する対向基板を前記トランジスタ素子
基板に対向配置し両基板間に液晶組成物を封入挟持させ
て液晶セルを形成するアクティブマトリックス型液晶表
示素子の製造方法において、 前記絶縁性基板の主面上に、第１の配線層および第２の
配線層のうち前記絶縁性基板の主面の表面に近い方の配
線層と同層で同材料からなる静電気吸収パターンを、前
記液晶セル部分を避けて配設し、前記絶縁性基板の主面
上に帯電する静電気を前記静電気吸収パターンにより吸
収させ、 前記液晶セルを形成した後に前記パターンを含む部分の
前記絶縁性基板と前記液晶セル部分とを切り離すことを
特徴とするアクティブマトリックス型液晶表示素子の製
造方法。1. A first wiring layer having a gate electrode and a scanning line, a semiconductor active layer, a second electrode having a source electrode and a drain electrode, and a signal line on a main surface of an insulating substrate.
And a pixel element connected to the source electrode or the drain electrode of the transistor element to form a transistor element substrate, and the counter substrate having the counter electrode is the transistor element. In a method of manufacturing an active matrix type liquid crystal display element, which is arranged facing a substrate and encloses a liquid crystal composition between both substrates to form a liquid crystal cell, a first wiring layer and a first wiring layer are formed on a main surface of the insulating substrate. Of the two wiring layers, an electrostatic absorption pattern made of the same material as that of the wiring layer closer to the surface of the main surface of the insulating substrate is provided so as to avoid the liquid crystal cell portion, The liquid crystal cell is formed after the static electricity charged on the main surface is absorbed by the static electricity absorption pattern, and the insulating substrate and the liquid crystal cell portion of the portion including the pattern are formed. Method for manufacturing an active matrix type liquid crystal display element characterized by disconnecting the.
び走査線を有する第１の配線層と、半導体活性層と、ソ
ース電極およびドレイン電極および信号線を有する第２
の配線層とを配設してトランジスタ素子を形成し、該ト
ランジスタ素子のソース電極またはドレイン電極に接続
される画素電極を配設してトランジスタ素子基板を形成
し、対向電極を有する対向基板を前記トランジスタ素子
基板に対向配置し両基板間に液晶組成物を封入挟持させ
て液晶セルを形成するアクティブマトリックス型液晶表
示素子の製造方法において、 前記絶縁性基板の主面上に、前記液晶セル部分を避けて
第１の配線層と同層で同材質からなる第１のパターンお
よび第２の配線層と同層で同材質からなる第２のパター
ンおよび前記第１のパターンと前記第２のパターンとに
挟持される半導体活性層と同層で同材質からなる半導体
パターンにより形成される静電容量を配設し前記絶縁性
基板の主面上に帯電する静電気を前記静電容量によって
吸収し、 前記液晶セルを形成した後に前記静電容量を含む部分の
前記絶縁性基板と前記液晶セル部分とを切り離すことを
特徴とするアクティブマトリックス型液晶表示素子の製
造方法。2. A first wiring layer having a gate electrode and a scanning line, a semiconductor active layer, a second electrode having a source electrode and a drain electrode, and a signal line on the main surface of the insulating substrate.
A wiring layer for forming a transistor element, a pixel electrode connected to a source electrode or a drain electrode of the transistor element is formed to form a transistor element substrate, and a counter substrate having a counter electrode is formed as described above. In a method for manufacturing an active matrix liquid crystal display element, which is arranged to face a transistor element substrate and encloses a liquid crystal composition between both substrates to form a liquid crystal cell, the liquid crystal cell portion is formed on a main surface of the insulating substrate. To avoid, a first pattern made of the same material in the same layer as the first wiring layer and a second pattern made of the same material in the same layer as the second wiring layer, the first pattern and the second pattern The semiconductor active layer sandwiched between the two layers is provided with a capacitance formed of a semiconductor pattern made of the same material as the same layer, and static electricity charged on the main surface of the insulative substrate is charged by the capacitance. A method for manufacturing an active matrix type liquid crystal display device, which comprises absorbing the liquid crystal cell according to an amount to form the liquid crystal cell, and then separating the insulating substrate in a portion including the capacitance from the liquid crystal cell portion.
に前記液晶セルに接続される液晶駆動回路を形成し、該
液晶駆動回路および前記液晶セルを避けて前記静電気吸
収パターンを配設し、 前記液晶セルを形成した後に前記静電気吸収パターンを
含む部分の絶縁性基板と前記液晶セルおよび前記液晶駆
動回路の配設された部分の絶縁性基板とを切り離すこと
を特徴とする請求項１記載のアクティブマトリックス型
液晶表示素子の製造方法。3. A liquid crystal drive circuit connected to the liquid crystal cell is formed on a main surface of an insulating substrate around the liquid crystal cell, and the static electricity absorption pattern is arranged avoiding the liquid crystal drive circuit and the liquid crystal cell. Then, after forming the liquid crystal cell, the insulating substrate in a portion including the electrostatic absorption pattern and the insulating substrate in a portion in which the liquid crystal cell and the liquid crystal drive circuit are arranged are separated from each other. A method for manufacturing the active matrix type liquid crystal display element described.
に前記液晶セルに接続される液晶駆動回路を形成し、該
液晶駆動回路および前記液晶セルを避けて前記静電容量
を配設し、 前記液晶セルを形成した後に前記静電容量を含む部分の
絶縁性基板と前記液晶セルおよび前記液晶駆動回路の配
設された部分の絶縁性基板とを切り離すことを特徴とす
る請求項２記載のアクティブマトリックス型液晶表示素
子の製造方法。4. A liquid crystal drive circuit connected to the liquid crystal cell is formed on a main surface of an insulating substrate around the liquid crystal cell, and the capacitance is arranged avoiding the liquid crystal drive circuit and the liquid crystal cell. 3. After forming the liquid crystal cell, the insulating substrate in the portion including the electrostatic capacitance and the insulating substrate in the portion where the liquid crystal cell and the liquid crystal drive circuit are arranged are separated from each other. A method for manufacturing the active matrix type liquid crystal display element described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22983492A JPH0675246A (en) | 1992-08-28 | 1992-08-28 | Manufacture of active matrix type liquid crystal display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22983492A JPH0675246A (en) | 1992-08-28 | 1992-08-28 | Manufacture of active matrix type liquid crystal display element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675246A true JPH0675246A (en) | 1994-03-18 |
Family
ID=16898406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22983492A Pending JPH0675246A (en) | 1992-08-28 | 1992-08-28 | Manufacture of active matrix type liquid crystal display element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675246A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538708B2 (en) | 1998-11-17 | 2003-03-25 | Fujitsu Display Technologies Corporation | Liquid crystal display with static discharge circuit |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US7928935B2 (en) | 2006-09-13 | 2011-04-19 | Seiko Epson Corporation | Electric circuit, driving method thereof, electro-optical device, and electronic apparatus |
| CN105242472A (en) * | 2015-11-02 | 2016-01-13 | 深圳市华星光电技术有限公司 | Liquid crystal display panel and display device |
| JP2017122915A (en) * | 2008-09-12 | 2017-07-13 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1992
- 1992-08-28 JP JP22983492A patent/JPH0675246A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538708B2 (en) | 1998-11-17 | 2003-03-25 | Fujitsu Display Technologies Corporation | Liquid crystal display with static discharge circuit |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US7829894B2 (en) | 2004-03-25 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US8198635B2 (en) | 2004-03-25 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US8674369B2 (en) | 2004-03-25 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| US7928935B2 (en) | 2006-09-13 | 2011-04-19 | Seiko Epson Corporation | Electric circuit, driving method thereof, electro-optical device, and electronic apparatus |
| JP2017122915A (en) * | 2008-09-12 | 2017-07-13 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10181545B2 (en) | 2008-09-12 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11024763B2 (en) | 2008-09-12 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN105242472A (en) * | 2015-11-02 | 2016-01-13 | 深圳市华星光电技术有限公司 | Liquid crystal display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914260B2 (en) | Electro-optical device | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| KR100408793B1 (en) | Active matrix type display device | |
| JP3796070B2 (en) | Liquid crystal display | |
| KR100264391B1 (en) | Lcd device and manufacturing theoeof | |
| KR930008238B1 (en) | Thin film transistor and liquid crystal display deviced by using said transistor | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| JP2667304B2 (en) | Active matrix substrate | |
| JPH06102537A (en) | Active matrix type liquid crystal display element | |
| JPH05142570A (en) | Active matrix substrate | |
| JPH04313729A (en) | Liquid crystal display device | |
| JP2536766B2 (en) | Active matrix display device | |
| JPH1010581A (en) | Display device | |
| JPH0675246A (en) | Manufacture of active matrix type liquid crystal display element | |
| JPH08184852A (en) | Active matrix type display device | |
| JPH1010580A (en) | Display device | |
| JP2004514949A (en) | Liquid crystal display | |
| US7564511B2 (en) | Method of fabricating a circuit array substrate | |
| JPH06258668A (en) | Matrix array substrate and its production and liquid crystal display device using the same | |
| JP2639980B2 (en) | Liquid crystal display | |
| JP2711020B2 (en) | Liquid crystal display | |
| JPH0618921A (en) | Matrix type display device | |
| JPH0915623A (en) | Liquid crystal display device and its production | |
| JPH1065177A (en) | Thin-film transistor device, manufacturing method thereof, and liquid crystal display device | |
| JPS62296123A (en) | Active-matrix type liquid-crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010417 |