JPH0674990A - 配線ショート検出方法 - Google Patents
配線ショート検出方法Info
- Publication number
- JPH0674990A JPH0674990A JP4228719A JP22871992A JPH0674990A JP H0674990 A JPH0674990 A JP H0674990A JP 4228719 A JP4228719 A JP 4228719A JP 22871992 A JP22871992 A JP 22871992A JP H0674990 A JPH0674990 A JP H0674990A
- Authority
- JP
- Japan
- Prior art keywords
- short
- wiring
- net
- circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】本発明は配線ショート検出方法に関し、確実
に、しかも容易に配線ショートを検出することを目的と
する。 【構成】配線パターンの引出しパッド１の利用して基板
配線のショート試験を行う配線ショート検出方法であっ
て、前記引出しパッド１においてグランド／電源に対す
る静電容量を測定した後、該測定対象ネットの容量期待
値と比較し、配線ショートの有無を検出するように構成
する。
に、しかも容易に配線ショートを検出することを目的と
する。 【構成】配線パターンの引出しパッド１の利用して基板
配線のショート試験を行う配線ショート検出方法であっ
て、前記引出しパッド１においてグランド／電源に対す
る静電容量を測定した後、該測定対象ネットの容量期待
値と比較し、配線ショートの有無を検出するように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、配線ショート検出方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】計算機システム等に使用される配線基板
は、高密度実装に対する要求から、益々パターンが微細
化されており、従来、かかる配線基板のショート試験に
は、スプリングプローブを用いて各配線ネットの接続／
ショートを測定することが行われていた。
は、高密度実装に対する要求から、益々パターンが微細
化されており、従来、かかる配線基板のショート試験に
は、スプリングプローブを用いて各配線ネットの接続／
ショートを測定することが行われていた。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
例は、以下の欠点を有する。すなわち、上記試験に使用
するプローブは、一般的には多ピンプローブであり、全
配線基板の全体を一度に、または幾つかの部分に分割し
て１ないし数ブロックをプローブし、２プロービングポ
イント間の抵抗測定により接続／ショートをチェックす
る方法を取るが、微細パターンに対してこの手法を取る
と、配線ネットが細くなり、抵抗も大きくなるために、
ショート検出、とりわけ、抵抗性ショートとの分離が困
難な上に、配線引出しパッド１の間隔が狭いために、メ
カニカルに多ピンを同時にプローブすることが困難であ
る。
例は、以下の欠点を有する。すなわち、上記試験に使用
するプローブは、一般的には多ピンプローブであり、全
配線基板の全体を一度に、または幾つかの部分に分割し
て１ないし数ブロックをプローブし、２プロービングポ
イント間の抵抗測定により接続／ショートをチェックす
る方法を取るが、微細パターンに対してこの手法を取る
と、配線ネットが細くなり、抵抗も大きくなるために、
ショート検出、とりわけ、抵抗性ショートとの分離が困
難な上に、配線引出しパッド１の間隔が狭いために、メ
カニカルに多ピンを同時にプローブすることが困難であ
る。
【０００４】本発明は、以上の欠点を解消すべくなされ
たものであって、確実に、しかも容易に配線ショートを
検出することのできる配線ショート検出方法を提供する
ことを目的とする。
たものであって、確実に、しかも容易に配線ショートを
検出することのできる配線ショート検出方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明によれば上記目的
は、配線パターンの引出しパッド１の利用して基板配線
のショート試験を行う配線ショート検出方法であって、
前記引出しパッド１においてグランド／電源に対する静
電容量を測定した後、該測定対象ネットの容量期待値と
比較し、配線ショートの有無を検出する配線ショート検
出方法を提供することにより達成される。
は、配線パターンの引出しパッド１の利用して基板配線
のショート試験を行う配線ショート検出方法であって、
前記引出しパッド１においてグランド／電源に対する静
電容量を測定した後、該測定対象ネットの容量期待値と
比較し、配線ショートの有無を検出する配線ショート検
出方法を提供することにより達成される。
【０００６】
【作用】本発明において、配線ショートは、引出しパッ
ド１をプローブしてネットの容量を測定するだけでなさ
れ、ショートの存在により、測定容量は、期待容量（理
路値）より大きくなる。この結果、同時に多数の引出し
パッド１をプローブすることなく、ショート試験を行な
うことができ、しかも、抵抗性ショートの検出も可能と
なる。
ド１をプローブしてネットの容量を測定するだけでなさ
れ、ショートの存在により、測定容量は、期待容量（理
路値）より大きくなる。この結果、同時に多数の引出し
パッド１をプローブすることなく、ショート試験を行な
うことができ、しかも、抵抗性ショートの検出も可能と
なる。
【０００７】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図１は、配線基板上の２つの
ネットが抵抗Ｒを介してショートしている場合を示し、
図中は測定対象のネットから引き出される引出しパッド
を示す。
基づいて詳細に説明する。図１は、配線基板上の２つの
ネットが抵抗Ｒを介してショートしている場合を示し、
図中は測定対象のネットから引き出される引出しパッド
を示す。
【０００８】このネットの配線ショートを検出するため
に、先ず、引出しパッド１にＬＣＲメータ等の測定器の
プローブを接触させてネットの容量を測定する。各引出
しパッド１からのネットの容量は、予め計算により求め
られており、登録されている。ネットの容量の算出に際
しては、ヴィアホールの容量、および着目配線と交差す
る配線による容量の増加分が考慮される。
に、先ず、引出しパッド１にＬＣＲメータ等の測定器の
プローブを接触させてネットの容量を測定する。各引出
しパッド１からのネットの容量は、予め計算により求め
られており、登録されている。ネットの容量の算出に際
しては、ヴィアホールの容量、および着目配線と交差す
る配線による容量の増加分が考慮される。
【０００９】今、対象ネットの配線長が５(cm)で、単位
長当たりの容量が１．０(pF/cm)と仮定すると、ネット
は、Ｃ1＝１×５＝５(pF)の容量を有することとなる。
この配線ネットが、１０(cm)、すなわちＣ2＝１０(pF)
の容量の他の配線ネットとＲ＝１００(kΩ)の抵抗でシ
ョートしたと仮定する。
長当たりの容量が１．０(pF/cm)と仮定すると、ネット
は、Ｃ1＝１×５＝５(pF)の容量を有することとなる。
この配線ネットが、１０(cm)、すなわちＣ2＝１０(pF)
の容量の他の配線ネットとＲ＝１００(kΩ)の抵抗でシ
ョートしたと仮定する。
【００１０】このショート状態で引出しパッド１を比較
的低い周波数、例えば２００(kHz)でプローブすると、
測定対象ネットのインピーダンスＺ1は、
的低い周波数、例えば２００(kHz)でプローブすると、
測定対象ネットのインピーダンスＺ1は、
【００１１】
【数１】
【００１２】となり、ショートしているネットのインピ
ーダンスＺ2は、
ーダンスＺ2は、
【００１３】
【数２】
【００１４】となり、全体で、
【００１５】
【数３】
【００１６】のインピーダンスが発生する。すなわち、
ショートの発生により、本来、製造ばらつき０．５(p
F)、測定精度０．０２(pF)程度の誤差を見込んだとして
も、引出しパッド１の容量測定結果は、
ショートの発生により、本来、製造ばらつき０．５(p
F)、測定精度０．０２(pF)程度の誤差を見込んだとして
も、引出しパッド１の容量測定結果は、
【００１７】
【数４】
【００１８】と略２倍となるために、容易にかつ確実に
ショートの存在を確認することができる。さらに、上記
試験を１(MHz)の周波数で行った場合には、
ショートの存在を確認することができる。さらに、上記
試験を１(MHz)の周波数で行った場合には、
【００１９】
【数５】
【００２０】となり、ショートによりＣ1×３２(kΩ)／
２５(kΩ)＝１．２８Ｃ1となる。以上のように、異なっ
た種類の周波数により観測される容量は変化し、これら
の測定値から、ショート抵抗Ｒの値と、ショートしてい
るネットの容量を導きだすことができる。
２５(kΩ)＝１．２８Ｃ1となる。以上のように、異なっ
た種類の周波数により観測される容量は変化し、これら
の測定値から、ショート抵抗Ｒの値と、ショートしてい
るネットの容量を導きだすことができる。
【００２１】次に、ショート存在の確認、およびショー
トネットの特定方法の他の実施例を説明する。この実施
例において、先ず、全ての引出しパッド１において上述
した容量測定を行い、それらを記憶する。
トネットの特定方法の他の実施例を説明する。この実施
例において、先ず、全ての引出しパッド１において上述
した容量測定を行い、それらを記憶する。
【００２２】この後、各引出しパッド１における測定値
を、測定値順に並べ替え、測定値間の差を導く。引出し
パッド１が接続されるネット間にショートが発生してい
る場合には、いずれの引出しパッド１から測定しても容
量は同一値、正確には、測定誤差内に収まることから、
これらの測定値間の差が測定誤差内にある両ネットは、
ショートの可能性が高く、ショート発生可能性ネット２
として抽出して、これらネット間を２点プローバによ
り、各々確認することによりショート箇所を特定するこ
とができる。
を、測定値順に並べ替え、測定値間の差を導く。引出し
パッド１が接続されるネット間にショートが発生してい
る場合には、いずれの引出しパッド１から測定しても容
量は同一値、正確には、測定誤差内に収まることから、
これらの測定値間の差が測定誤差内にある両ネットは、
ショートの可能性が高く、ショート発生可能性ネット２
として抽出して、これらネット間を２点プローバによ
り、各々確認することによりショート箇所を特定するこ
とができる。
【００２３】図２は、上述したショート可能性ネットを
さらに絞り込む方法を示している。この実施例におい
て、各引出しパッド１に接続されるネットは、引出しパ
ッド１からどの範囲内に含まれるかが予め記憶されてい
る。上述した手順でショート可能性ネットを選定した
後、選定されたネットの引出しパッド１を中心として、
上記範囲を含む円３を描く。
さらに絞り込む方法を示している。この実施例におい
て、各引出しパッド１に接続されるネットは、引出しパ
ッド１からどの範囲内に含まれるかが予め記憶されてい
る。上述した手順でショート可能性ネットを選定した
後、選定されたネットの引出しパッド１を中心として、
上記範囲を含む円３を描く。
【００２４】次に、上記ショート可能性ネットとして選
定された一対のネットの引出しパッド１を中心とする円
３、３’同士が重合しないネットは、相互にショートの
可能性は全くないので、ショート発生可能性ネット２か
ら除外する。このようにすると、偶然に容量が近似し、
しかも、ショートする可能性のないネットを検査対象か
ら効率的に除外し、検査対象を絞り込むことができるた
めに、検査能率が向上する。
定された一対のネットの引出しパッド１を中心とする円
３、３’同士が重合しないネットは、相互にショートの
可能性は全くないので、ショート発生可能性ネット２か
ら除外する。このようにすると、偶然に容量が近似し、
しかも、ショートする可能性のないネットを検査対象か
ら効率的に除外し、検査対象を絞り込むことができるた
めに、検査能率が向上する。
【００２５】図３に本発明の他の実施例を示す。この実
施例において、各引出しパッド１に接続されるネットの
終端位置、および屈曲点の座標と、それらの図心、さら
に、図心からネット内の配線までの最長距離、および最
短距離が予め記憶されている。上述した手順でショート
可能性ネットを選定した後、選定されたネットの図心を
中心として、上記最長距離を長軸とし、最短距離を最短
距離とする楕円４を描く。
施例において、各引出しパッド１に接続されるネットの
終端位置、および屈曲点の座標と、それらの図心、さら
に、図心からネット内の配線までの最長距離、および最
短距離が予め記憶されている。上述した手順でショート
可能性ネットを選定した後、選定されたネットの図心を
中心として、上記最長距離を長軸とし、最短距離を最短
距離とする楕円４を描く。
【００２６】次に、上記ショート可能性ネットとして選
定された一対のネットに対応する楕円４、４同士が重合
しないネットは、相互にショートの可能性は全くないの
で、ショート可能性ネットから除外する。このようにす
ると、偶然に容量が近似し、しかも、ショートする可能
性のないネットを検査対象から効率的に除外し、検査対
象を絞り込むことができるために、検査能率が向上す
る。
定された一対のネットに対応する楕円４、４同士が重合
しないネットは、相互にショートの可能性は全くないの
で、ショート可能性ネットから除外する。このようにす
ると、偶然に容量が近似し、しかも、ショートする可能
性のないネットを検査対象から効率的に除外し、検査対
象を絞り込むことができるために、検査能率が向上す
る。
【００２７】なお、上述した楕円の描画時には、長軸と
短軸を測定誤差を考慮に入れてやや長くしておくことが
望ましい（マージンを含ませて描画された楕円は、図３
において４’、４”の符号を付して示されている。）。
短軸を測定誤差を考慮に入れてやや長くしておくことが
望ましい（マージンを含ませて描画された楕円は、図３
において４’、４”の符号を付して示されている。）。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、全ての引出しパッド間を２点プローブする必
要がないために、検査能率を向上させることができる上
に、抵抗性ショートをも確実に検出することができる。
によれば、全ての引出しパッド間を２点プローブする必
要がないために、検査能率を向上させることができる上
に、抵抗性ショートをも確実に検出することができる。
【図１】本発明の実施例を示す図である。
【図２】本発明の他の実施例を示す図である。
【図３】本発明のさらに他の実施例を示す図である。
１ 引出しパッド ２ ショート発生可能性ネット Ｒ ショート抵抗
Claims (5)
- 【請求項１】配線パターンの引出しパッド(１)の利用し
て基板配線のショート試験を行う配線ショート検出方法
であって、 前記引出しパッド(１)においてグランド／電源に対する
静電容量を測定した後、該測定対象ネットの容量期待値
と比較し、配線ショートの有無を検出する配線ショート
検出方法。 - 【請求項２】前記容量の測定を異なった２種類の周波数
で行い、各周波数に対する測定容量の変化からショート
抵抗(Ｒ)を算出する請求項１記載の配線ショートの検出
方法。 - 【請求項３】前記容量測定を、配線ショート可能性のあ
るネットから引き出される全ての引出しパッド(１)にお
いて行ない、 引出しパッド(１)間における測定値の差が測定誤差内に
含まれる一対の引出しパッド(１、１)が接続されるネッ
ト同士をショート発生可能性ネット(２)として選定し、 該ショート発生可能性ネット(２)間を２点プローブして
ショートを検出する配線ショート検出方法。 - 【請求項４】請求項３により選定されたショート発生可
能性ネット(２)が含まれる円を該ネットが引き出される
各引出しパッド(１)を中心として描き、円が重合しない
ネットをショート発生可能性ネット(２)から除外する請
求項３記載の配線ショート検出方法。 - 【請求項５】請求項３により選定されたショート発生可
能性ネット(２)の終端、および屈曲点の図心と、該図心
からの最短距離、および最長距離を算出し、 前記図心を中心として前記最短距離を短軸とし、かつ、
最長距離を長軸とする楕円を描き、 前記楕円が重合しないネットをショート発生可能性ネッ
ト(２)から除外する請求項３記載の配線ショート検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228719A JPH0674990A (ja) | 1992-08-27 | 1992-08-27 | 配線ショート検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228719A JPH0674990A (ja) | 1992-08-27 | 1992-08-27 | 配線ショート検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0674990A true JPH0674990A (ja) | 1994-03-18 |
Family
ID=16880746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228719A Withdrawn JPH0674990A (ja) | 1992-08-27 | 1992-08-27 | 配線ショート検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0674990A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006200973A (ja) * | 2005-01-19 | 2006-08-03 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
| JP2006200946A (ja) * | 2005-01-18 | 2006-08-03 | Nidec-Read Corp | 基板検査装置、基板検査プログラム及び基板検査方法 |
| JP2010185697A (ja) * | 2009-02-10 | 2010-08-26 | Micro Craft Kk | プリント配線板の検査装置及び検査方法 |
-
1992
- 1992-08-27 JP JP4228719A patent/JPH0674990A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006200946A (ja) * | 2005-01-18 | 2006-08-03 | Nidec-Read Corp | 基板検査装置、基板検査プログラム及び基板検査方法 |
| JP2006200973A (ja) * | 2005-01-19 | 2006-08-03 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
| JP2010185697A (ja) * | 2009-02-10 | 2010-08-26 | Micro Craft Kk | プリント配線板の検査装置及び検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228982B2 (ja) | インサーキット試験装置 | |
| JP3363951B2 (ja) | インサーキット・テスト装置システム | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5696451A (en) | Identification of pin-open faults by capacitive coupling | |
| US5420500A (en) | Pacitive electrode system for detecting open solder joints in printed circuit assemblies | |
| US5402072A (en) | System and method for testing and fault isolation of high density passive boards and substrates | |
| JPH11502309A (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
| US5256975A (en) | Manually-operated continuity/shorts test probe for bare interconnection packages | |
| JP6255439B2 (ja) | プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム | |
| WO1999064879A1 (en) | A method and apparatus for finding and locating manufacturing defects on a printed circuit board | |
| US8269505B2 (en) | Locating short circuits in printed circuit boards | |
| CN110764017A (zh) | 一种快速确定并联电路电子器件短路的检测方法 | |
| US6529019B1 (en) | Multiple axis magnetic test for open integrated circuit pins | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| US20040130334A1 (en) | Timing markers used in the measurement and testing of a printed circuit board's controlled impedance | |
| JPH0674990A (ja) | 配線ショート検出方法 | |
| US12007423B2 (en) | Portable nodal impedance analyser | |
| US6255827B1 (en) | Search routine for 2-point electrical tester | |
| JPH08327708A (ja) | 被試験基板における電子回路動作試験方法及びその装置 | |
| EP3037828A1 (en) | Fault detection for a flexible probe tip | |
| JP5959204B2 (ja) | 実装状態判別装置および実装状態判別方法 | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JP6091141B2 (ja) | 検査装置および検査方法 | |
| US20020105348A1 (en) | Electronically measuring pin-to-pad alignment using resistive pads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |