JPH0673926U - 光静電誘導サイリスタの光駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 ステムと発光素子用の端子の間の絶縁耐圧を
上げることができ、しかも正電源のみで動作できる光Ｓ
Ｉサイリスタの光駆動回路を提供する。 【構成】 直流電源＋Ｖとアースの間にそれぞれ直列に
接続された第１及び第２のスイッチング素子１４，１６
と第３及び第４のスイッチング素子１７，１５とを備え
る。第１及び第２の素子１４，１６の相互接続点と第３
及び第４の素子１７，１５の相互接続点との間に第１及
び第２の発光素子Ｄ₁ ，Ｄ₂ を接続する。第１の駆動信
号発生手段１２による第１及び第４の素子のオン駆動に
よって第１の発光素子が光静電誘導サイリスタをターン
・オンさせるトリガ光を発する。第２の駆動信号発生手
段１３による第２及び第３の素子のオン駆動によって第
２の発光素子が光静電誘導サイリスタをターン・オフさ
せるクエンチ光を発する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は光静電誘導サイリスタの光駆動回路に係り、特に、光静電誘導サイリ スタを発光ダイオードのような発光素子が発するトリガ光及びクエンチ光により 光駆動する光駆動回路に関するものである。

【０００２】

【従来の技術】

従来、この種の光静電誘導サイリスタ（以下、光ＳＩサイリスタと略記する） の光駆動回路として、図４に示すようなものが提案されている。図示回路は、図 示しないＳＩサイリスタ素子と共にキャップ内に収容された光トリガ用と光クエ ンチ用の２つの発光ダイオードＤ₁ 及びＤ₂ を駆動するためのもので、ステム底 部Ｓに設けられ光駆動回路の出力とアースにそれぞれ接続される２本の端子ａ及 びｂには、発光ダイオードＤ₁ のアノード及びカソードと発光ダイオードＤ₂ の カソード及びアノードがそれぞれ接続されて互いに逆方向に並列接続されている 。

【０００３】 光駆動回路は、フォトカプラ１の入力に図５（ａ）に示すような駆動信号が入 力されると、この駆動信号に応じた信号が単安定マルチバイブレータ（以下、ワ ンショットと略記する）２及び３のＡ入力及びＢ入力にそれぞれ印加される。ワ ンショット２は入力信号の立ち上がりに応じてトリガされ、そのＱ出力に抵抗Ｒ ₁ 及びコンデンサＣ₁ の時定数に応じた幅の（ｂ）に示すような立ち上がりパル スを発生し、これをコンデンサＣ₃ を介してｐｃｈ−ＦＥＴ４のゲートに印加す る。また、ワンショット３は入力信号の立ち下がりに応じてトリガされ、その反 転Ｑ出力に抵抗Ｒ₂ 及びコンデンサＣ₂ の時定数に応じた幅の（ｃ）に示すよう な立ち下がりパルスを発生し、これをコンデンサＣ₄ を介してｎｃｈ−ＦＥＴ５ のゲートに印加する。

【０００４】 ＦＥＴ４及び５は正電源＋Ｖと負電源−Ｖとの間に抵抗Ｒ₃ 及びＲ₄ を介して 直列に接続され、抵抗Ｒ₃ 及びＲ₄ の相互接続点が出力として上記端子ａに接続 されている。ＦＥＴ４は、そのゲートに立ち上がりパルスが入力されるとオンし て、正電源＋ＶからＦＥＴ４、抵抗Ｒ₃ 、端子ａ、光トリガ用発光ダイオードＤ ₁ 、端子ｂを通じてアースに電流ｉ₁ を流して発光ダイオードＤ₁ にトリガ光を 発生させる。一方、ＦＥＴ５は、そのゲートに立ち下がりパルスが入力されると オンして、アースから端子ｂ、光クエンチ用発光ダイオードＤ₂ 、端子ａ、抵抗 Ｒ₄ 、ＦＥＴ５を通じて負電源−Ｖに電流ｉ₂ を流して発光ダイオードＤ₂ にク エンチ光を発生させる。

【０００５】

【考案が解決しようとする課題】

上述した従来の光駆動回路は、ステム底部Ｓに設けた発光ダイオード用の端子 の一方ｂをアースに接続させて使用する構成となっている。このため、端子数の 削減のために同じステム底部Ｓを光ＳＩサイリスタ素子のアノード端子として使 用するようにした場合、ステム及び端子ｂ間に例えば１０００Ｖ以上の高電圧が かかり、このような場合には発光ダイオード用の端子のアース側ｂにリーク電流 が発生して絶縁破壊を生じるおそれがある。この他、この従来の回路では正負２ 電源を必要とするという問題もあった。

【０００６】 よって本考案は、上述した従来の問題に鑑み、ステムと発光素子用の端子の間 の絶縁耐圧を上げることができ、しかも正電源のみで動作できる光ＳＩサイリス タの光駆動回路を提供することを目的としている。

【０００７】

【課題を解決するための手段】

上記目的を達成するため本考案により成された光ＳＩサイリスタの光駆動回路 は、直流電源とアースの間に直列に接続された第１及び第２のスイッチング素子 と、直流電源とアースの間に直列に接続された第３及び第４のスイッチング素子 と、前記第１及び第４のスイッチング素子をオン駆動する第１の駆動信号を発生 する第１の駆動信号発生手段と、前記第２及び第３のスイッチング素子をオン駆 動する第２の駆動信号を発生する第２の駆動信号発生手段と、前記第１及び第２ のスイッチング素子の相互接続点と前記第３及び第４のスイッチング素子の相互 接続点との間に接続された第１及び第２の発光素子と、前記第１の駆動信号発生 手段による前記第１及び第４のスイッチング素子のオン駆動によって前記第１の 発光素子が光静電誘導サイリスタをターン・オンさせるトリガ光を発し、前記第 ２の駆動信号発生手段による前記第２及び第３のスイッチング素子のオン駆動に よって前記第２の発光素子が光静電誘導サイリスタをターン・オフさせるクエン チ光を発するようにしたことを特徴としている。

【０００８】

【作用】

上記構成により、第１及び第２の駆動信号発生手段から光静電誘導サイリスタ をそれぞれターン・オン及びターン・オフするための駆動信号が第１及び第４の スイッチング素子と第２及び第３のスイッチング素子に印加され、第１及び第２ のスイッチング素子の相互接続点と第３及び第４のスイッチング素子の相互接続 点との間に接続された第１の発光素子及び第２の発光素子をそれぞれオン駆動し 、トリガ光及びクエンチ光をそれぞれ発するようにしている。

【０００９】 従って、光ＳＩサイリスタ素子がオフしてステムに高電圧が加わっているとき には、第１〜第４のスイッチング素子がオフしていて第１及び第２の発光素子が 接続されるステム上の端子には、オフとなった第１〜第４のスイッチング素子に よってフローティングされた状態になるので、ステムと発光素子用の端子の間の 絶縁耐圧を上げることができる。しかも正電源のみで動作できる。

【００１０】

【実施例】

以下、本考案の実施例を図面に基づいて説明する。図１は本考案による光駆動 回路の一実施例を示し、同図において、図４について上述したものと同一のもの には同一の符号を付してその詳細な説明を省略する。１２及び１３はフォトカプ ラ１の出力信号がＡ及びＢ入力にそれぞれ印加されるワンショットであり、ワン ショット１２はＡ入力の立ち上がりに応じてそのＱ出力に抵抗Ｒ₁₁及びＣ₁₁の時 定数に応じた幅の立ち上がりパルスを出力し、これをコンデンサＣ₃ 及びＣ₄ を それぞれ介してｎｃｈ−ＦＥＴ１４及び１５のゲートに印加する。ワンショット １３はＢ入力の立ち下がりに応じてそのＱ出力に抵抗Ｒ₁₂及びＣ₁₂の時定数に応 じた幅の立ち上がりパルスを出力し、これをコンデンサＣ₅ 及びＣ₆ をそれぞれ 介してＦＥＴ１６及び１７のゲートに印加する。

【００１１】 ＦＥＴ１４及び１６とＦＥＴ１７及び１５は、正電源＋Ｖとアースの間にそれ ぞれ直列に接続され、ＦＥＴ１４及び１６の相互接続点とＦＥＴ１７及び１５の 相互接続点は、ステム底部の端子ａ及びｂにそれぞれ接続される。なお、ＺＤ₁ 及びＺＤ₂ はＦＥＴ１５及び１６のゲートとアースの間にそれぞれ接続された定 電圧素子として働くツエナーダイオードである。

【００１２】 以上の構成により、フォトカプラ１の入力に図２（ａ）に示すような駆動信号 が入力されると、この駆動信号に応じた信号がワンショット１２及び１３にそれ ぞれ印加され、ワンショット１２は入力信号の立ち上がりに応じてトリガされ、 そのＱ出力に抵抗Ｒ₁₁及びコンデンサＣ₁₁の時定数に応じた幅の（ｂ）に示すよ うな立ち上がりパルスを発生し、これをコンデンサＣ₁₃及びＣ₁₄を介してｎｃｈ −ＦＥＴ１４及び１５のゲートに印加し、これによってＦＥＴ１４及び１５がオ ンし、正電源＋ＶからＦＥＴ１４、端子ａ、トリガ用発光ダイオードＤ₁ 、端子 ｂ、ＦＥＴ１５を通ってアースに電流ｉ₁ を流して発光ダイオードＤ₁ にクエン チ光を発生させる。

【００１３】 また、ワンショット１３は入力信号の立ち下がりに応じてトリガされ、そのＱ 出力に抵抗Ｒ₁₂及びコンデンサＣ₁₂の時定数に応じた幅の（ｃ）に示すような立 ち上がりパルスを発生し、これをコンデンサＣ₁₅及びＣ₁₆を介してｎｃｈ−ＦＥ Ｔ１６及び１７のゲートに印加し、これによってＦＥＴ１６及び１７がオンし、 正電源＋ＶからＦＥＴ１７、端子ｂ、クエンチ用発光ダイオードＤ₂ 、端子ｂ、 ＦＥＴ１５を通ってアースに電流ｉ₁ を流して発光ダイオードＤ₂ にクエンチ光 を発生させる。

【００１４】 ところで、光ＳＩサイリスタ素子のアノード電圧と発光ダイオードＤ₁ 及びＤ ₂ のオン、オフの関係を示すと、図３のように、光ＳＩサイリスタがオフしてい るときには、アノードとして働くステムには高電圧がかかる。しかし、そのとき ＦＥＴ１４〜１７はオフ状態にあり、これらのＦＥＴ１４〜１７の阻止電圧が高 ければ、発光ダイオードＤ₁ 及びＤ₂ が接続される端子ａ及びｂはフローティン グ状態になって、ステムとこれに絶縁材を介して設けられた端子ａ及びｂの間の 絶縁耐圧を上げることができる。

【００１５】 例えば単体で６００Ｖの光ＳＩサイリスタを２個直列接続し、１２００Ｖで使 用した場合には、高圧側のステムとそのステムの端子のアース間にはこの電圧が かかる。この場合、端子とステムの絶縁耐圧１０００ＶとＦＥＴ１４〜１７に阻 止電圧２００Ｖ以上のパワーＭＯＳ（バイポーラトランジスタでもよい）を用い ることによって、絶縁破壊を防ぐことができる。また、正の直流電源のみでよく 、負電源を必要としないので、回路の簡素化、低価格化が実現できる。

【００１６】

【考案の効果】

以上説明したように本考案によれば、駆動信号を第１及び第４のスイッチング 素子と第２及び第３のスイッチング素子に印加し、第１及び第２のスイッチング 素子の相互接続点と第３及び第４のスイッチング素子の相互接続点との間に接続 された第１及び第２の発光素子をそれぞれオン駆動し、トリガ光及びクエンチ光 をそれぞれ発するようにしているので、光ＳＩサイリスタ素子がオフしてステム に高電圧が加わっているときには、第１〜第４のスイッチング素子がオフしてい て第１及び第２の発光素子が接続されるステム上の端子には、オフとなった第１ 〜第４のスイッチング素子によってフローティングされた状態になるので、ステ ムと発光素子用の端子の間の絶縁耐圧を上げることができる。しかも、正電源の みで動作できるので、負電源を必要としないので、回路の簡素化、低価格化が実 現できる。

【図面の簡単な説明】

【図１】本考案による光駆動回路の一実施例を示す回路
図である。

【図２】図１中の各部の波形を示すタイミングチャート
である。

【図３】光ＳＩサイリスタのアノード電圧と発光ダイオ
ードのオン期間の関係を示すタイミングチャートであ
る。

【図４】従来の回路例を示す回路図である。

【図５】図４中の各部の波形を示すタイミングチャート
である。

【符号の説明】

１２ ワンショット（第１の駆動信号発生手段） １３ ワンショット（第２の駆動信号発生手段） １４〜１７ ＦＥＴ（第１〜第４のスイッチング素子） ＋Ｖ 正電源（直流電源） Ｄ₁ 発光ダイオード（第１の発光素子） Ｄ₂ 発光ダイオード（第２の発光素子）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 直流電源とアースの間に直列に接続され
   た第１及び第２のスイッチング素子と、 直流電源とアースの間に直列に接続された第３及び第４
   のスイッチング素子と、 前記第１及び第４のスイッチング素子をオン駆動する第
   １の駆動信号を発生する第１の駆動信号発生手段と、 前記第２及び第３のスイッチング素子をオン駆動する第
   ２の駆動信号を発生する第２の駆動信号発生手段と、 前記第１及び第２のスイッチング素子の相互接続点と前
   記第３及び第４のスイッチング素子の相互接続点との間
   に接続された第１及び第２の発光素子と、 前記第１の駆動信号発生手段による前記第１及び第４の
   スイッチング素子のオン駆動によって前記第１の発光素
   子が光静電誘導サイリスタをターン・オンさせるトリガ
   光を発し、 前記第２の駆動信号発生手段による前記第２及び第３の
   スイッチング素子のオン駆動によって前記第２の発光素
   子が光静電誘導サイリスタをターン・オフさせるクエン
   チ光を発するようにしたことを特徴とする光静電誘導サ
   イリスタの光駆動回路。