JPH0673225B2 - デイジタル情報再生装置における時間軸補正装置 - Google Patents
デイジタル情報再生装置における時間軸補正装置Info
- Publication number
- JPH0673225B2 JPH0673225B2 JP59232503A JP23250384A JPH0673225B2 JP H0673225 B2 JPH0673225 B2 JP H0673225B2 JP 59232503 A JP59232503 A JP 59232503A JP 23250384 A JP23250384 A JP 23250384A JP H0673225 B2 JPH0673225 B2 JP H0673225B2
- Authority
- JP
- Japan
- Prior art keywords
- number information
- information
- address
- input
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気テープなどの記録媒体に記録されたデイ
ジタル情報を再生する装置に関し、特に、再生信号にお
けるタイミングの狂いを修正するための時間軸補正装置
に関する。
ジタル情報を再生する装置に関し、特に、再生信号にお
けるタイミングの狂いを修正するための時間軸補正装置
に関する。
一般に、情報を記録媒体に記録し、そして再生する過程
において、媒体の伸縮や速度変動などが原因となつて、
再生信号の時間軸が変動する。そのため、信号の時間的
配列を厳しく規制する必要がある用途に対しては、再生
信号の時間軸変動を補正する手段が必要となる。例え
ば、デイジタル録画再生装置では、記録に際して、一定
長のデイジタル画像情報（ここではサブブロツクで代表
する）を単位として記録するとともに、各サブブロツク
の先頭にサブブロツク番号などの番号情報を挿入してお
き、再生時に、各サブブロツクの画像情報をそれに付さ
れた番号情報に対応するアドレスにおいてメモリに一旦
書込み、そこから安定したシステムクロツクに同期して
一定順序で読出すことによつて、時間軸の補正が行なわ
れている。
において、媒体の伸縮や速度変動などが原因となつて、
再生信号の時間軸が変動する。そのため、信号の時間的
配列を厳しく規制する必要がある用途に対しては、再生
信号の時間軸変動を補正する手段が必要となる。例え
ば、デイジタル録画再生装置では、記録に際して、一定
長のデイジタル画像情報（ここではサブブロツクで代表
する）を単位として記録するとともに、各サブブロツク
の先頭にサブブロツク番号などの番号情報を挿入してお
き、再生時に、各サブブロツクの画像情報をそれに付さ
れた番号情報に対応するアドレスにおいてメモリに一旦
書込み、そこから安定したシステムクロツクに同期して
一定順序で読出すことによつて、時間軸の補正が行なわ
れている。
ところが、テープの傷やごみの付着などのために信号の
劣化やドロツプアウトなどが生じると、それはデイジタ
ル情報において符号の誤りとなつて現われる。この符号
誤りが番号情報において発生すると、前記の時間軸補正
機構において、誤つたメモリ位置への書込みが行なわ
れ、その結果、読出される順序が狂つてきて、再生画面
に重大な欠陥が生じる。
劣化やドロツプアウトなどが生じると、それはデイジタ
ル情報において符号の誤りとなつて現われる。この符号
誤りが番号情報において発生すると、前記の時間軸補正
機構において、誤つたメモリ位置への書込みが行なわ
れ、その結果、読出される順序が狂つてきて、再生画面
に重大な欠陥が生じる。
前記の問題の解決策の一つとしては、特開昭55−80868
号公報に記載された技術は、サブブロツク番号のような
アドレス対応情報を用いる代りに、一定の識別情報を用
い、これの検出に応動するカウンタの計数値に基づいて
メモリへの書込位置を指定するものである。しかし、こ
の技術においても、ドロツプアウト等のために識別情報
の検出に誤りが生じると、それ以降は、カウンタの計数
値が正しい書込位置を示さないから、再生画面に乱れが
現われるのを防ぐことはできない。
号公報に記載された技術は、サブブロツク番号のような
アドレス対応情報を用いる代りに、一定の識別情報を用
い、これの検出に応動するカウンタの計数値に基づいて
メモリへの書込位置を指定するものである。しかし、こ
の技術においても、ドロツプアウト等のために識別情報
の検出に誤りが生じると、それ以降は、カウンタの計数
値が正しい書込位置を示さないから、再生画面に乱れが
現われるのを防ぐことはできない。
また、別の対策として、特開昭55−99080号公報に記載
されたものは、挿入される番号情報に誤り検出・訂正符
号を付して記録するとともに、再生時に、書込位置の指
定に用いられた番号情報から次の番号情報を予測すると
ともに、誤りが検出されないか又は訂正可能ならば読取
られた番号情報を使用し、訂正不可能な誤りがあれば予
測された番号情報を用いるものである。しかし、誤り検
出・訂正符号は余分なビツトを必要とし、しかも、その
誤り検出・訂正能力には限りがあつて、誤りが見逃され
るおそれがある。そして、誤り検出率を高めようとすれ
ば、付加すべきビツト数が急激に増大する。特に、ドロ
ツプアウトなどに起因するバースト性の誤りの場合、冗
長ビツトによる誤りの検出に多くを期待することはでき
ない。
されたものは、挿入される番号情報に誤り検出・訂正符
号を付して記録するとともに、再生時に、書込位置の指
定に用いられた番号情報から次の番号情報を予測すると
ともに、誤りが検出されないか又は訂正可能ならば読取
られた番号情報を使用し、訂正不可能な誤りがあれば予
測された番号情報を用いるものである。しかし、誤り検
出・訂正符号は余分なビツトを必要とし、しかも、その
誤り検出・訂正能力には限りがあつて、誤りが見逃され
るおそれがある。そして、誤り検出率を高めようとすれ
ば、付加すべきビツト数が急激に増大する。特に、ドロ
ツプアウトなどに起因するバースト性の誤りの場合、冗
長ビツトによる誤りの検出に多くを期待することはでき
ない。
本発明の目的は、媒体から読取つたデイジタル情報を一
旦メモリに書込んでから正しいクロツクの下に読出す型
の時間軸補正装置において、ドロツプアウトを含む種々
の原因による符号誤りがもたらす誤動作を防止して、信
頼性を高めることにある。
旦メモリに書込んでから正しいクロツクの下に読出す型
の時間軸補正装置において、ドロツプアウトを含む種々
の原因による符号誤りがもたらす誤動作を防止して、信
頼性を高めることにある。
本発明は、前記の型の時間軸補正装置において、記録媒
体から読取られた番号情報（又はそれに対応するアドレ
ス情報）と、前回正しいとされた番号情報（又はそれに
対応するアドレス情報）から予測された番号情報（又は
それに対応するアドレス情報）とを、常時比較する。散
発的な不一致がある場合は、読取られた番号情報に偶発
的な符号誤りがあるにすぎないと考えられるから、予測
された番号情報に対応するアドレスが採用される。
体から読取られた番号情報（又はそれに対応するアドレ
ス情報）と、前回正しいとされた番号情報（又はそれに
対応するアドレス情報）から予測された番号情報（又は
それに対応するアドレス情報）とを、常時比較する。散
発的な不一致がある場合は、読取られた番号情報に偶発
的な符号誤りがあるにすぎないと考えられるから、予測
された番号情報に対応するアドレスが採用される。
両情報の不一致が連続してある回数以上生じた場合、予
測された番号情報の方が誤つている可能性がある。しか
し、この場合でも、読取られた番号情報が正しいとは限
らない。そこで、読取られた番号情報が予め定められた
範囲のものか否かがチエツクされる。この番号情報は、
一定の規則に従つて与えられるものであるから、当然、
一定の限界を持つものである。そして、それが予め定め
られた範囲のものであれば、読取られた番号情報に対応
するアドレスが採用されるが、その範囲のものでなけれ
ば、引続いて、予測された番号情報に対応するアドレス
が採用される。
測された番号情報の方が誤つている可能性がある。しか
し、この場合でも、読取られた番号情報が正しいとは限
らない。そこで、読取られた番号情報が予め定められた
範囲のものか否かがチエツクされる。この番号情報は、
一定の規則に従つて与えられるものであるから、当然、
一定の限界を持つものである。そして、それが予め定め
られた範囲のものであれば、読取られた番号情報に対応
するアドレスが採用されるが、その範囲のものでなけれ
ば、引続いて、予測された番号情報に対応するアドレス
が採用される。
この場合に、確実性を一層高めるためには、前記の予測
とは別に、読取られた番号情報（又はそれに対応するア
ドレス情報）からも番号情報（又はそれに対応するアド
レス情報）を予測して、両情報がある回数以上連続して
一致しているという条件を追加し、この条件と前記の条
件とがすべて満たされたときに、読取られた番号情報が
正しいものとして、予測された番号情報に代つて採用さ
れるようにすることができる。
とは別に、読取られた番号情報（又はそれに対応するア
ドレス情報）からも番号情報（又はそれに対応するアド
レス情報）を予測して、両情報がある回数以上連続して
一致しているという条件を追加し、この条件と前記の条
件とがすべて満たされたときに、読取られた番号情報が
正しいものとして、予測された番号情報に代つて採用さ
れるようにすることができる。
第２図は、後述する本発明の実施例が前提とするデータ
フオーマツトを示す。１画面分のデイジタル画像データ
は複数のブロツクに区分され、各ブロツクは更に複数の
サブブロツクに区分されて、サブブロツク単位で直列に
記録される。第２図において、Ｂはブロツク番号であ
り、SBはサブブロツク番号である。例えば、ブロツク番
号は１から59まで順次増加し、サブブロツク番号に１か
ら20までの値を繰返す。各サブブロツクは更に複数のワ
ードからなり、各サブブロツクの先頭に置かれた同期パ
ターンＳがワード同期の基準となる。
フオーマツトを示す。１画面分のデイジタル画像データ
は複数のブロツクに区分され、各ブロツクは更に複数の
サブブロツクに区分されて、サブブロツク単位で直列に
記録される。第２図において、Ｂはブロツク番号であ
り、SBはサブブロツク番号である。例えば、ブロツク番
号は１から59まで順次増加し、サブブロツク番号に１か
ら20までの値を繰返す。各サブブロツクは更に複数のワ
ードからなり、各サブブロツクの先頭に置かれた同期パ
ターンＳがワード同期の基準となる。
第３図は、本発明が適用される再生装置の一例の全体を
示し、この構成自体は普通のものである。ヘツド１で読
取られた信号は再生アンプ２で増幅・整形され、その出
力からビツトクロツクがクロツク抽出回路３により抽出
される。同期パターン検出回路４は、再生アンプ２の出
力信号中の同期パターンＳを検出し、それを基準にワー
ドクロツクその他のクロツクを発生する。このワードク
ロツクに基づいて、ワード同期回路５は、再生アンプ２
の出力をワード単位に区分して、ブロツク番号Ｂとサブ
ブロツク番号SB（各１ワード）は書込アドレス発生回路
６に転送し、画像データはメモリ７に転送する。書込ア
ドレス発生回路６は、本発明が直接関連するものであ
り、後で詳述するが、簡単にいえば、ブロツク番号Ｂと
サブブロツク番号SBを用いて、画像データを書込むべき
メモリ７のアドレスを生成する。所定量（例えば１画面
分）のデータが格納されると、読出アドレス発生回路８
は、予め定められた順序で読出アドレスを生成し、それ
に従つてメモリ７の内容が、順次、安定したシステムク
ロツクに同期して読出されて、再生画像信号として出力
される。なお、通常、メモリ７は複数個設けられ、ある
ものから読出している間に他のものに書込むように、動
作が切替えられる。
示し、この構成自体は普通のものである。ヘツド１で読
取られた信号は再生アンプ２で増幅・整形され、その出
力からビツトクロツクがクロツク抽出回路３により抽出
される。同期パターン検出回路４は、再生アンプ２の出
力信号中の同期パターンＳを検出し、それを基準にワー
ドクロツクその他のクロツクを発生する。このワードク
ロツクに基づいて、ワード同期回路５は、再生アンプ２
の出力をワード単位に区分して、ブロツク番号Ｂとサブ
ブロツク番号SB（各１ワード）は書込アドレス発生回路
６に転送し、画像データはメモリ７に転送する。書込ア
ドレス発生回路６は、本発明が直接関連するものであ
り、後で詳述するが、簡単にいえば、ブロツク番号Ｂと
サブブロツク番号SBを用いて、画像データを書込むべき
メモリ７のアドレスを生成する。所定量（例えば１画面
分）のデータが格納されると、読出アドレス発生回路８
は、予め定められた順序で読出アドレスを生成し、それ
に従つてメモリ７の内容が、順次、安定したシステムク
ロツクに同期して読出されて、再生画像信号として出力
される。なお、通常、メモリ７は複数個設けられ、ある
ものから読出している間に他のものに書込むように、動
作が切替えられる。
第１図は、本発明による時間軸補正装置の番号情報処理
部の一実施例で、第３図における書込アドレス発生回路
６に相当する部分である。図中の（Ａ）〜（Ｄ）は、各
サブブロツク期間の冒頭で発生されるサブブロツク周期
のクロツクで、アルハベツト順にワードクロツク周期に
相当する遅れを以つて発生される（第７図参照）。ラツ
チ回路601はクロツク（Ａ）においてブロツク番号Ｂを
ラツチし、ラツチ回路602はクロツク（Ｂ）においてサ
ブブロツク番号SBをラツチする。このブロツク番号とサ
ブブロツク番号を受けたアドレス生成ROM603は、そのブ
ロツク番号とサブブロツク番号の組合せに対応するアド
レスを出力する。第４図はアドレス生成ROM603の入力
（IN）と出力（OUT）の関係を模式的に示す。すなわ
ち、予定された範囲のブロツク番号Bn（この例では１〜
59）とサブブロツク番号SBｍ（この例では１〜20）に対
しては、各組合せに一対一に対応するアドレスAkが出力
されるが、少なくとも一方がこの範囲にない場合（例え
ば、ブロツク番号に７ビツトを割当てるとすれば、それ
が０及び60〜127の場合）には、すべて、特定のビツト
パターンC1が出力される。
部の一実施例で、第３図における書込アドレス発生回路
６に相当する部分である。図中の（Ａ）〜（Ｄ）は、各
サブブロツク期間の冒頭で発生されるサブブロツク周期
のクロツクで、アルハベツト順にワードクロツク周期に
相当する遅れを以つて発生される（第７図参照）。ラツ
チ回路601はクロツク（Ａ）においてブロツク番号Ｂを
ラツチし、ラツチ回路602はクロツク（Ｂ）においてサ
ブブロツク番号SBをラツチする。このブロツク番号とサ
ブブロツク番号を受けたアドレス生成ROM603は、そのブ
ロツク番号とサブブロツク番号の組合せに対応するアド
レスを出力する。第４図はアドレス生成ROM603の入力
（IN）と出力（OUT）の関係を模式的に示す。すなわ
ち、予定された範囲のブロツク番号Bn（この例では１〜
59）とサブブロツク番号SBｍ（この例では１〜20）に対
しては、各組合せに一対一に対応するアドレスAkが出力
されるが、少なくとも一方がこの範囲にない場合（例え
ば、ブロツク番号に７ビツトを割当てるとすれば、それ
が０及び60〜127の場合）には、すべて、特定のビツト
パターンC1が出力される。
一方、予測アドレス生成ROM604は、各回の書込みに採用
されたメモリアドレスを入力として、次の書込アドレス
として予想されるアドレスを出力する。第５図は予測ア
ドレス生成ROM604の入力（IN）と出力（OUT）の関係を
模式的に示す。すなわち、あるサイクルにおいてメモリ
への書込みに使われたアドレスAkを入力として、次のア
ドレスAk+1を出力する。ただし、例外として、入力が前
記特定パターンC1のときは、別に特定パターンC2を出力
する。予測アドレス生成ROM604の出力（すなわち予測さ
れる次のアドレス）は、クロツク（Ｄ）においてラツチ
回路605にラツチされる。
されたメモリアドレスを入力として、次の書込アドレス
として予想されるアドレスを出力する。第５図は予測ア
ドレス生成ROM604の入力（IN）と出力（OUT）の関係を
模式的に示す。すなわち、あるサイクルにおいてメモリ
への書込みに使われたアドレスAkを入力として、次のア
ドレスAk+1を出力する。ただし、例外として、入力が前
記特定パターンC1のときは、別に特定パターンC2を出力
する。予測アドレス生成ROM604の出力（すなわち予測さ
れる次のアドレス）は、クロツク（Ｄ）においてラツチ
回路605にラツチされる。
ラツチ回路605からの予測アドレスと、アドレス生成ROM
603からの出力である読取られたブロツク番号とサブブ
ロツク番号が示すアドレスとは、一致回路606で比較さ
れ、両アドレスの一致を示すその高レベル出力は、クロ
ツク（Ｃ）でトリガーされる２段のフリツプフロツプ60
7,608からなるシフト回路に通される。この回路の意義
は後述する。また、C1検出回路609は、アドレス生成ROM
603の出力がC1であることを検出すると、高レベル出力
を発生する。Ｃ検出回路609の出力（Ｅ）と、フリツプ
フロツプ607,608の各出力（Ｆ），（Ｇ）は、OR回路610
に入力され、このOR回路610の出力（Ｈ）は、セレクタ6
11を制御する。セレクタ611は、OR回路610の出力（Ｈ）
が高レベルであればラツチ回路605の出力（予測された
アドレス）を選択し、（Ｈ）が低レベルであればアドレ
ス生成ROM603の出力（読取られたブロツク番号とサブブ
ロツク番号に対応するアドレス）を選択して、メモリ
（第３図７）に書込アドレスとして供給する。
603からの出力である読取られたブロツク番号とサブブ
ロツク番号が示すアドレスとは、一致回路606で比較さ
れ、両アドレスの一致を示すその高レベル出力は、クロ
ツク（Ｃ）でトリガーされる２段のフリツプフロツプ60
7,608からなるシフト回路に通される。この回路の意義
は後述する。また、C1検出回路609は、アドレス生成ROM
603の出力がC1であることを検出すると、高レベル出力
を発生する。Ｃ検出回路609の出力（Ｅ）と、フリツプ
フロツプ607,608の各出力（Ｆ），（Ｇ）は、OR回路610
に入力され、このOR回路610の出力（Ｈ）は、セレクタ6
11を制御する。セレクタ611は、OR回路610の出力（Ｈ）
が高レベルであればラツチ回路605の出力（予測された
アドレス）を選択し、（Ｈ）が低レベルであればアドレ
ス生成ROM603の出力（読取られたブロツク番号とサブブ
ロツク番号に対応するアドレス）を選択して、メモリ
（第３図７）に書込アドレスとして供給する。
第６図は、第１図の回路による処理を概念的に示す模式
図であつて、図中で処理段階を示す各ブロツクに付され
た符号は、当該処理に相当する動作を行なう第１図中の
ブロツクを示している。読取られたブロツク番号（60
1）とサブブロツク番号（602）に応じて生成されたアド
レス（603）は、予測されたアドレス（604）と比較され
る（606）。一致していれば不一致回数カウンタの計数
値ｎを０に戻すとともに、セレクタ（611）により予測
されたアドレス（604）を選択する。不一致のときはそ
れまでにおける不一致の連続回数を調べる。すなわち、
計数値ｎを１だけ増加し、その結果が所定値N0に達して
いるか否かを調べる。そして、それがN0に達していなけ
れば、読取られたブロツク番号とサブブロツク番号の少
なくとも一方が誤つていたとみなされ、予測されたアド
レス（604）が選択される。しかし、連続不一致回数が
所定値N0に達した場合に、問題がある。
図であつて、図中で処理段階を示す各ブロツクに付され
た符号は、当該処理に相当する動作を行なう第１図中の
ブロツクを示している。読取られたブロツク番号（60
1）とサブブロツク番号（602）に応じて生成されたアド
レス（603）は、予測されたアドレス（604）と比較され
る（606）。一致していれば不一致回数カウンタの計数
値ｎを０に戻すとともに、セレクタ（611）により予測
されたアドレス（604）を選択する。不一致のときはそ
れまでにおける不一致の連続回数を調べる。すなわち、
計数値ｎを１だけ増加し、その結果が所定値N0に達して
いるか否かを調べる。そして、それがN0に達していなけ
れば、読取られたブロツク番号とサブブロツク番号の少
なくとも一方が誤つていたとみなされ、予測されたアド
レス（604）が選択される。しかし、連続不一致回数が
所定値N0に達した場合に、問題がある。
なお、前記の計数及びその計数値に関する判断は、第１
図の実施例においては、N0が２の場合について、フリツ
プフロツプ607,608及びOR回路610によつて等価的に実現
されている。すなわち、フリツプフロツプ607は、一致
が生じた時にセツトされ、不一致が生じた時にリセツト
され、かつ、その状態が次のサイクルでフリツプフロツ
プ608に移される。したがつて、両フリツプフロツプの
状態は、相次ぐ２回の比較結果を示し、両フリツプフロ
ツプの出力（Ｆ），（Ｇ）が共に低レベルの時に、不一
致が連続して少なくとも２回生じたことが示される。
図の実施例においては、N0が２の場合について、フリツ
プフロツプ607,608及びOR回路610によつて等価的に実現
されている。すなわち、フリツプフロツプ607は、一致
が生じた時にセツトされ、不一致が生じた時にリセツト
され、かつ、その状態が次のサイクルでフリツプフロツ
プ608に移される。したがつて、両フリツプフロツプの
状態は、相次ぐ２回の比較結果を示し、両フリツプフロ
ツプの出力（Ｆ），（Ｇ）が共に低レベルの時に、不一
致が連続して少なくとも２回生じたことが示される。
さて、連続不一致回数が所定値N0に達した場合に、予測
されたアドレスが誤りで、読取られたブロツク番号とサ
ブブロツク番号（従つてそれに対応するアドレス）の方
が正しいとは、必ずしも断定できない。例えば、テープ
の傷、ごみの付着などにより、ドロツプアウトが複数の
サブブロツクにわたつて発生し、その結果、その区間の
ブロツク番号やサブブロツク番号がすべて破壊されるこ
とがある。これらの破壊された番号情報は、多くの場
合、ブロツク番号やサブブロツク番号として実在しない
値になる。このような場合であれば、予測されたアドレ
スとの間に何回か連続して不一致が生じたからといつ
て、読出されたブロツク番号とサブブロツク番号から導
出されたアドレスを用いても、何の改善もなく、むしろ
画像を乱れを助長する結果になりかねない。
されたアドレスが誤りで、読取られたブロツク番号とサ
ブブロツク番号（従つてそれに対応するアドレス）の方
が正しいとは、必ずしも断定できない。例えば、テープ
の傷、ごみの付着などにより、ドロツプアウトが複数の
サブブロツクにわたつて発生し、その結果、その区間の
ブロツク番号やサブブロツク番号がすべて破壊されるこ
とがある。これらの破壊された番号情報は、多くの場
合、ブロツク番号やサブブロツク番号として実在しない
値になる。このような場合であれば、予測されたアドレ
スとの間に何回か連続して不一致が生じたからといつ
て、読出されたブロツク番号とサブブロツク番号から導
出されたアドレスを用いても、何の改善もなく、むしろ
画像を乱れを助長する結果になりかねない。
本発明は、不一致が連続して所定回数N0だけ生じた場合
に、更に、読取られたブロツク番号とサブブロツク番号
が、それらのとるべき値として予定された範囲にあるか
否かをチエツクする。すなわち、読取られたブロツク番
号やサブブロツク番号が元来予定された範囲になけれ
ば、アドレス生成回路603は特定パターンC1を発生する
から、それをC1検出回路609が検出して、OR回路610の出
力（Ｈ）を高レベルに維持し、その結果、セレクタ611
は予測されたアドレスの方を選択する。C1パターンが検
出されない場合に始めて、OR回路610の出力（Ｈ）は低
レベルになり、読取られたブロツク番号とサブブロツク
番号が正しいものとみなされ、それに対応するアドレス
が、セレクタ611によつて選択される。
に、更に、読取られたブロツク番号とサブブロツク番号
が、それらのとるべき値として予定された範囲にあるか
否かをチエツクする。すなわち、読取られたブロツク番
号やサブブロツク番号が元来予定された範囲になけれ
ば、アドレス生成回路603は特定パターンC1を発生する
から、それをC1検出回路609が検出して、OR回路610の出
力（Ｈ）を高レベルに維持し、その結果、セレクタ611
は予測されたアドレスの方を選択する。C1パターンが検
出されない場合に始めて、OR回路610の出力（Ｈ）は低
レベルになり、読取られたブロツク番号とサブブロツク
番号が正しいものとみなされ、それに対応するアドレス
が、セレクタ611によつて選択される。
第７図は、第８図に示す事例に対して、第１図の回路に
おける各点の信号（Ａ）〜（Ｈ）の波形を示したもので
ある。第８図において、括弧内の記号は予測されたアド
レスを表わしている。サンイクルＩまでは、読取られた
ブロツク信号とサブブロツク番号から得られたアドレス
（以下再生アドレスという）Akと予測アドレスAkとは一
致しており、信号（Ｆ）、したがつて信号（Ｈ）が高
く、予測アドレスAkが選択される。サイクルIIでは、再
生アドレスＡ′ｋと予測アドレスAk+1とは一致しない。
そのため信号（Ｆ）は低くなるが、信号（Ｇ）が高いの
で、信号（Ｈ）も高く、したがつて、予測アドレスAk+1
が選択される。サイクルIIIにおいて、再び、再生アド
レスＡ″ｋと予測アドレスAk+2とは一致である。その結
果、信号（Ｆ）と（Ｇ）は共に低くなり、かつ、この場
合C1検出信号（Ｅ）も低い。したがつて、今度は再生ア
ドレスＡ″ｋが選択される。サイクルIVにおいては、再
生アドレス出力はC1となり、これは予測アドレスＡ″k
+1と一致しない。不一致が３回続いたから、このときも
信号（Ｆ）と（Ｇ）はいずれも低い。しかし、C1が検出
されたため、信号（Ｅ）は高くなる。その結果、信号
（Ｈ）は高くなり、予測アドレスＡ″k+1が選択され
る。サイクルＶにおいては、再生アドレスＡ″k+2と予
測アドレスＡ″k+2は一致し、信号（Ｆ）が高くなるの
で、信号（Ｈ）も高く、その結果、予測アドレスＡ″k
+2が選択される。サイクルIVでも同様である。前記のサ
イクルIVにおいて、C1パターンの検出により予測アドレ
スに切替えることを省けば、メモリ（第３図７）への書
込みが不可能となつて、このサブブロツクの情報が失わ
れ、再生画面に重大な欠陥が生じたであろう。
おける各点の信号（Ａ）〜（Ｈ）の波形を示したもので
ある。第８図において、括弧内の記号は予測されたアド
レスを表わしている。サンイクルＩまでは、読取られた
ブロツク信号とサブブロツク番号から得られたアドレス
（以下再生アドレスという）Akと予測アドレスAkとは一
致しており、信号（Ｆ）、したがつて信号（Ｈ）が高
く、予測アドレスAkが選択される。サイクルIIでは、再
生アドレスＡ′ｋと予測アドレスAk+1とは一致しない。
そのため信号（Ｆ）は低くなるが、信号（Ｇ）が高いの
で、信号（Ｈ）も高く、したがつて、予測アドレスAk+1
が選択される。サイクルIIIにおいて、再び、再生アド
レスＡ″ｋと予測アドレスAk+2とは一致である。その結
果、信号（Ｆ）と（Ｇ）は共に低くなり、かつ、この場
合C1検出信号（Ｅ）も低い。したがつて、今度は再生ア
ドレスＡ″ｋが選択される。サイクルIVにおいては、再
生アドレス出力はC1となり、これは予測アドレスＡ″k
+1と一致しない。不一致が３回続いたから、このときも
信号（Ｆ）と（Ｇ）はいずれも低い。しかし、C1が検出
されたため、信号（Ｅ）は高くなる。その結果、信号
（Ｈ）は高くなり、予測アドレスＡ″k+1が選択され
る。サイクルＶにおいては、再生アドレスＡ″k+2と予
測アドレスＡ″k+2は一致し、信号（Ｆ）が高くなるの
で、信号（Ｈ）も高く、その結果、予測アドレスＡ″k
+2が選択される。サイクルIVでも同様である。前記のサ
イクルIVにおいて、C1パターンの検出により予測アドレ
スに切替えることを省けば、メモリ（第３図７）への書
込みが不可能となつて、このサブブロツクの情報が失わ
れ、再生画面に重大な欠陥が生じたであろう。
以上に述べた構成は、再生アドレスが所定範囲にあれば
良いとするものであるが、実際には、所定範囲にあつて
も誤つている場合がありうる。そこで、一層の確実さを
得るために、別のチエツク機構を付加することができ
る。すなわち、再生アドレスから次に予測される再生ア
ドレスを生成する回路（例えば第５図と同様なROM）を
別に設け、毎回、これにより予測されたアドレスと再生
アドレスとを比較する。そして、所定回連続して一致が
得られない限りは、第１図の一致回路606が検出した不
一致の連続回数が所定値N0に達しても、再生アドレスの
選択は行なわず、予測アドレスの方を選択させるように
するのである。
良いとするものであるが、実際には、所定範囲にあつて
も誤つている場合がありうる。そこで、一層の確実さを
得るために、別のチエツク機構を付加することができ
る。すなわち、再生アドレスから次に予測される再生ア
ドレスを生成する回路（例えば第５図と同様なROM）を
別に設け、毎回、これにより予測されたアドレスと再生
アドレスとを比較する。そして、所定回連続して一致が
得られない限りは、第１図の一致回路606が検出した不
一致の連続回数が所定値N0に達しても、再生アドレスの
選択は行なわず、予測アドレスの方を選択させるように
するのである。
第９図は、前記の説明に従つて第一図に示す回路に付加
された部分の構成を示し、第一図に現れるのと同じ符号
は同じ素子を表わす。ただし、前記の説明で「所定回連
続して一致が得がれない限りは」と述べたその「所定回
数」は、「２」であるとする。
された部分の構成を示し、第一図に現れるのと同じ符号
は同じ素子を表わす。ただし、前記の説明で「所定回連
続して一致が得がれない限りは」と述べたその「所定回
数」は、「２」であるとする。
予測再生アドレス生成ROM612は、第５図と同様な形式
で、アドレス生成ROM603から受ける再生アドレス（IN）
に対して、次回にアドレス生成ROM603から得られると予
測される再生アドレス（OUT）を保持する。各サイクル
のクロツクＤにおいて、予測再生アドレス生成ROM612の
出力は、ラッチ613に保持される。
で、アドレス生成ROM603から受ける再生アドレス（IN）
に対して、次回にアドレス生成ROM603から得られると予
測される再生アドレス（OUT）を保持する。各サイクル
のクロツクＤにおいて、予測再生アドレス生成ROM612の
出力は、ラッチ613に保持される。
次のサイクルにおいて、一致回路614は、アドレス生成R
OM603からの再生アドレスを、ラツチ613内の予測再生ア
ドレスと比較して、それらが一致すると高レベル出力を
発生する。この信号は、フリツプフロツプ615,616をク
ロツクＣと同期してシフトされる。両フリツプフロツプ
の出力が共に高レベル、すなわち、現在の再生アドレス
と予測再生アドレスが連続して２回一致した時にのみ、
NAND回路617の出力は低レベルになる。
OM603からの再生アドレスを、ラツチ613内の予測再生ア
ドレスと比較して、それらが一致すると高レベル出力を
発生する。この信号は、フリツプフロツプ615,616をク
ロツクＣと同期してシフトされる。両フリツプフロツプ
の出力が共に高レベル、すなわち、現在の再生アドレス
と予測再生アドレスが連続して２回一致した時にのみ、
NAND回路617の出力は低レベルになる。
したがつて、OR回路618の出力は、第１図に示されたOR
回路610の出力が低レベルの時、すなわち、第１図の一
致回路606が再生アドレスと予測書込アドレスの不一致
を２回連続して検出し、かつ、再生アドレスが所定範囲
にある時であつて、その上、NAND回路617の出力も低レ
ベル、すなわち、再生アドレスと予測再生アドレスが連
続して２回一致した時にのみ、低レベルとなり、その時
初めて、第１図に示されたセレクタ611は再生アドレス
を選択する。
回路610の出力が低レベルの時、すなわち、第１図の一
致回路606が再生アドレスと予測書込アドレスの不一致
を２回連続して検出し、かつ、再生アドレスが所定範囲
にある時であつて、その上、NAND回路617の出力も低レ
ベル、すなわち、再生アドレスと予測再生アドレスが連
続して２回一致した時にのみ、低レベルとなり、その時
初めて、第１図に示されたセレクタ611は再生アドレス
を選択する。
以上の実施例においては、ブロツク番号及びサブブロツ
ク番号を直接に予測したり比較する代りに、それらに対
応するアドレスについて予測や比較を行なつているが、
番号情報とアドレスは一対一に対応するから、いずれの
形式によつてもよいことはいうまでもない。
ク番号を直接に予測したり比較する代りに、それらに対
応するアドレスについて予測や比較を行なつているが、
番号情報とアドレスは一対一に対応するから、いずれの
形式によつてもよいことはいうまでもない。
また、番号情報に誤り訂正符号を使用てもよいことも勿
論である。
論である。
本発明によれば、メモリへの書込位置を誤る率が、従来
技術におけるそれよりも著しく低くなるから、再生装置
の信頼性が大幅に向上する。特に、テープの傷やごみな
どに起因するドロツプアウトによる誤動作に対して、防
止効果の向上は顕著である。
技術におけるそれよりも著しく低くなるから、再生装置
の信頼性が大幅に向上する。特に、テープの傷やごみな
どに起因するドロツプアウトによる誤動作に対して、防
止効果の向上は顕著である。
第１図は本発明の一実施例における番号情報処理部のブ
ロツクダイヤグラム、第２図は記録情報のフオーマツト
図、第３図は本発明が適用される再生装置の一例のブロ
ツクダイヤグラム、第４図はアドレス生成ROMの模式
図、第５図は予測アドレス生成ROMの模式図、第６図は
第１図の回路による処理を概念的に示す模式図、第７図
は第１図の回路の波形図、第８図は第７図に対応する動
作例における再生アドレスと予測アドレスと書込アドレ
スの対比図、第９図は本発明の変形として第１図に示さ
れた回路に付加される回路のブロツクダイヤグラムであ
る。 601……ブロツク番号ラツチ回路、602……サブブロツク
番号ラツチ回路、603……アドレス生成ROM、604……予
測アドレス生成ROM、606……一致回路、607,608……一
致・不一致連続状態の保持回路、609……予測範囲外番
号情報の検出回路、610……書込アドレスの選択を制御
するOR回路、611……書込アドレス選択用セレクタ。
ロツクダイヤグラム、第２図は記録情報のフオーマツト
図、第３図は本発明が適用される再生装置の一例のブロ
ツクダイヤグラム、第４図はアドレス生成ROMの模式
図、第５図は予測アドレス生成ROMの模式図、第６図は
第１図の回路による処理を概念的に示す模式図、第７図
は第１図の回路の波形図、第８図は第７図に対応する動
作例における再生アドレスと予測アドレスと書込アドレ
スの対比図、第９図は本発明の変形として第１図に示さ
れた回路に付加される回路のブロツクダイヤグラムであ
る。 601……ブロツク番号ラツチ回路、602……サブブロツク
番号ラツチ回路、603……アドレス生成ROM、604……予
測アドレス生成ROM、606……一致回路、607,608……一
致・不一致連続状態の保持回路、609……予測範囲外番
号情報の検出回路、610……書込アドレスの選択を制御
するOR回路、611……書込アドレス選択用セレクタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金田 英宏 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内 (72)発明者 六田 守人 茨城県勝田市大字稲田1410番地 株式会社 日立製作所東海工場内
Claims (6)
- 【請求項１】一定長の情報を単位として各単位ごとにそ
れを識別する予め定められた範囲の番号情報を付して媒
体に記録されたデイジタル情報を再生するための装置に
おける、前記媒体から読取られた諸デイジタル情報単位
を前記番号情報に基づく順序でメモリを介して逐次処理
する時間軸補正装置であつて、番号情報処理回路を含
み、この番号情報処理回路は、既に入力されたデイジタ
ル情報単位に対して決定された番号情報から次に入力さ
れるべき番号情報を予測する予測手段と、入力された番
号情報と前記予測手段による対応する予測番号情報との
不一致の連続回数が所定値以上となり、かつ、目下入力
された番号情報が前記の予め定められた範囲にあること
を検出する検出手段と、目下入力されたデイジタル情報
単位に対する番号情報を、通常は前記予測番号情報に基
づいて決定し、前記検出手段からの検出信号が生じた時
は前記の目下入力された番号情報に基づいて決定する決
定手段とを備えることを特徴とする、時間軸補正装置。 - 【請求項２】特許請求の範囲１において、前記メモリ
は、相次ぐデイジタル情報単位をそれに対して決定され
た番号情報に対応するアドレスに格納し、その後に所定
のクロツクに同期して所定の順序で読出す、時間軸補正
装置。 - 【請求項３】特許請求の範囲１又は２において、前記番
号情報処理回路は、入力された番号情報をそれに対応す
る前記メモリのアドレスに変換する変換手段を有し、前
記予測手段と検出手段と決定手段は、番号情報の代りに
前記メモリのアドレスを処理する、時間軸補正装置。 - 【請求項４】一定長の情報を単位として各単位ごとにそ
れを識別する予め定められた範囲の番号情報を付して媒
体に記録されたデイジタル情報を再生するための装置に
おける、前記媒体から読取られた諸デイジタル情報単位
を前記番号情報に基づく順序でメモリを介して逐次処理
する時間軸補正装置であつて、番号情報処理回路を含
み、この番号情報処理回路は、既に入力されたデイジタ
ル情報単位に対して決定された番号情報から次に入力さ
れるべき番号情報を予測する第１予測手段と、入力され
た番号情報と前記第１予測手段による対応する予測番号
情報との不一致の連続回数が所定値以上となり、かつ、
目下入力された番号情報が前記の予め定められた範囲に
あることを検出する第１検出手段と、既に入力された番
号情報から次に入力されるべき番号情報を予測する第２
予測手段と、入力された番号情報と前記第２予測手段に
よる対応する予測番号情報との一致の連続回数が所定値
以上となつたことを検出する第２検出手段と、目下入力
されたデイジタル情報単位に対する番号情報を、通常は
前記第１予測手段による予測番号情報に基づいて決定
し、前記第１及び第２検出手段からの検出信号が共に生
じた時は前記の目下入力された番号情報に基づいて決定
する決定手段とを備えることを特徴とする、時間軸補正
装置。 - 【請求項５】特許請求の範囲４において、前記メモリ
は、相次ぐデイジタル情報単位をそれに対して決定され
た番号情報に対応するアドレスに格納し、その後に所定
のクロツクに同期して所定の順序で読出す、時間軸補正
装置。 - 【請求項６】特許請求の範囲４又は５において、前記番
号情報処理回路は、入力された番号情報をそれに対応す
る前記メモリのアドレスに変換する変換手段を有し、前
記第１及び第２予測手段と第１及び第２検出手段と決定
手段は、番号情報の代りに前記メモリのアドレスを処理
する、時間軸補正装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232503A JPH0673225B2 (ja) | 1984-11-06 | 1984-11-06 | デイジタル情報再生装置における時間軸補正装置 |
| GB08526814A GB2168183B (en) | 1984-11-06 | 1985-10-31 | Digital data playback system |
| US06/795,264 US4700240A (en) | 1984-11-06 | 1985-11-05 | Digital data playback system |
| DE19853539182 DE3539182A1 (de) | 1984-11-06 | 1985-11-05 | Digitales datenwiedergabesystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232503A JPH0673225B2 (ja) | 1984-11-06 | 1984-11-06 | デイジタル情報再生装置における時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61113166A JPS61113166A (ja) | 1986-05-31 |
| JPH0673225B2 true JPH0673225B2 (ja) | 1994-09-14 |
Family
ID=16940344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59232503A Expired - Lifetime JPH0673225B2 (ja) | 1984-11-06 | 1984-11-06 | デイジタル情報再生装置における時間軸補正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4700240A (ja) |
| JP (1) | JPH0673225B2 (ja) |
| DE (1) | DE3539182A1 (ja) |
| GB (1) | GB2168183B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069107B2 (ja) * | 1985-07-19 | 1994-02-02 | 日本電気株式会社 | 時間軸補正装置 |
| JPS61296572A (ja) * | 1985-06-21 | 1986-12-27 | Nec Corp | 時間軸補正装置 |
| KR910003378B1 (ko) * | 1986-10-02 | 1991-05-28 | 니뽕 빅터 가부시끼가이샤 | 디지탈 신호 복조 및 재생장치 |
| DE3702861A1 (de) * | 1987-01-31 | 1988-08-11 | Thomson Brandt Gmbh | Recorder |
| US5021897A (en) * | 1987-06-12 | 1991-06-04 | Matsushita Electric Industrial Co., Ltd. | Memory system for recording and reproducing block unit data |
| US5068752A (en) * | 1987-09-29 | 1991-11-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for recording/reproducing a digital audio signal with a video signal |
| JP2585757B2 (ja) | 1988-11-02 | 1997-02-26 | 株式会社日立製作所 | 情報信号の記録再生方法及び記録再生装置 |
| EP0409861A1 (en) * | 1989-02-16 | 1991-01-30 | International Business Machines Corporation | Asynchronous data channel for information storage subsystem |
| DE4018605A1 (de) * | 1990-06-09 | 1991-12-12 | Thomson Brandt Gmbh | Recorder fuer digitale signale |
| US5771129A (en) * | 1995-10-02 | 1998-06-23 | Aiwa Co., Ltd. | Method and apparatus for detecting and matching the recorded speed of previously recorded tape |
| EP0831482A3 (en) * | 1996-09-24 | 1998-04-15 | Hewlett-Packard Company | Method and apparatus for data storage |
| EP0831481A1 (en) * | 1996-09-24 | 1998-03-25 | Hewlett-Packard Company | Method and apparatus for data storage |
| US6978414B2 (en) * | 2001-07-17 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Method and apparatus for protecting against errors occurring in data storage device buffers |
| US6958873B2 (en) * | 2001-07-31 | 2005-10-25 | Hewlett-Packard Development Company, L.P. | Data rewrite control in data transfer and storage apparatus |
| US6883122B2 (en) * | 2001-07-31 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Write pass error detection |
| US6693755B2 (en) | 2001-07-31 | 2004-02-17 | Hewlett-Packard Development Company, L.C. | Data storage |
| US7042667B2 (en) * | 2001-07-31 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Data storage |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580868A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Address signal generator circuit |
| JPS55113172A (en) * | 1979-02-19 | 1980-09-01 | Matsushita Electric Ind Co Ltd | Detection system for abnormal reproduction state |
| US4313134A (en) * | 1979-10-12 | 1982-01-26 | Rca Corporation | Track error correction system as for video disc player |
| JPS5766515A (en) * | 1980-10-13 | 1982-04-22 | Victor Co Of Japan Ltd | Memory address control system |
| JPS57207958A (en) * | 1981-06-17 | 1982-12-20 | Hitachi Ltd | Data correcting device |
| JPS5899080A (ja) * | 1981-12-09 | 1983-06-13 | Hitachi Denshi Ltd | デイジタル映像信号の処理装置 |
-
1984
- 1984-11-06 JP JP59232503A patent/JPH0673225B2/ja not_active Expired - Lifetime
-
1985
- 1985-10-31 GB GB08526814A patent/GB2168183B/en not_active Expired
- 1985-11-05 DE DE19853539182 patent/DE3539182A1/de active Granted
- 1985-11-05 US US06/795,264 patent/US4700240A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3539182A1 (de) | 1986-05-07 |
| DE3539182C2 (ja) | 1989-06-22 |
| GB8526814D0 (en) | 1985-12-04 |
| US4700240A (en) | 1987-10-13 |
| GB2168183A (en) | 1986-06-11 |
| JPS61113166A (ja) | 1986-05-31 |
| GB2168183B (en) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0673225B2 (ja) | デイジタル情報再生装置における時間軸補正装置 | |
| US4641309A (en) | Method and apparatus for selectively compensating burst errors of variable length in successive digital data words | |
| US5757824A (en) | Code error correction apparatus | |
| EP0163736B1 (en) | Apparatus for processing pcm signal | |
| EP0434837B1 (en) | Method and apparatus for reproduction | |
| EP0415853A2 (en) | Digital data transmission system having error detecting and correcting function | |
| US5313471A (en) | Error concealing method | |
| KR0138119B1 (ko) | 디지털 신호 재생장치 | |
| US5202890A (en) | Block error detector | |
| US5012361A (en) | Data signal reproducing apparatus for helical scan recording | |
| US5021897A (en) | Memory system for recording and reproducing block unit data | |
| EP0418885B1 (en) | Digital data transmitting apparatus | |
| US5124851A (en) | Data recording apparatus with recorded data verifying means | |
| US4453250A (en) | PCM Signal processing apparatus | |
| US6522831B2 (en) | Reproducing apparatus | |
| US5228041A (en) | Sync signal detection system in a memory system for recording and reproducing block unit data | |
| US5267100A (en) | Magnetic recording apparatus with erroneous recording compensation | |
| US4796243A (en) | Time base correcting apparatus | |
| US7159166B2 (en) | Error correction method, error correction circuit and information-recording/reproduction apparatus | |
| US4873588A (en) | Apparatus for storing digital data | |
| JP2800313B2 (ja) | 画像再生装置 | |
| JPH0449313B2 (ja) | ||
| JPS63187471A (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JPH0684291A (ja) | 誤り測定装置 | |
| JPH0773366B2 (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |