JPH069107B2 - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH069107B2 JPH069107B2 JP60159570A JP15957085A JPH069107B2 JP H069107 B2 JPH069107 B2 JP H069107B2 JP 60159570 A JP60159570 A JP 60159570A JP 15957085 A JP15957085 A JP 15957085A JP H069107 B2 JPH069107 B2 JP H069107B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- input
- synchronization
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデジタル信号の磁気記録再生装置などにおけ
る記録および再生時の時間軸補正装置に関するものであ
る。
る記録および再生時の時間軸補正装置に関するものであ
る。
第４図は従来の時間軸補正装置を示すブロツク図であ
る。同図において、１ は入力信号が入力する入力端
子、２は第５図(c)に示す規準信号が入力する規準端
子、３は記憶装置、４はは入力信号から第５図(a)に示
す同期信号を検出して出力する同期信号検出器、５は同
期信号の入力によつて第５図(b)に示す同期アドレスが
読出され出力する同期アドレス読出器、６はこの同期ア
ドレスを計数し、書込みアドレスを生成し出力する計数
器、７は前記規準信号の入力によつて動作し、第５図
(d)に示す読出しアドレスを生成し出力する読出しアド
レス生成器、８は可動接点８ａ，固定接点８ｂおよび８
ｃを備えた選択器、９は出力端子である。
る。同図において、１ は入力信号が入力する入力端
子、２は第５図(c)に示す規準信号が入力する規準端
子、３は記憶装置、４はは入力信号から第５図(a)に示
す同期信号を検出して出力する同期信号検出器、５は同
期信号の入力によつて第５図(b)に示す同期アドレスが
読出され出力する同期アドレス読出器、６はこの同期ア
ドレスを計数し、書込みアドレスを生成し出力する計数
器、７は前記規準信号の入力によつて動作し、第５図
(d)に示す読出しアドレスを生成し出力する読出しアド
レス生成器、８は可動接点８ａ，固定接点８ｂおよび８
ｃを備えた選択器、９は出力端子である。
なお、１０は前記同期信号検出器４、同期アドレス読出
器５および計数器６から構成された書込みアドレス生成
器である。
器５および計数器６から構成された書込みアドレス生成
器である。
次に、上記構成による時間軸補正装置の動作について説
明する。
明する。
まず、入力端子１に入力した入力信号は記憶装置３、同
期信号検出器４および同期アドレス読出器５に入力す
る。この同期信号検出器４は入力信号から第５図(a)に
示す同期信号を検出して同期アドレス読出器５および計
数器６に出力する。したがつて、同期アドレス読出器５
は第５図(a)に示す同期信号が入力する毎に動作し、第
５図(b)に示す同期アドレスが読出され、計数器６に出
力する。この計数器６は第５図(a)に示す同期信号が入
力する毎に、第５図(b)に示す同期アドレスを計数し、
書込みアドレスを生成し、選択器８の固定接点８ｂに出
力する。一方、読出しアドレス生成器７は規準端子２を
介して入力する第５図(c)に示す規準信号を受けて動作
し、第５図(d)に示す読出しアドレスを生成し、選択器
８の固定接点８ｃに出力する。したがつて、選択器８の
可動接点８ａを固定接点８ｂに接触すると、計数器６か
ら出力された書込みアドレスはこの選択器８の固定接点
８ｂ・可動接点８ａを介して記憶装置３に入力するた
め、入力信号を記憶装置３に書込むことができる。そし
て、選択器８の可動接点８ａを固定接点８ｃに接触する
と、読出しアドレス生成器７から出力された読出しアド
レスはこの選択器８の固定接点８ｂ，可動接点８ａを介
して記憶装置３に入力するため、記憶装置３への読出し
時間軸を補正することができる。例えば２００〜１００
０ビツト程度のデータに同期情報と同期アドレス情報を
つけ加えたものひとかたまりを１ブロツクとして、±４
ブロツクのジツタ（時間軸のゆらぎ）を吸収する時間軸
補正を考えたとき、書込みアドレスを読出しアドレスの
時間差が４ブロツクあるとすれば第５図(a)〜第５図(d)
に示すことができる。
期信号検出器４および同期アドレス読出器５に入力す
る。この同期信号検出器４は入力信号から第５図(a)に
示す同期信号を検出して同期アドレス読出器５および計
数器６に出力する。したがつて、同期アドレス読出器５
は第５図(a)に示す同期信号が入力する毎に動作し、第
５図(b)に示す同期アドレスが読出され、計数器６に出
力する。この計数器６は第５図(a)に示す同期信号が入
力する毎に、第５図(b)に示す同期アドレスを計数し、
書込みアドレスを生成し、選択器８の固定接点８ｂに出
力する。一方、読出しアドレス生成器７は規準端子２を
介して入力する第５図(c)に示す規準信号を受けて動作
し、第５図(d)に示す読出しアドレスを生成し、選択器
８の固定接点８ｃに出力する。したがつて、選択器８の
可動接点８ａを固定接点８ｂに接触すると、計数器６か
ら出力された書込みアドレスはこの選択器８の固定接点
８ｂ・可動接点８ａを介して記憶装置３に入力するた
め、入力信号を記憶装置３に書込むことができる。そし
て、選択器８の可動接点８ａを固定接点８ｃに接触する
と、読出しアドレス生成器７から出力された読出しアド
レスはこの選択器８の固定接点８ｂ，可動接点８ａを介
して記憶装置３に入力するため、記憶装置３への読出し
時間軸を補正することができる。例えば２００〜１００
０ビツト程度のデータに同期情報と同期アドレス情報を
つけ加えたものひとかたまりを１ブロツクとして、±４
ブロツクのジツタ（時間軸のゆらぎ）を吸収する時間軸
補正を考えたとき、書込みアドレスを読出しアドレスの
時間差が４ブロツクあるとすれば第５図(a)〜第５図(d)
に示すことができる。
上述した従来の時間軸補正装置は例えば第６図(a)およ
び第６図(b)に示すように、同期アドレスが誤り“５”
ブロツクを“３”ブロツクと読み出したとすると、出力
端子９から出力される“３”ブロツク目には本来“５”
ブロツクに書込まれるデータが読出され、同様に同一周
期内で“５”ブロツクには何も書込まれないため、出力
端子９から出力される“５”ブロツク目には入力信号で
誤つた８ブロツク前の“５”ブロツクのデータが再度読
み出される。しかも一般に、同期信号に比べ同期アドレ
スの誤まる確率が高いため、同期アドレスのみ誤まりを
起した場合でも２ブロツクのデータ全体が誤まるなどの
問題がある。
び第６図(b)に示すように、同期アドレスが誤り“５”
ブロツクを“３”ブロツクと読み出したとすると、出力
端子９から出力される“３”ブロツク目には本来“５”
ブロツクに書込まれるデータが読出され、同様に同一周
期内で“５”ブロツクには何も書込まれないため、出力
端子９から出力される“５”ブロツク目には入力信号で
誤つた８ブロツク前の“５”ブロツクのデータが再度読
み出される。しかも一般に、同期信号に比べ同期アドレ
スの誤まる確率が高いため、同期アドレスのみ誤まりを
起した場合でも２ブロツクのデータ全体が誤まるなどの
問題がある。
この発明に係る時間軸補正装置は、計数器があと１回同
期信号が入力された時に取りうる値と同期アドレスとを
同期信号の入力時時点で比較し、一致したときあるいは
Ｎ＋１回（Ｎ≧２）連続して不一致が続いたときは第１
制御信号を出力すると共に、Ｎ回の不一致では第２制御
信号を出力し、計数器はこの第１制御信号の入力により
その計数値を同期アドレスの値におきかえて書込みアド
レスとして出力し、また第２制御信号の入力によつてカ
ウントアツプされた計数値をそのまま書込みアドレスと
して出力することにより、デイジタル信号の記録再生に
おける時間軸を補正するものである。
期信号が入力された時に取りうる値と同期アドレスとを
同期信号の入力時時点で比較し、一致したときあるいは
Ｎ＋１回（Ｎ≧２）連続して不一致が続いたときは第１
制御信号を出力すると共に、Ｎ回の不一致では第２制御
信号を出力し、計数器はこの第１制御信号の入力により
その計数値を同期アドレスの値におきかえて書込みアド
レスとして出力し、また第２制御信号の入力によつてカ
ウントアツプされた計数値をそのまま書込みアドレスと
して出力することにより、デイジタル信号の記録再生に
おける時間軸を補正するものである。
この発明においては、同期アドレスがすぐ前の内容とＮ
回程度連続性がなくなった場合でもその前のシーケンス
にしたがって書き込みを行うことにより、同期アドレス
の誤りが記録情報の誤りへ波及されることを防止でき
る。
回程度連続性がなくなった場合でもその前のシーケンス
にしたがって書き込みを行うことにより、同期アドレス
の誤りが記録情報の誤りへ波及されることを防止でき
る。
第１図はこの発明に係る時間軸補正装置の一実施例を示
すブロツク図である。同図において、１１は第３図(b)
に示す同期アドレスが入力する入力端子11a，第３図(a)
に示す同期信号が入力する入力端子11b，下記の第１制
御信号あるいは第２制御信号が入力する入力端子11cお
よび書込みアドレス信号を出力する出力端子11dを備
え、同期信号ごとに同期アドレスを計数し、入力端子11
cに第１制御信号が入力したとき、その計数値を同期ア
ドレスの値におきかえ、これを書込みアドレスとして出
力端子11dから出力し、また第２制御信号が入力したと
き第３図(c)に示すようにその計数値を書込みアドレス
として出力端子11dから出力し、そして、計数値が時間
軸補正範囲の時間長を示す値になると初期値にリセツト
される計数器、１２は同期アドレス信号が入力する入力
端12a，書込みアドレス信号が入力する入力端子12b，同
期信号が入力する入力端子12cおよび制御信号を出力す
る出力端子12dを備え、前記計数器１１があと１回同期
信号が入力したときに取り得る値と同期アドレスとを同
期信号の入力時点で比較し、両者が一致したときあるい
はＮ＋１回（ただしＮは２以上の自然数）以上連続して
一致しないときには第１制御信号を出力し、両者が一致
しない場合でもＮ回連続以下ならば第２制御信号を出力
し、その詳細な回路を第２図に示す制御器である。
すブロツク図である。同図において、１１は第３図(b)
に示す同期アドレスが入力する入力端子11a，第３図(a)
に示す同期信号が入力する入力端子11b，下記の第１制
御信号あるいは第２制御信号が入力する入力端子11cお
よび書込みアドレス信号を出力する出力端子11dを備
え、同期信号ごとに同期アドレスを計数し、入力端子11
cに第１制御信号が入力したとき、その計数値を同期ア
ドレスの値におきかえ、これを書込みアドレスとして出
力端子11dから出力し、また第２制御信号が入力したと
き第３図(c)に示すようにその計数値を書込みアドレス
として出力端子11dから出力し、そして、計数値が時間
軸補正範囲の時間長を示す値になると初期値にリセツト
される計数器、１２は同期アドレス信号が入力する入力
端12a，書込みアドレス信号が入力する入力端子12b，同
期信号が入力する入力端子12cおよび制御信号を出力す
る出力端子12dを備え、前記計数器１１があと１回同期
信号が入力したときに取り得る値と同期アドレスとを同
期信号の入力時点で比較し、両者が一致したときあるい
はＮ＋１回（ただしＮは２以上の自然数）以上連続して
一致しないときには第１制御信号を出力し、両者が一致
しない場合でもＮ回連続以下ならば第２制御信号を出力
し、その詳細な回路を第２図に示す制御器である。
なお、１３は前記同期信号検出器４，同期アドレス読出
器５，計数器１１および制御器１２から構成された書込
みアドレス生成器である。また、第２図に示す制御器１
２において、１４は例えばＰＲＯＭなどからなり１ブロ
ツクアドレスを増分し第３図(d)に示すブロツク加算値
信号を出力する加算器、２５は比較器、１６および１７
はＤフリツプフロツプ、１８はアンドゲート、１９はナ
ンドゲートである。
器５，計数器１１および制御器１２から構成された書込
みアドレス生成器である。また、第２図に示す制御器１
２において、１４は例えばＰＲＯＭなどからなり１ブロ
ツクアドレスを増分し第３図(d)に示すブロツク加算値
信号を出力する加算器、２５は比較器、１６および１７
はＤフリツプフロツプ、１８はアンドゲート、１９はナ
ンドゲートである。
次に上記構成による時間軸補正装置の動作について説明
する。まず、入力端子１に入力した入力信号は記憶装置
３および同期信号検出器４に入力する。この同期信号検
出器４は入力信号から第３図(a)に示す同期信号を検出
して同期アドレス読出器５，計数器１１および制御器１
２に出力する。したがつて、同期アドレス読出器５は第
３図(a)に示す同期信号が入力する毎に動作し、第３図
(b)に示す同期アドレスが読出され、計数器１１および
制御器１２に出力する。この制御器１２はその加算器１
４（第２図参照）に書込みアドレスが入力すると、１ブ
ロツクアドレスを増分して第３図(d)に示す１ブロツク
加算値信号を比較器１５に出力する。したがつて、比較
器１５は第３図(b)に示す同期アドレス信号と第３図(d)
に示す１ブロツク加算値信号とを比較し、両者が一致し
たとき、あるいはＮ＋１回（ただし、Ｎは２以上の自然
数）以上連続して不一致のときには第１制御信号を出力
端子12dから出力し、また両者が不一致の場合でも、Ｎ
回連続以下のときには第２制御信号を出力端子12dから
計数器１１に出力する。このため、計数器１１はその入
力端子11cに第１制御信号が入力すると、その計数値を
第３図(c)に示すように同期アドレスの値におきかえる
ことにより計数値を修正し、書込みアドレスとして出力
端子11dから選択器８の固定端子８ｂに出力し、また、
その入力端子11cに第２制御信号が入力すると、その計
数値を第３図(c)に示すようにそのまま書込みアドレス
として出力端子11dから選択器８の固定端子８ｂに出力
する。したがつて、選択器８の可動接点８ａを固定接点
８ｂに接触すると、計数器１１から出力された書込みア
ドレスはこの選択器８を介して記憶装置３に入力するた
め、入力信号を記憶装置３に書き込むことができる。そ
して、選択器８の可動接点８ａを固定接点８ｃに接触す
ると、読出しアドレス生成器７から出力された読出しア
ドレスはこの選択器８を介して記憶装置３に入力するた
め、記憶装置３への読出し時間軸を補正することができ
る。
する。まず、入力端子１に入力した入力信号は記憶装置
３および同期信号検出器４に入力する。この同期信号検
出器４は入力信号から第３図(a)に示す同期信号を検出
して同期アドレス読出器５，計数器１１および制御器１
２に出力する。したがつて、同期アドレス読出器５は第
３図(a)に示す同期信号が入力する毎に動作し、第３図
(b)に示す同期アドレスが読出され、計数器１１および
制御器１２に出力する。この制御器１２はその加算器１
４（第２図参照）に書込みアドレスが入力すると、１ブ
ロツクアドレスを増分して第３図(d)に示す１ブロツク
加算値信号を比較器１５に出力する。したがつて、比較
器１５は第３図(b)に示す同期アドレス信号と第３図(d)
に示す１ブロツク加算値信号とを比較し、両者が一致し
たとき、あるいはＮ＋１回（ただし、Ｎは２以上の自然
数）以上連続して不一致のときには第１制御信号を出力
端子12dから出力し、また両者が不一致の場合でも、Ｎ
回連続以下のときには第２制御信号を出力端子12dから
計数器１１に出力する。このため、計数器１１はその入
力端子11cに第１制御信号が入力すると、その計数値を
第３図(c)に示すように同期アドレスの値におきかえる
ことにより計数値を修正し、書込みアドレスとして出力
端子11dから選択器８の固定端子８ｂに出力し、また、
その入力端子11cに第２制御信号が入力すると、その計
数値を第３図(c)に示すようにそのまま書込みアドレス
として出力端子11dから選択器８の固定端子８ｂに出力
する。したがつて、選択器８の可動接点８ａを固定接点
８ｂに接触すると、計数器１１から出力された書込みア
ドレスはこの選択器８を介して記憶装置３に入力するた
め、入力信号を記憶装置３に書き込むことができる。そ
して、選択器８の可動接点８ａを固定接点８ｃに接触す
ると、読出しアドレス生成器７から出力された読出しア
ドレスはこの選択器８を介して記憶装置３に入力するた
め、記憶装置３への読出し時間軸を補正することができ
る。
以上詳細に説明したように、この発明に係る時間軸補正
装置によれば同期アドレスがすぐ前の内容と連続性がな
くなつた場合、それがＮ回連続以下の誤りのときには、
同期アドレスを使用しないようにすることにより、誤り
の伝搬を軽減でき、時間軸を補正することができる効果
がある。
装置によれば同期アドレスがすぐ前の内容と連続性がな
くなつた場合、それがＮ回連続以下の誤りのときには、
同期アドレスを使用しないようにすることにより、誤り
の伝搬を軽減でき、時間軸を補正することができる効果
がある。
第１図はこの発明に係る時間軸補正装置の一実施例を示
すブロツク図、第２図は第１図の制御器の詳細な回路
図、第３図は第１図および第２図の各部の波形を示す
図、第４図は従来の時間軸補正装置を示すブロツク図、
第５図および第６図は第４図の各部の波形を示す図であ
る。 １・・・・入力端子、２・・・・規準端子、３・・・・
記憶装置、４・・・・同期信号検出器、５・・・・同期
アドレス読出器、７・・・・読出しアドレス生成器、８
・・・・選択器、９・・・・出力端子、１１・・・・計
数器、１２・・・・制御器、１３・・・・書込みアドレ
ス生成器、１４・・・・加算器、１５・・・・比較器、
１６および１７・・・・Ｄフリツプフロツプ。
すブロツク図、第２図は第１図の制御器の詳細な回路
図、第３図は第１図および第２図の各部の波形を示す
図、第４図は従来の時間軸補正装置を示すブロツク図、
第５図および第６図は第４図の各部の波形を示す図であ
る。 １・・・・入力端子、２・・・・規準端子、３・・・・
記憶装置、４・・・・同期信号検出器、５・・・・同期
アドレス読出器、７・・・・読出しアドレス生成器、８
・・・・選択器、９・・・・出力端子、１１・・・・計
数器、１２・・・・制御器、１３・・・・書込みアドレ
ス生成器、１４・・・・加算器、１５・・・・比較器、
１６および１７・・・・Ｄフリツプフロツプ。
Claims (1)
- 【請求項１】時間軸を補正するために入力信号を一時蓄
積する記憶装置と、入力信号に同期し入力信号を記憶装
置に書込む際のアドレスを生成する書込みアドレス生成
器と、規準信号に同期し記憶装置からデータを読出す際
のアドレスを生成する読出しアドレス生成器とを備えた
時間軸補正装置において、同期信号ごとに同期アドレス
を計数し、第１制御信号が入力したときその計数値をそ
の同期アドレスの値におきかえて書込みアドレスとして
出力し、第２制御信号が入力したときその計数値を書込
みアドレスとして出力する計数器と、この計数器があと
１回同期信号が入力したときに取り得る値と同期アドレ
スとを同期信号の入力時点で比較し、両者が一致したと
きあるいはＮ＋１回（ただし、Ｎは２以上の自然数）以
上連続して一致しないとき第１制御信号を出力し、両者
が一致しない場合でもＮ回連続以下なら第２制御信号を
出力する制御器とを備えたことを特徴とする時間軸補正
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159570A JPH069107B2 (ja) | 1985-07-19 | 1985-07-19 | 時間軸補正装置 |
| US07/166,729 US4796243A (en) | 1985-06-21 | 1988-03-01 | Time base correcting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159570A JPH069107B2 (ja) | 1985-07-19 | 1985-07-19 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6220177A JPS6220177A (ja) | 1987-01-28 |
| JPH069107B2 true JPH069107B2 (ja) | 1994-02-02 |
Family
ID=15696608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159570A Expired - Fee Related JPH069107B2 (ja) | 1985-06-21 | 1985-07-19 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069107B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615788B2 (ja) * | 1988-03-29 | 1997-06-04 | ソニー株式会社 | デイジタルオーデイオ信号再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0673225B2 (ja) * | 1984-11-06 | 1994-09-14 | 株式会社日立製作所 | デイジタル情報再生装置における時間軸補正装置 |
-
1985
- 1985-07-19 JP JP60159570A patent/JPH069107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6220177A (ja) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2038593A (en) | Apparatus for extracting a synchronizing signal | |
| JPS6412143B2 (ja) | ||
| EP0146636B1 (en) | Synchronizing circuit | |
| US5910935A (en) | Vibration-resistant playback device having improved synchronization | |
| GB2168183A (en) | Digital data playback system | |
| US3883891A (en) | Redundant signal processing error reduction technique | |
| KR880001340B1 (ko) | 데이타 재생장치 | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPS6215946B2 (ja) | ||
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPH069107B2 (ja) | 時間軸補正装置 | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JPS6131549B2 (ja) | ||
| JPH0344394B2 (ja) | ||
| JP2734327B2 (ja) | トラックアドレス検出回路 | |
| KR860003534Y1 (ko) | 카운터를 이용한 데이터 구분기 | |
| JPS601675A (ja) | 誤り検出回路 | |
| JPS61296572A (ja) | 時間軸補正装置 | |
| JPS62206928A (ja) | 情報記憶装置 | |
| JPH0379890B2 (ja) | ||
| JPS6118273B2 (ja) | ||
| JPS6040569A (ja) | Ｐｃｍ信号の再生装置 | |
| JPH05290522A (ja) | 回転ヘッド形ディジタル信号再生装置 | |
| JPS61287079A (ja) | デイジタル信号再生装置 | |
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |