JPH0669659A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH0669659A JPH0669659A JP4245583A JP24558392A JPH0669659A JP H0669659 A JPH0669659 A JP H0669659A JP 4245583 A JP4245583 A JP 4245583A JP 24558392 A JP24558392 A JP 24558392A JP H0669659 A JPH0669659 A JP H0669659A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- conductor
- conductor layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 導体層の段差を絶縁接着層にて容易に埋める
ことが可能で、しかも導体層同士の電気接続用小孔をレ
ジンフローによって閉塞する恐れのない多層回路基板を
提供すること。 【構成】 ベース金属板１上に絶縁層２を介して下層回
路用導体層３が設けられ、さらにその上に絶縁接着層５
を介して上層回路用導体層４が積層されている。そして
パワーチップ７１，７２が実装される回路パターン部位
には複層回路部Ｓが形成されている。複層回路部Ｓは、
下層回路用導体層３と上層回路用導体層４とを、離間し
た２つのポイントＡ，Ｂにおいて短絡させ、１つの電流
経路を下層回路用導体層３と上層回路用導体層４とにま
たがらせて構成されている。
ことが可能で、しかも導体層同士の電気接続用小孔をレ
ジンフローによって閉塞する恐れのない多層回路基板を
提供すること。 【構成】 ベース金属板１上に絶縁層２を介して下層回
路用導体層３が設けられ、さらにその上に絶縁接着層５
を介して上層回路用導体層４が積層されている。そして
パワーチップ７１，７２が実装される回路パターン部位
には複層回路部Ｓが形成されている。複層回路部Ｓは、
下層回路用導体層３と上層回路用導体層４とを、離間し
た２つのポイントＡ，Ｂにおいて短絡させ、１つの電流
経路を下層回路用導体層３と上層回路用導体層４とにま
たがらせて構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、多層金属ベース基板等
のパワーチップと制御用チップとを同時実装させるのに
好適な多層回路基板に関するものである。
のパワーチップと制御用チップとを同時実装させるのに
好適な多層回路基板に関するものである。
【０００２】
【従来の技術】多層金属ベース基板の構造として、本出
願人は先に図３に示すような断面構造を提案している。
図において、ベース金属板１上に絶縁層２を介して下層
回路用導体層３０が形成され、さらにその上に上層回路
用導体層４０が両導体層の絶縁層を兼ねる絶縁接着層５
０を介して積層されている。
願人は先に図３に示すような断面構造を提案している。
図において、ベース金属板１上に絶縁層２を介して下層
回路用導体層３０が形成され、さらにその上に上層回路
用導体層４０が両導体層の絶縁層を兼ねる絶縁接着層５
０を介して積層されている。
【０００３】そして一般的に、下層回路用導体層３０に
はパワーチップ７１，７２がはんだ６を介して実装さ
れ、また上層回路用導体層４０には制御用チップ８がは
んだ６を介して実装され、必要に応じて小孔９を通して
下層回路用導体層３０と上層回路用導体層４０とが電気
接続されるものである。
はパワーチップ７１，７２がはんだ６を介して実装さ
れ、また上層回路用導体層４０には制御用チップ８がは
んだ６を介して実装され、必要に応じて小孔９を通して
下層回路用導体層３０と上層回路用導体層４０とが電気
接続されるものである。
【０００４】
【発明が解決しようとする課題】パワーチップが実装さ
れる回路パターン部位には、１０Ａを越えるような大電
流を要することがあり、上述した回路基板では該パワー
チップ７１，７２が実装される下層回路用導体層３０
は、その大電流に応じて層厚を厚くする必要がある。一
例を示せば、大電流を要しない制御用チップ８が実装さ
れる上層回路用導体層４０の層厚は３５μｍ程度である
のに対し、下層回路用導体層３０の層厚は電流容量に対
応すべく１０５μｍ程度必要である。
れる回路パターン部位には、１０Ａを越えるような大電
流を要することがあり、上述した回路基板では該パワー
チップ７１，７２が実装される下層回路用導体層３０
は、その大電流に応じて層厚を厚くする必要がある。一
例を示せば、大電流を要しない制御用チップ８が実装さ
れる上層回路用導体層４０の層厚は３５μｍ程度である
のに対し、下層回路用導体層３０の層厚は電流容量に対
応すべく１０５μｍ程度必要である。
【０００５】一方上層回路用導体層４０と下層回路用導
体層３０とは絶縁接着層５０によって接合され、また両
導体層間に必要な絶縁厚は４０〜６０μｍ程度である。
従って、絶縁接着層５０の厚さに比べ、下層回路用導体
層３０の厚さに基づく段差（図３中においてＴで表示）
がかなり大きく、該段差部Ｔを絶縁接着層５０によって
十分埋められないという問題があった。
体層３０とは絶縁接着層５０によって接合され、また両
導体層間に必要な絶縁厚は４０〜６０μｍ程度である。
従って、絶縁接着層５０の厚さに比べ、下層回路用導体
層３０の厚さに基づく段差（図３中においてＴで表示）
がかなり大きく、該段差部Ｔを絶縁接着層５０によって
十分埋められないという問題があった。
【０００６】またこの問題を解決すべく絶縁接着層５０
を厚肉とすると、段差部Ｔは埋められるものの、今度は
厚肉であるがゆえ上層回路用導体層４０の加熱接着時の
熱や圧力によって絶縁接着層５０がレジンフローを起こ
しやすくなり、両導体層同士の電気接続用の小孔９を前
記レジンフローによって閉塞してその後の両導体層のは
んだやワイヤボンディングによる電気接続を不可能とし
てしまうことがあるという問題があった。
を厚肉とすると、段差部Ｔは埋められるものの、今度は
厚肉であるがゆえ上層回路用導体層４０の加熱接着時の
熱や圧力によって絶縁接着層５０がレジンフローを起こ
しやすくなり、両導体層同士の電気接続用の小孔９を前
記レジンフローによって閉塞してその後の両導体層のは
んだやワイヤボンディングによる電気接続を不可能とし
てしまうことがあるという問題があった。
【０００７】従って本発明は、導体層の段差を絶縁接着
層にて容易に埋めることが可能で、しかも導体層同士の
電気接続用小孔をレジンフローによって閉塞する恐れの
ない多層回路基板を提供することを課題とする。
層にて容易に埋めることが可能で、しかも導体層同士の
電気接続用小孔をレジンフローによって閉塞する恐れの
ない多層回路基板を提供することを課題とする。
【０００８】
【課題を解決するための手段】本発明の多層回路基板
は、基板上に導体層を絶縁層を介して複数層積層してな
る多層回路基板であって、回路パターンの電流容量を増
大すべく任意の導体層同士を離間した２ポイントにおい
て短絡させ、１つの電流経路を２層以上の導体層にまた
がらせた複層回路部を形成したことを特徴とするもので
ある。
は、基板上に導体層を絶縁層を介して複数層積層してな
る多層回路基板であって、回路パターンの電流容量を増
大すべく任意の導体層同士を離間した２ポイントにおい
て短絡させ、１つの電流経路を２層以上の導体層にまた
がらせた複層回路部を形成したことを特徴とするもので
ある。
【０００９】
【作用】上記した複層回路部を設ける構成とすることに
より、各導体層を薄肉化しても、パワーチップ等の大電
流を要する部品の実装に対応することが可能となる。す
なわち、従来品では一つの導体でパワーチップを実装し
得る電流容量に対応すべく相応に厚肉化させていたが、
本発明においては、任意の導体層同士を離間した２ポイ
ントにおいて短絡させることにより、２以上の導体層に
よって電流を分担させる構成であるので、一つの導体は
薄くとも電流容量に応じて相応の導体厚さとすることが
可能となる。従って各導体層を薄肉化できるので、前述
した導体の段差を絶接着層で埋め難いという問題は解消
できる。
より、各導体層を薄肉化しても、パワーチップ等の大電
流を要する部品の実装に対応することが可能となる。す
なわち、従来品では一つの導体でパワーチップを実装し
得る電流容量に対応すべく相応に厚肉化させていたが、
本発明においては、任意の導体層同士を離間した２ポイ
ントにおいて短絡させることにより、２以上の導体層に
よって電流を分担させる構成であるので、一つの導体は
薄くとも電流容量に応じて相応の導体厚さとすることが
可能となる。従って各導体層を薄肉化できるので、前述
した導体の段差を絶接着層で埋め難いという問題は解消
できる。
【００１０】
【実施例】以下図面に基づいて本発明の一実施例を詳細
に説明する。図１は本発明にかかる多層回路基板を示す
断面図であり、図２は図１における要部（複層回路部
Ｓ）の拡大断面図である。
に説明する。図１は本発明にかかる多層回路基板を示す
断面図であり、図２は図１における要部（複層回路部
Ｓ）の拡大断面図である。
【００１１】本実施例品は２層構造の金属ベース基板を
例示しており、ベース金属板１上に絶縁層２を介して下
層回路用導体層３が設けられ、さらにその上に絶縁接着
層５を介して上層回路用導体層４が積層されている。そ
して当該回路基板には、パワーチップ７１，７２や制御
用チップ８がはんだ６，６１，６２等を介して実装され
るのであるが、パワーチップ７１，７２が実装される回
路パターン部位には前述の複層回路部Ｓが形成されてい
る。
例示しており、ベース金属板１上に絶縁層２を介して下
層回路用導体層３が設けられ、さらにその上に絶縁接着
層５を介して上層回路用導体層４が積層されている。そ
して当該回路基板には、パワーチップ７１，７２や制御
用チップ８がはんだ６，６１，６２等を介して実装され
るのであるが、パワーチップ７１，７２が実装される回
路パターン部位には前述の複層回路部Ｓが形成されてい
る。
【００１２】複層回路部Ｓは、下層回路用導体層３と上
層回路用導体層４とを、離間した２つのポイントＡ，Ｂ
において短絡させ、１つの電流経路Ｃ（ポイントＡとポ
イントＢとの間の電流経路）を下層回路用導体層３と上
層回路用導体層４とにまたがらせて構成されている。か
かる構成とすることにより、仮にポイントＡ，Ｂ間の電
流容量に対応する導体厚さが１０５μｍ必要であるとす
るならば、上層と下層の２つの導体層３，４でその必要
な導体厚さを負担すれば良く、例えば下層回路用導体層
３を７０μｍ、上層回路用導体層４を３５μｍの厚さと
すれば良い。
層回路用導体層４とを、離間した２つのポイントＡ，Ｂ
において短絡させ、１つの電流経路Ｃ（ポイントＡとポ
イントＢとの間の電流経路）を下層回路用導体層３と上
層回路用導体層４とにまたがらせて構成されている。か
かる構成とすることにより、仮にポイントＡ，Ｂ間の電
流容量に対応する導体厚さが１０５μｍ必要であるとす
るならば、上層と下層の２つの導体層３，４でその必要
な導体厚さを負担すれば良く、例えば下層回路用導体層
３を７０μｍ、上層回路用導体層４を３５μｍの厚さと
すれば良い。
【００１３】上記したベース金属板１としては、アルミ
ニウム、鉄、銅等の熱伝導性に優れる金属やその複合体
が使用できる。また絶縁層２としては、通常の基板に用
いられる絶縁材料が使用できるが、ベース金属板１によ
る放熱が効率良く行われるようにするため、例えばエポ
キシ、アクリルエポキシ、ポリイミド、ポリアミドイミ
ド等の熱伝導性に優れる樹脂が好適に使用でき、その厚
さは１０〜３００μｍ、好ましくは５０〜２００μｍ程
度が適当である。なお、上記の樹脂に無機酸化物微粉や
その他の良熱伝導性微粉を充填し、熱伝導性をさらに向
上させたものも好適に使用できる。
ニウム、鉄、銅等の熱伝導性に優れる金属やその複合体
が使用できる。また絶縁層２としては、通常の基板に用
いられる絶縁材料が使用できるが、ベース金属板１によ
る放熱が効率良く行われるようにするため、例えばエポ
キシ、アクリルエポキシ、ポリイミド、ポリアミドイミ
ド等の熱伝導性に優れる樹脂が好適に使用でき、その厚
さは１０〜３００μｍ、好ましくは５０〜２００μｍ程
度が適当である。なお、上記の樹脂に無機酸化物微粉や
その他の良熱伝導性微粉を充填し、熱伝導性をさらに向
上させたものも好適に使用できる。
【００１４】前記下層回路用導体層３及び上層回路用導
体層４としては、銅、ニッケル、金、アルミニウム等の
金属や、それらのメッキ、クラッド等による複合体が好
適に使用できるが、これら以外にも適宜な導電体が使用
できる。各導体層は、例えばレジストとパターンマスク
を介してエッチング方式等により、導体層の不要部分を
除去することにより形成することができる。
体層４としては、銅、ニッケル、金、アルミニウム等の
金属や、それらのメッキ、クラッド等による複合体が好
適に使用できるが、これら以外にも適宜な導電体が使用
できる。各導体層は、例えばレジストとパターンマスク
を介してエッチング方式等により、導体層の不要部分を
除去することにより形成することができる。
【００１５】また、下層回路用導体層３と上層回路用導
体層４とを接合すると共に両導体層の絶縁層を兼ねる絶
縁接着層５としては、電気絶縁性を有し、前記絶縁層２
の材料及び上記導体層３，４と良好な接着性を示す接着
剤であればいずれも使用でき、例えばエポキシ系接着
剤、アクリル系接着剤、ポリイミド系接着剤等の耐熱性
に優れるものが好適に使用できる。
体層４とを接合すると共に両導体層の絶縁層を兼ねる絶
縁接着層５としては、電気絶縁性を有し、前記絶縁層２
の材料及び上記導体層３，４と良好な接着性を示す接着
剤であればいずれも使用でき、例えばエポキシ系接着
剤、アクリル系接着剤、ポリイミド系接着剤等の耐熱性
に優れるものが好適に使用できる。
【００１６】絶縁接着層５は、上層回路用導体層４の片
面に上記接着剤を塗布する方法、半硬化状態とした接着
剤シートを上層回路用導体層４の片面に被着しておく方
法等により形成される。また、ポリイミド等の電気絶縁
性樹脂フィルムの両面に接着剤を被覆したもの、あるい
はガラス織布に接着剤を含浸させたもの等を絶縁接着層
５としても良い。
面に上記接着剤を塗布する方法、半硬化状態とした接着
剤シートを上層回路用導体層４の片面に被着しておく方
法等により形成される。また、ポリイミド等の電気絶縁
性樹脂フィルムの両面に接着剤を被覆したもの、あるい
はガラス織布に接着剤を含浸させたもの等を絶縁接着層
５としても良い。
【００１７】本発明のように複層回路部Ｓを設ければ各
導体層を薄肉化できるので、絶縁接着層５の厚さを各導
体層間の電気絶縁性が最低限確保できる程度の厚さ（４
０〜６０μｍ程度）でも、導体層の段差（図１に示す実
施例では下層回路用導体層３による段差Ｔ）を十分に埋
めることができる。また段差Ｔが埋め易いということ
は、該基板の製造過程において上層回路用導体層４の加
熱加圧接着時に加圧力が低くて済むということになり、
絶縁接着層５が薄肉で済むということも相俟って、制御
用チップ８の実装箇所などに設けられる小孔９底面への
絶縁接着層５の材料のレジンフローが生じにくくなると
いう利点がある。
導体層を薄肉化できるので、絶縁接着層５の厚さを各導
体層間の電気絶縁性が最低限確保できる程度の厚さ（４
０〜６０μｍ程度）でも、導体層の段差（図１に示す実
施例では下層回路用導体層３による段差Ｔ）を十分に埋
めることができる。また段差Ｔが埋め易いということ
は、該基板の製造過程において上層回路用導体層４の加
熱加圧接着時に加圧力が低くて済むということになり、
絶縁接着層５が薄肉で済むということも相俟って、制御
用チップ８の実装箇所などに設けられる小孔９底面への
絶縁接着層５の材料のレジンフローが生じにくくなると
いう利点がある。
【００１８】導体層同士の短絡方法には特に制限はない
が、好ましくは本実施例で例示しているように、回路パ
ターンの電流容量を増大させたい配線部の離間した２つ
のポイントＡ，Ｂにおいて上層回路用導体層４を所要の
面積除去して孔を形成して下層回路用導体層３を表出さ
せておき、該孔に半田等の低融点金属を流し込んだり、
あるいはこの孔を利用してワイヤボンディングや導電性
ペーストの印刷等により、両導体層３，４を短絡させる
方法があげられる。
が、好ましくは本実施例で例示しているように、回路パ
ターンの電流容量を増大させたい配線部の離間した２つ
のポイントＡ，Ｂにおいて上層回路用導体層４を所要の
面積除去して孔を形成して下層回路用導体層３を表出さ
せておき、該孔に半田等の低融点金属を流し込んだり、
あるいはこの孔を利用してワイヤボンディングや導電性
ペーストの印刷等により、両導体層３，４を短絡させる
方法があげられる。
【００１９】以上本実施例では、２層の導体層を有する
金属ベース基板について説明したが、導体層は２層以上
の多層であっても良く、この場合は導体層群のうちの任
意の２層または３層以上を本実施例に準じて２ポイント
で短絡させて電流経路を任意の２層または３層以上にま
たがらせ、回路パターンの一部の電流容量を増大させる
ことも勿論可能である。また金属ベース基板に限らず、
セラミック基板、プラスチック基板等からなる各種多層
配線板にも本発明は適用可能である。
金属ベース基板について説明したが、導体層は２層以上
の多層であっても良く、この場合は導体層群のうちの任
意の２層または３層以上を本実施例に準じて２ポイント
で短絡させて電流経路を任意の２層または３層以上にま
たがらせ、回路パターンの一部の電流容量を増大させる
ことも勿論可能である。また金属ベース基板に限らず、
セラミック基板、プラスチック基板等からなる各種多層
配線板にも本発明は適用可能である。
【００２０】
【発明の効果】以上説明した通りの本発明の多層回路基
板によれば、各導体層を薄肉化することが可能となる。
従って絶縁接着層による導体層同士の接合を、導体層の
段差を十分埋められないという問題なしに極めて良好に
行うことができ、製品の信頼性を向上させることができ
る。また厚肉の導体層が不要であるので、回路パターン
の作成の際にエッチング等の処理が短時間で行えると共
に、材料費も安価で済むという効果を奏する。
板によれば、各導体層を薄肉化することが可能となる。
従って絶縁接着層による導体層同士の接合を、導体層の
段差を十分埋められないという問題なしに極めて良好に
行うことができ、製品の信頼性を向上させることができ
る。また厚肉の導体層が不要であるので、回路パターン
の作成の際にエッチング等の処理が短時間で行えると共
に、材料費も安価で済むという効果を奏する。
【００２１】一方、電流経路を２層以上の導体層にまた
がらせることにより、その回路パターン部位の電流容量
を自在に大きくできるので、例えば多層の導体層を短絡
する、あるいは導体層の厚さを各層とも厚くする等の手
段により、より大電流に対応可能な回路基板を提供でき
るという利点もある。
がらせることにより、その回路パターン部位の電流容量
を自在に大きくできるので、例えば多層の導体層を短絡
する、あるいは導体層の厚さを各層とも厚くする等の手
段により、より大電流に対応可能な回路基板を提供でき
るという利点もある。
【図１】本発明の多層回路基板の一例を示す断面図であ
る。
る。
【図２】図１の要部拡大断面図である。
【図３】従来の多層回路基板を示す断面図である。
１ 金属ベース板 ２ 絶縁層 ３ 下層回路用導体層 ４ 上層回路用導体層 ５ 絶縁接着層 Ａ，Ｂ 離間した２ポイント Ｃ 電流経路 Ｓ 複層回路部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12
Claims (1)
- 【請求項１】 基板上に導体層を絶縁層を介して複数層
積層してなる多層回路基板であって、回路パターンの電
流容量を増大すべく任意の導体層同士を離間した２ポイ
ントにおいて短絡させ、１つの電流経路を２層以上の導
体層にまたがらせた複層回路部を形成したことを特徴と
する多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245583A JPH0669659A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245583A JPH0669659A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669659A true JPH0669659A (ja) | 1994-03-11 |
Family
ID=17135891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245583A Pending JPH0669659A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0457764A1 (en) * | 1988-12-23 | 1991-11-27 | Du Pont | NEGATIVE TONER IN SOLID BLOCK. |
-
1992
- 1992-08-20 JP JP4245583A patent/JPH0669659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0457764A1 (en) * | 1988-12-23 | 1991-11-27 | Du Pont | NEGATIVE TONER IN SOLID BLOCK. |
| EP0457764B1 (en) * | 1988-12-23 | 1995-09-27 | E.I. Du Pont De Nemours And Company | Negatively chargeable dry toner composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100502498B1 (ko) | 다층 회로 기판 및 그 제조 방법 | |
| US5780776A (en) | Multilayer circuit board unit | |
| US4385202A (en) | Electronic circuit interconnection system | |
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| US6328201B1 (en) | Multilayer wiring substrate and method for producing the same | |
| US4472762A (en) | Electronic circuit interconnection system | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| EP0981268A1 (en) | Circuit board with an electronic component mounted thereon and multi-layer board | |
| JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| US20180302977A1 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
| JPH06120670A (ja) | 多層配線基板 | |
| US4546406A (en) | Electronic circuit interconnection system | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| JP2833642B2 (ja) | 多層配線基板及びその製造方法 | |
| US5475263A (en) | Thick film hybrid multilayer circuit | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JPH0669659A (ja) | 多層回路基板 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPH05327152A (ja) | 配線基板及びその製造方法 | |
| JPS6364079B2 (ja) | ||
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP3429743B2 (ja) | 配線基板 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 |