JPH0669456A - メモリセル - Google Patents
メモリセルInfo
- Publication number
- JPH0669456A JPH0669456A JP4036619A JP3661992A JPH0669456A JP H0669456 A JPH0669456 A JP H0669456A JP 4036619 A JP4036619 A JP 4036619A JP 3661992 A JP3661992 A JP 3661992A JP H0669456 A JPH0669456 A JP H0669456A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- transistor
- drain
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 メモリセルを構成する各インバータを構成す
る一方のトランジスタは基板の上方に配置した多結晶シ
リコン層に形成された第1導電型の2つの第1領域にソ
ース及びドレインを有し、伝送用トランジスタは基板の
表面に形成された第2導電型の不純物導入層からなる2
つの第2領域にソース及びドレインを有し、少なくとも
一方の前記インバータの前記第1領域の一方と前記伝送
用トランジスタの前記第2領域の一方との電気的接続経
路間に第2導電型の多結晶シリコン層を介在してなる。 【効果】 薄膜トランジスタを用いたメモリセル内にお
いて、配線材料としてAl等の金属材料を用いないの
で、大きなコンタクトホールが必要なく、サイズを縮小
できる。
る一方のトランジスタは基板の上方に配置した多結晶シ
リコン層に形成された第1導電型の2つの第1領域にソ
ース及びドレインを有し、伝送用トランジスタは基板の
表面に形成された第2導電型の不純物導入層からなる2
つの第2領域にソース及びドレインを有し、少なくとも
一方の前記インバータの前記第1領域の一方と前記伝送
用トランジスタの前記第2領域の一方との電気的接続経
路間に第2導電型の多結晶シリコン層を介在してなる。 【効果】 薄膜トランジスタを用いたメモリセル内にお
いて、配線材料としてAl等の金属材料を用いないの
で、大きなコンタクトホールが必要なく、サイズを縮小
できる。
Description
【0001】
【産業上の利用分野】本発明はCMOS(相補型MOS
トランジスタ)を用いた半導体RAM(ランダム・アク
セス・メモリ)に関するものである。
トランジスタ)を用いた半導体RAM(ランダム・アク
セス・メモリ)に関するものである。
【0002】
【従来の技術】従来CMOSRAMに用いられているメ
モリのセルを図1に示す。Pチャネルトランジスタ3,
4、及びNチャネルトランジスタ5,6より成るインバ
ータのループ接続によるフリップフロップに対しアドレ
ス線ADRによりON−OFFを制御させるNチャネル
トランジスタ(トランスファゲート)1,2を介してデ
ータの入力線であるBIT、及び
モリのセルを図1に示す。Pチャネルトランジスタ3,
4、及びNチャネルトランジスタ5,6より成るインバ
ータのループ接続によるフリップフロップに対しアドレ
ス線ADRによりON−OFFを制御させるNチャネル
トランジスタ(トランスファゲート)1,2を介してデ
ータの入力線であるBIT、及び
【0003】
【数1】
【0004】に接続されている。メモリセルのリード状
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがONした時伝達する。このCMOSメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、CMOSであることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆ど電力が消費されないことと、又動
作状態においても、N−MOSに比しパワーの消費が少
ないことであり、低電力動作ということでかなり多方面
に活用されている。
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがONした時伝達する。このCMOSメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、CMOSであることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆ど電力が消費されないことと、又動
作状態においても、N−MOSに比しパワーの消費が少
ないことであり、低電力動作ということでかなり多方面
に活用されている。
【0005】
【発明が解決しようとする課題】一方このCMOSメモ
リの欠点としてはそのセルサイズが大きく、従ってN−
MOSのRAMに比し同じチップサイズに格納されるメ
モリの容量が小さく、大容量化がむずかしいことにあ
る。この根本原因はCMOSであるために平面的にPチ
ャネルトランジスタを作成するスペース、及びNチャネ
ルを絶縁しかつ基板となるP- ウェルを作成、分離する
スペースが必要となることにある。
リの欠点としてはそのセルサイズが大きく、従ってN−
MOSのRAMに比し同じチップサイズに格納されるメ
モリの容量が小さく、大容量化がむずかしいことにあ
る。この根本原因はCMOSであるために平面的にPチ
ャネルトランジスタを作成するスペース、及びNチャネ
ルを絶縁しかつ基板となるP- ウェルを作成、分離する
スペースが必要となることにある。
【0006】本発明は上記の欠点を除去するものであ
り、Pチャネルトランジスタを、それと同等の働きをす
る多結晶シリコン膜を用いた薄膜トランジスタで置き換
えることによりメモリセルのサイズを大幅に低減化する
ことを目的とする。
り、Pチャネルトランジスタを、それと同等の働きをす
る多結晶シリコン膜を用いた薄膜トランジスタで置き換
えることによりメモリセルのサイズを大幅に低減化する
ことを目的とする。
【0007】
【課題を解決するための手段】本発明は、CMOSイン
バータを相互接続しフリップフロップを構成するCMO
Sメモリセルにおいて、基板上方に一方の導電型の薄膜
トランジスタを、基板表面に他方の導電型のトランジス
タを作成し、前記の各々のトランジスタのドレイン同士
を接続したCMOSインバータより構成されることを特
徴とする。
バータを相互接続しフリップフロップを構成するCMO
Sメモリセルにおいて、基板上方に一方の導電型の薄膜
トランジスタを、基板表面に他方の導電型のトランジス
タを作成し、前記の各々のトランジスタのドレイン同士
を接続したCMOSインバータより構成されることを特
徴とする。
【0008】
【実施例】図2(a)は本発明によるメモリセルの平面
パターン図例、(b)にはABの断面図を示す。選択酸
化マスクの境界18内にソース・ドレイン領域となる部
分が存在する。選択酸化によるフィールド膜形成後にゲ
ート酸化膜を成長させてから第1層目の多結晶シリコン
と基板30の接続をするためのコンタクトホール10,
11の開孔をした後に第1層目の多結晶シリコン19,
20,21,27(斜線部のパターン)をデポジション
した後に全面にPイオンを打ち込んでソース・ドレイン
31,32,33を形成する。この後第2フィールド膜
36をデポジション、ゲートとなる多結晶シリコン1
9,20上の第2フィールド膜を除去し、前記多結晶シ
リコン19,20上を熱酸化して薄膜トランジスタのゲ
ート絶縁膜を形成する。その後第1層と第2層目の多結
晶シリコンを接続するコンタクトホール12,13,1
4を開孔し薄膜トランジスタのチャネル、及びソース・
ドレインを形成する第2層目の多結晶シリコン層22,
23(点部のパターン)をデポジションし選択的にP+
拡散をする。更に第3フィールド膜35をデポジション
した後にコンタクトホール15,16を開孔後Al−S
i層24,25,26を形成する。この結果N+ 拡散層
31を(−)電源VSSに接続されたソース、32をドレ
イン、多結晶シリコン20をゲートとするNチャネルト
ランジスタと、多結晶シリコン層22において(+)電
源VDDに接続されたソース55、チャネル54、ドレイ
ン56、多結晶シリコン20をゲートとするPチャネル
トランジスタが形成され、各々のドレインがダイオード
を介して接続されるCMOSのインバータが構成でき
る。
パターン図例、(b)にはABの断面図を示す。選択酸
化マスクの境界18内にソース・ドレイン領域となる部
分が存在する。選択酸化によるフィールド膜形成後にゲ
ート酸化膜を成長させてから第1層目の多結晶シリコン
と基板30の接続をするためのコンタクトホール10,
11の開孔をした後に第1層目の多結晶シリコン19,
20,21,27(斜線部のパターン)をデポジション
した後に全面にPイオンを打ち込んでソース・ドレイン
31,32,33を形成する。この後第2フィールド膜
36をデポジション、ゲートとなる多結晶シリコン1
9,20上の第2フィールド膜を除去し、前記多結晶シ
リコン19,20上を熱酸化して薄膜トランジスタのゲ
ート絶縁膜を形成する。その後第1層と第2層目の多結
晶シリコンを接続するコンタクトホール12,13,1
4を開孔し薄膜トランジスタのチャネル、及びソース・
ドレインを形成する第2層目の多結晶シリコン層22,
23(点部のパターン)をデポジションし選択的にP+
拡散をする。更に第3フィールド膜35をデポジション
した後にコンタクトホール15,16を開孔後Al−S
i層24,25,26を形成する。この結果N+ 拡散層
31を(−)電源VSSに接続されたソース、32をドレ
イン、多結晶シリコン20をゲートとするNチャネルト
ランジスタと、多結晶シリコン層22において(+)電
源VDDに接続されたソース55、チャネル54、ドレイ
ン56、多結晶シリコン20をゲートとするPチャネル
トランジスタが形成され、各々のドレインがダイオード
を介して接続されるCMOSのインバータが構成でき
る。
【0009】図5に図2に示したセルパターンの回路図
を示す。Nチャネルトランジスタ40〜43はバルクシ
リコン単結晶中に又、Pチャネルトランジスタ44,4
5は多結晶薄膜トランジスタとして形成され、ダイオー
ド46,47はPチャネルとNチャネルトランジスタの
多結晶シリコンにより接続点に発生するダイオードであ
り、このダイオードはメモリの動作上は障害とならな
い。
を示す。Nチャネルトランジスタ40〜43はバルクシ
リコン単結晶中に又、Pチャネルトランジスタ44,4
5は多結晶薄膜トランジスタとして形成され、ダイオー
ド46,47はPチャネルとNチャネルトランジスタの
多結晶シリコンにより接続点に発生するダイオードであ
り、このダイオードはメモリの動作上は障害とならな
い。
【0010】一般に多結晶シリコン層は単結晶シリコン
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にOFFリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果次のことが
わかった。図3に示すように多結晶シリコンのデポジシ
ョン温度を700℃以下にすると移動度が改善され、特
に500℃近辺では10に近い特性が得られた。又OF
Fリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、OFFリークの改善が可能である。
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にOFFリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果次のことが
わかった。図3に示すように多結晶シリコンのデポジシ
ョン温度を700℃以下にすると移動度が改善され、特
に500℃近辺では10に近い特性が得られた。又OF
Fリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、OFFリークの改善が可能である。
【0011】図4は500℃で多結晶シリコンをデポジ
ションし、更にチャネル部にイオン打ち込みによりPイ
オンをライトドープし、ゲート酸化膜を1100℃で形
成して得られたメモリセルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。
ションし、更にチャネル部にイオン打ち込みによりPイ
オンをライトドープし、ゲート酸化膜を1100℃で形
成して得られたメモリセルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。
【0012】
【発明の効果】本発明はCMOSRAMに用いるメモリ
セルを構成するPチャネルとNチャネルのトランジスタ
を積層配置するものであり、同じデザインルールで構成
した従来のセルの約二分の一のサイズとなり5μmルー
ルでは従来4Kbitが限度であったが、本発明の実施
により16Kbitにも手が届くようになった。
セルを構成するPチャネルとNチャネルのトランジスタ
を積層配置するものであり、同じデザインルールで構成
した従来のセルの約二分の一のサイズとなり5μmルー
ルでは従来4Kbitが限度であったが、本発明の実施
により16Kbitにも手が届くようになった。
【図1】 CMOSRAMのセル図。
【図2】 (a)は本発明によるCMOSRAMの平面
図 (b)は断面図。
図 (b)は断面図。
【図3】 多結晶シリコンの移動度とデポジションの温
度の関係を示す図。
度の関係を示す図。
【図4】 本発明により得られた多結晶シリコントラン
ジスタの特性を示す図。
ジスタの特性を示す図。
【図5】 図2の回路図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年3月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 メモリセル
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタを用い
たメモリセルに関するものである。
たメモリセルに関するものである。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】
【発明が解決しようとする課題】一方このCMOSメモ
リの欠点としてはそのセルサイズが大きく、従ってN−
MOSのRAMに比し同じチップサイズに格納されるメ
モリの容量が小さく、大容量化がむずかしいことにあ
る。この根本原因はCMOSであるために平面的にPチ
ャネルトランジスタを作成するスペース、及びNチャネ
ルを絶縁しかつ基板となるP−ウェルを作成、分離する
スペースが必要となることにある。そこで従来では、イ
ンバータを構成する一方のトランジスタを薄膜トランジ
スタで構成し、基板に形成したトランジスタの上方に積
層して配置することにより、インバータのサイズを縮小
することが提案されているが、基板中に形成される駆動
トランジスタのソース、ドレイン等の拡散層と多結晶シ
リコン層で形成されるソース、ドレインはAl等の配線
材料を使って接続されていた。しかしながら、メモリセ
ルとしては、基板に形成されデータを伝送する伝送用ト
ランジスタのソース、ドレインと薄膜トランジスタのソ
ース、ドレインを接続する必要性が生ずるにもかかわら
ず、その部分の接続をどうすれば良いかについての考察
はなされていなかった。仮に、Al等の配線材料を用い
る場合はコンタクトホールにかなりの面積を必要とし、
高集積化の面からは望ましいものではない。
リの欠点としてはそのセルサイズが大きく、従ってN−
MOSのRAMに比し同じチップサイズに格納されるメ
モリの容量が小さく、大容量化がむずかしいことにあ
る。この根本原因はCMOSであるために平面的にPチ
ャネルトランジスタを作成するスペース、及びNチャネ
ルを絶縁しかつ基板となるP−ウェルを作成、分離する
スペースが必要となることにある。そこで従来では、イ
ンバータを構成する一方のトランジスタを薄膜トランジ
スタで構成し、基板に形成したトランジスタの上方に積
層して配置することにより、インバータのサイズを縮小
することが提案されているが、基板中に形成される駆動
トランジスタのソース、ドレイン等の拡散層と多結晶シ
リコン層で形成されるソース、ドレインはAl等の配線
材料を使って接続されていた。しかしながら、メモリセ
ルとしては、基板に形成されデータを伝送する伝送用ト
ランジスタのソース、ドレインと薄膜トランジスタのソ
ース、ドレインを接続する必要性が生ずるにもかかわら
ず、その部分の接続をどうすれば良いかについての考察
はなされていなかった。仮に、Al等の配線材料を用い
る場合はコンタクトホールにかなりの面積を必要とし、
高集積化の面からは望ましいものではない。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】本発明は薄膜トランジスタのソース、ドレ
インを構成する第1領域と、基板に形成される伝送用M
OS型トランジスタのソース、ドレインを構成する第2
領域とを同一導電型の多結晶シリコンを介在して接続す
ることにより、大きなコンタクトホールを必要としない
ようにしたものである。
インを構成する第1領域と、基板に形成される伝送用M
OS型トランジスタのソース、ドレインを構成する第2
領域とを同一導電型の多結晶シリコンを介在して接続す
ることにより、大きなコンタクトホールを必要としない
ようにしたものである。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【課題を解決するための手段】2つのインバータの入出
力を交差接続してなるフリップフロップと、該フリップ
フロップの入出力節点とデータ線との間でデータの伝送
をなす伝送用トランジスタとを有するメモリセルに於い
て、前記各インバータを構成する一方のトランジスタは
基板の上方に配置した多結晶シリコン層に形成された第
1導電型の2つの第1領域にソース及びドレインを有
し、前記伝送用トランジスタは前記基板の表面に形成さ
れた第2導電型の不純物導入層からなる2つの第2領域
にソース及びドレインを有し、少なくとも一方の前記イ
ンバータの前記第1領域の一方と前記伝送用トランジス
タの前記第2領域の一方との電気的接続経路間に第2導
電型の多結晶シリコン層を介在してなることを特徴とす
る。前記各インバータを構成する前記一方のトランジス
タは薄膜トランジスタであり、一方の前記インバータの
前記第1領域の一方と前記伝送用トランジスタの前記第
2領域の一方との電気的接続経路間に介在される前記第
2導電型の多結晶シリコン層は、他方の前記インバータ
の薄膜トランジスタのゲート電極を延在させた配線層で
あることを特徴とする。
力を交差接続してなるフリップフロップと、該フリップ
フロップの入出力節点とデータ線との間でデータの伝送
をなす伝送用トランジスタとを有するメモリセルに於い
て、前記各インバータを構成する一方のトランジスタは
基板の上方に配置した多結晶シリコン層に形成された第
1導電型の2つの第1領域にソース及びドレインを有
し、前記伝送用トランジスタは前記基板の表面に形成さ
れた第2導電型の不純物導入層からなる2つの第2領域
にソース及びドレインを有し、少なくとも一方の前記イ
ンバータの前記第1領域の一方と前記伝送用トランジス
タの前記第2領域の一方との電気的接続経路間に第2導
電型の多結晶シリコン層を介在してなることを特徴とす
る。前記各インバータを構成する前記一方のトランジス
タは薄膜トランジスタであり、一方の前記インバータの
前記第1領域の一方と前記伝送用トランジスタの前記第
2領域の一方との電気的接続経路間に介在される前記第
2導電型の多結晶シリコン層は、他方の前記インバータ
の薄膜トランジスタのゲート電極を延在させた配線層で
あることを特徴とする。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】
【実施例】図2(a)は本発明によるメモリセルの平面
パターン図例、(b)にはABの断面図を示す。選択酸
化マスクの境界18内にソース・ドレイン領域となる部
分が存在する。選択酸化によるフィールド膜形成後にゲ
ート酸化膜を成長させてから第1層目の多結晶シリコン
と基板30の接続をするためのコンタクトホール10,
11の開孔をした後に第1層目の多結晶シリコン19,
20,21,27(斜線部のパターン)をデポジション
した後に全面にPイオンを打ち込んでソース・ドレイン
31,32,33を形成する。この後第2フィールド膜
36をデポジション、ゲートとなる多結晶シリコン1
9,20上の第2フィールド膜を除去し、前記多結晶シ
リコン19,20上を熱酸化して薄膜トランジスタのゲ
ート絶縁膜を形成する。その後第1層と第2層目の多結
晶シリコンを接続するコンタクトホール12,13,1
4を開孔し薄膜トランジスタのチャネル、及びソース・
ドレインを形成する第2層目の多結晶シリコン層22,
23(点部のパターン)をデポジションし選択的にP+
拡散をする。更に第3フィールド膜35をデポジション
した後にコンタクトホール15,16を開孔後Al−S
i層24,25,26を形成する。この結果N+拡散層
31を(−)電源VSSに接続されたソース、32をド
レイン、多結晶シリコン20をゲートとするNチャネル
トランジスタと、多結晶シリコン層22において(+)
電源VDDに接続されたソース55、チャネル54、ド
レイン56、多結晶シリコン20をゲートとするPチャ
ネルトランジスタが形成され、各々のドレインがダイオ
ードを介して接続されるCMOSのインバータが構成で
きる。また、伝送用トランジスタはN+拡散層32,3
3をソース、ドレインとし、多結晶シリコン21をゲー
トとするNチャネルトランジスタであり、拡散層33に
おいてデータ線25と接続される。
パターン図例、(b)にはABの断面図を示す。選択酸
化マスクの境界18内にソース・ドレイン領域となる部
分が存在する。選択酸化によるフィールド膜形成後にゲ
ート酸化膜を成長させてから第1層目の多結晶シリコン
と基板30の接続をするためのコンタクトホール10,
11の開孔をした後に第1層目の多結晶シリコン19,
20,21,27(斜線部のパターン)をデポジション
した後に全面にPイオンを打ち込んでソース・ドレイン
31,32,33を形成する。この後第2フィールド膜
36をデポジション、ゲートとなる多結晶シリコン1
9,20上の第2フィールド膜を除去し、前記多結晶シ
リコン19,20上を熱酸化して薄膜トランジスタのゲ
ート絶縁膜を形成する。その後第1層と第2層目の多結
晶シリコンを接続するコンタクトホール12,13,1
4を開孔し薄膜トランジスタのチャネル、及びソース・
ドレインを形成する第2層目の多結晶シリコン層22,
23(点部のパターン)をデポジションし選択的にP+
拡散をする。更に第3フィールド膜35をデポジション
した後にコンタクトホール15,16を開孔後Al−S
i層24,25,26を形成する。この結果N+拡散層
31を(−)電源VSSに接続されたソース、32をド
レイン、多結晶シリコン20をゲートとするNチャネル
トランジスタと、多結晶シリコン層22において(+)
電源VDDに接続されたソース55、チャネル54、ド
レイン56、多結晶シリコン20をゲートとするPチャ
ネルトランジスタが形成され、各々のドレインがダイオ
ードを介して接続されるCMOSのインバータが構成で
きる。また、伝送用トランジスタはN+拡散層32,3
3をソース、ドレインとし、多結晶シリコン21をゲー
トとするNチャネルトランジスタであり、拡散層33に
おいてデータ線25と接続される。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】図5に図2に示したセルパターンの回路図
を示す。Nチャネルトランジスタ40〜43はバルクシ
リコン単結晶中に又、Pチャネルトランジスタ44,4
5は多結晶薄膜トランジスタとして形成され、ダイオー
ド46,47はPチャネルの薄膜トランジスタのドレイ
ンとなる第1領域とN型多結晶シリコン層との接続点に
発生するダイオードであり、このダイオードはメモリの
動作上は障害とならない。
を示す。Nチャネルトランジスタ40〜43はバルクシ
リコン単結晶中に又、Pチャネルトランジスタ44,4
5は多結晶薄膜トランジスタとして形成され、ダイオー
ド46,47はPチャネルの薄膜トランジスタのドレイ
ンとなる第1領域とN型多結晶シリコン層との接続点に
発生するダイオードであり、このダイオードはメモリの
動作上は障害とならない。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】
【発明の効果】以上のような構成とすることにより、配
線材料上してAl等の金属材料を用いたコンタクトホー
ルも必要なくなり、メモリセルのサイズを縮小できる。
また、多結晶シリコン同士を接続するに際して、多結晶
シリコンのPN接合が形成されたとしても、多結晶同士
のPN接合はリーク電流が大きいので、メモリセルの動
作に支障を与えない。更に、薄膜トランジスタと伝送用
トランジスタとをゲート電極を延在させた配線を介在さ
せることにより接続するようにしたのでメモリセルのサ
イズがより縮小できる。
線材料上してAl等の金属材料を用いたコンタクトホー
ルも必要なくなり、メモリセルのサイズを縮小できる。
また、多結晶シリコン同士を接続するに際して、多結晶
シリコンのPN接合が形成されたとしても、多結晶同士
のPN接合はリーク電流が大きいので、メモリセルの動
作に支障を与えない。更に、薄膜トランジスタと伝送用
トランジスタとをゲート電極を延在させた配線を介在さ
せることにより接続するようにしたのでメモリセルのサ
イズがより縮小できる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9056−4M H01L 29/78 311 C
Claims (1)
- 【請求項1】 CMOSインバータを相互接続しフリッ
プフロップを構成するCMOSメモリセルにおいて、基
板上方に一方の導電型の薄膜トランジスタを、基板表面
に他方の導電型のトランジスタを作成し、前記の各々の
トランジスタのドレイン同士を接続したCMOSインバ
ータより構成されることを特徴とするCMOSメモリセ
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4036619A JPH0732202B2 (ja) | 1989-04-10 | 1992-02-24 | メモリセル |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1090316A JPH0214566A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
JP4036619A JPH0732202B2 (ja) | 1989-04-10 | 1992-02-24 | メモリセル |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1090316A Division JPH0214566A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0669456A true JPH0669456A (ja) | 1994-03-11 |
JPH0732202B2 JPH0732202B2 (ja) | 1995-04-10 |
Family
ID=26375698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4036619A Expired - Lifetime JPH0732202B2 (ja) | 1989-04-10 | 1992-02-24 | メモリセル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732202B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367382B1 (ko) * | 1996-07-31 | 2003-01-08 | 마이크론 테크놀로지, 인크. | 스태틱 메모리 셀 |
US7950504B2 (en) | 2006-02-24 | 2011-05-31 | Hitachi, Ltd. | Disk brake |
US8083035B2 (en) | 2005-02-07 | 2011-12-27 | Hitachi, Ltd. | Cylinder apparatus and disk brake |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435903A (ja) * | 1990-05-31 | 1992-02-06 | Daicel Chem Ind Ltd | アシル化木質材の製造方法 |
-
1992
- 1992-02-24 JP JP4036619A patent/JPH0732202B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435903A (ja) * | 1990-05-31 | 1992-02-06 | Daicel Chem Ind Ltd | アシル化木質材の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367382B1 (ko) * | 1996-07-31 | 2003-01-08 | 마이크론 테크놀로지, 인크. | 스태틱 메모리 셀 |
US8083035B2 (en) | 2005-02-07 | 2011-12-27 | Hitachi, Ltd. | Cylinder apparatus and disk brake |
US8672100B2 (en) | 2005-02-07 | 2014-03-18 | Hitachi, Ltd. | Cylinder apparatus and disk brake |
US7950504B2 (en) | 2006-02-24 | 2011-05-31 | Hitachi, Ltd. | Disk brake |
Also Published As
Publication number | Publication date |
---|---|
JPH0732202B2 (ja) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5686736A (en) | SRAM cell having thin film transistors as loads | |
US4780751A (en) | Semiconductor integrated circuit device | |
JPH0669456A (ja) | メモリセル | |
JPH0823038A (ja) | 半導体記憶装置 | |
JP2692439B2 (ja) | 集積回路2進メモリセル | |
JPH0669459A (ja) | 半導体装置の製造方法 | |
JP2602125B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2562383B2 (ja) | 薄膜トランジスタ | |
JP2782333B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0669457A (ja) | メモリセル | |
US5241204A (en) | Semiconductor memory | |
JPH0677435A (ja) | 半導体装置 | |
JPH0421348B2 (ja) | ||
JPH0669460A (ja) | 半導体装置の製造方法 | |
JPH0669458A (ja) | メモリセル | |
JPH0677436A (ja) | ランダム・アクセス・メモリ | |
US5452247A (en) | Three-dimensional static random access memory device for avoiding disconnection among transistors of each memory cell | |
US4990461A (en) | Method of making a semiconductor integrated circuit device having resistance elements | |
KR100458738B1 (ko) | 웰 전압을 확실하게 고정할 수 있는 반도체 장치 | |
JPH0459783B2 (ja) | ||
JPH0221656A (ja) | ランダム・アクセス・メモリ | |
EP0468422B1 (en) | Semiconductor memory | |
JPH0421349B2 (ja) | ||
JPH04211166A (ja) | 薄膜トランジスタ | |
JPH0435903B2 (ja) |