JPH0669156A - Manufacture of semiconductor integrated circuit - Google Patents
Manufacture of semiconductor integrated circuitInfo
- Publication number
- JPH0669156A JPH0669156A JP21622892A JP21622892A JPH0669156A JP H0669156 A JPH0669156 A JP H0669156A JP 21622892 A JP21622892 A JP 21622892A JP 21622892 A JP21622892 A JP 21622892A JP H0669156 A JPH0669156 A JP H0669156A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- titanium
- silicide
- diffusion layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に、自己整合的高融点金属シリサイ
ド形成法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more particularly to a self-aligned refractory metal silicide forming method.
【０００２】[0002]
【従来の技術】従来用いられてきた自己整合的高融点金
属シリサイド形成法、特に、チタンシリサイドの形成方
法の一例を以下に述べる。2. Description of the Related Art An example of a conventional self-aligned refractory metal silicide forming method, particularly titanium silicide forming method will be described below.
【０００３】図７（ａ）〜（ｄ）は従来におけるこの種
の半導体集積回路装置の製造方法を示す工程図である。FIGS. 7A to 7D are process diagrams showing a conventional method for manufacturing a semiconductor integrated circuit device of this type.
【０００４】図７（ａ）〜（ｄ）を参照するに、半導体
基板１０１の一主面上にフィールド酸化膜２０１、ゲー
ト酸化膜３０１、ゲート長１μｍ程度の多結晶珪素等よ
りなるゲート電極４０１、サイドウオール５０１を形成
し、次いで、拡散層を形成するために図７（ａ）に示さ
れるようにイオン注入法等により不純物を導入して拡散
層６０１を形成し、さらに図７（ｂ）に示されるよう
に、チタン７０１をスパッタリング法等により堆積させ
る。チタンの厚さとしては３０から１００ｎｍ程度が用
いられる。Referring to FIGS. 7A to 7D, a field oxide film 201, a gate oxide film 301, and a gate electrode 401 made of polycrystalline silicon or the like having a gate length of about 1 μm are formed on one main surface of a semiconductor substrate 101. , Sidewalls 501 are formed, and then an impurity is introduced by an ion implantation method or the like to form a diffusion layer 601 to form a diffusion layer, and then a diffusion layer 601 is formed, as shown in FIG. As shown in, titanium 701 is deposited by a sputtering method or the like. The thickness of titanium is about 30 to 100 nm.
【０００５】次に窒素ないしはアンモニア雰囲気中で第
一の熱処理を施すことによりチタン７０１と珪素を反応
させてチタンシリサイド７０２を形成する（図７
（ｃ））。第一の熱処理の条件としては温度が６００か
ら７００℃、時間が３０から６０秒程度であるが、これ
はチタンの堆積膜厚、温度等の条件によって最適値は変
動する。Next, a first heat treatment is performed in a nitrogen or ammonia atmosphere to react titanium 701 with silicon to form titanium silicide 702 (FIG. 7).
(C)). The conditions for the first heat treatment are a temperature of 600 to 700 ° C. and a time of about 30 to 60 seconds, but the optimum value varies depending on the conditions such as the deposited film thickness of titanium and the temperature.
【０００６】上記熱処理をかけただけでは珪素及び酸化
珪素上には導電体である窒化チタン７０３が形成されて
いるために図７（ｃ）中のゲート電極４０１と拡散層６
０１との絶縁はとれていない。しかしながら、過酸化水
素、アンモニアと水の混合液中にさらすことにより窒化
チタン７０３のみを除去することが可能であり、これに
よってゲート電極４０１と拡散層６０１との間は絶縁さ
れる。この時点でのチタンシリサイドの抵抗率は１００
μΩｃｍ程度である。Since the titanium nitride 703 which is a conductor is formed on silicon and silicon oxide only by the above heat treatment, the gate electrode 401 and the diffusion layer 6 in FIG. 7C are formed.
It is not insulated from 01. However, it is possible to remove only the titanium nitride 703 by exposing it to a mixed solution of hydrogen peroxide, ammonia, and water, so that the gate electrode 401 and the diffusion layer 601 are insulated. The resistivity of titanium silicide at this point is 100
It is about μΩcm.
【０００７】さらに窒化チタン７０３を除去した後に、
８００℃程度の第二の熱処理を３０秒程度かける。これ
はチタンシリサイドの抵抗率をより低くするために行う
ものである。第二の熱処理によりチタンシリサイドの抵
抗率は１５μΩｃｍ程度となる（図７（ｄ））。After removing the titanium nitride 703,
A second heat treatment at about 800 ° C. is applied for about 30 seconds. This is done to lower the resistivity of titanium silicide. By the second heat treatment, the resistivity of titanium silicide becomes about 15 μΩcm (FIG. 7D).
【０００８】以下にチタンと珪素との反応及びチタンと
酸化珪素との反応の相違について述べ、如何にしてチタ
ンシリサイドが拡散層６０１及びゲート電極４０１上の
みに形成され得るかを詳細に説明する。The difference between the reaction between titanium and silicon and the reaction between titanium and silicon oxide will be described below, and how the titanium silicide can be formed only on the diffusion layer 601 and the gate electrode 401 will be described in detail.
【０００９】図３は第一の熱処理中の珪素上での反応の
状況つまり拡散層６０１ないしはゲート電極４０１上で
の反応を示したものである。窒素ないしはアンモニア雰
囲気中における第一の熱処理によりチタンと珪素の界面
においては両者の反応が進み、チタンシリサイド７０２
が形成される。一方でチタンの表面においては窒素ない
しはアンモニアとの反応が進み、窒化チタン７０３が形
成される。未反応チタン７０１は第一の熱処理時間の経
過と共に薄くなっていき、最終的にはチタンシリサイド
７０２と窒化チタン７０３が接触して未反応チタン７０
１は消滅し、それ以上反応は進まなくなる。FIG. 3 shows the state of the reaction on the silicon during the first heat treatment, that is, the reaction on the diffusion layer 601 or the gate electrode 401. By the first heat treatment in a nitrogen or ammonia atmosphere, the reaction between the titanium and silicon proceeds at the interface between them, and titanium silicide 702
Is formed. On the other hand, on the surface of titanium, the reaction with nitrogen or ammonia proceeds to form titanium nitride 703. The unreacted titanium 701 becomes thinner with the elapse of the first heat treatment time, and finally the titanium silicide 702 and the titanium nitride 703 come into contact with each other to form the unreacted titanium 70.
1 disappears, and the reaction does not proceed any further.
【００１０】図４は熱処理中の酸化珪素上での反応の状
況、つまりフィールド酸化膜２０１及びサイドウオール
５０１上での反応を示したものである。珪素上での反応
と同様にチタン表面からは窒化チタン７０３が形成され
ていく。FIG. 4 shows the state of the reaction on the silicon oxide during the heat treatment, that is, the reaction on the field oxide film 201 and the side wall 501. Similar to the reaction on silicon, titanium nitride 703 is formed from the titanium surface.
【００１１】しかしながら、酸化珪素とチタンの界面で
は反応はほとんど進まず、僅かに酸化珪素中の酸素とチ
タンが反応し、きわめて薄い酸化チタン７０４が形成さ
れるのみである。従って、未反応チタン７０１がなくな
るまで熱処理をかけた後には酸化珪素上には絶縁体であ
る薄い酸化チタン７０４と窒化チタン７０３が形成され
る。However, the reaction hardly progresses at the interface between silicon oxide and titanium, and oxygen in the silicon oxide reacts with titanium slightly to form an extremely thin titanium oxide 704. Therefore, after performing the heat treatment until the unreacted titanium 701 disappears, thin titanium oxide 704 and titanium nitride 703 which are insulators are formed on the silicon oxide.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、前記方
法により自己整合的に高融点金属シリサイドを形成した
場合には、以下に述べるような欠点が生ずる。However, when the refractory metal silicide is formed in a self-aligning manner by the above method, the following drawbacks occur.
【００１３】従来技術によれば、チタンの堆積の前に拡
散層及びゲート電極上に不純物が導入されている。例え
ば砒素を含む珪素上にチタンを堆積し、第一の熱処理を
かけた場合に２×１０20／ｃｍ3 以上の濃度の砒素が珪
素中に含まれると、シリサイドの形成がなされなくな
る。それ以下の濃度であってもシリサイドの形成の速さ
は砒素を含まない場合や砒素の代わりにほう素を含む場
合と比べると遅くなる。According to the prior art, impurities are introduced on the diffusion layer and the gate electrode before the titanium deposition. For example, when titanium is deposited on silicon containing arsenic and subjected to the first heat treatment, if arsenic having a concentration of 2 × 10 20 / cm 3 or more is contained in silicon, silicide is not formed. Even if the concentration is lower than that, the formation speed of the silicide is slower than that in the case where arsenic is not contained or where boron is contained in place of arsenic.
【００１４】従来、ゲートの多結晶珪素は拡散法により
燐が不純物として導入されており、砒素が高濃度に含ま
れることはなかったが、近年拡散層形成のイオン注入を
ゲート電極への不純物導入と共用することが素子の微細
化に関連して行われており、しかもその量はゲートが金
属的になるに十分なものである必要がある。ｎチャネル
トランジスタには熱処理時の不純物拡散の小さい砒素が
用いられるために、ゲート及び拡散層中の砒素濃度が高
くなるので、従来法ではチタンシリサイドの形成は難し
くなる。Conventionally, phosphorus has been introduced as an impurity into polycrystalline silicon of a gate by a diffusion method, and arsenic has not been contained in a high concentration. In recent years, however, ion implantation for forming a diffusion layer is introduced into a gate electrode. It is shared with the miniaturization of the device, and the amount thereof needs to be sufficient so that the gate becomes metallic. Since arsenic, which has a small impurity diffusion during heat treatment, is used for the n-channel transistor, the arsenic concentration in the gate and the diffusion layer becomes high, so that it is difficult to form titanium silicide by the conventional method.
【００１５】さらに配線線幅の狭いほど上記の効果は顕
著である。素子の微細化が進みゲート長が０．４μｍ程
度となると従来法では低抵抗のチタンシリサイドを形成
するのがより一層難しくなる。第一の熱処理温度を上げ
ることによりチタンシリサイドは形成され得るが、その
際には、チタン中を珪素が横方向に拡散し、フィールド
酸化膜ないしはサイドウオール上へもチタンシリサイド
が形成されるために第一の熱処理温度を上げることは集
積回路を形成するという観点からはできない（図５）。Further, the narrower the wiring line width, the more remarkable the above effect. When the element becomes finer and the gate length becomes about 0.4 μm, it becomes more difficult to form a titanium silicide having a low resistance by the conventional method. Titanium silicide can be formed by raising the temperature of the first heat treatment, but at that time, since silicon is laterally diffused in titanium and titanium silicide is formed also on the field oxide film or the side wall. Raising the first heat treatment temperature is not possible from the viewpoint of forming an integrated circuit (FIG. 5).
【００１６】拡散層領域への不純物導入をしないままチ
タンシリサイドを形成し、その後にイオン注入法により
不純物導入を行うことにより拡散層を形成すれば、チタ
ンシリサイド形成時の珪素中の不純物濃度を低い値に抑
えることができるために、上記課題は生じ得ないが、イ
オン注入時にチタンがノックオンされることにより拡散
層中に含まれることとなり、漏れ電流の増大を招くため
に、チタンシリサイド形成後に拡散層を形成することは
できない。If titanium silicide is formed without introducing impurities into the diffusion layer region and then the diffusion layer is formed by introducing impurities by ion implantation, the impurity concentration in silicon at the time of forming titanium silicide is low. Although the above problem cannot occur because it can be suppressed to a value, it is included in the diffusion layer due to titanium being knocked on at the time of ion implantation, which causes an increase in leakage current. No layers can be formed.
【００１７】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした半導体集積回
路装置の新規な製造方法を提供することにある。The present invention has been made in view of the above-mentioned conventional circumstances, and therefore the object of the present invention is to provide a novel manufacturing of a semiconductor integrated circuit device capable of solving the above-mentioned problems inherent in the prior art. To provide a method.
【００１８】[0018]
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る半導体集積回路装置の製造方法は、高
融点金属を堆積した後に、未反応の高融点金属ないしは
高融点金属の窒化物を除去するまでの間の熱処理工程を
二段階に分けており、第一段階目の熱処理条件が窒化雰
囲気中において温度を６００から７００℃とし、第二段
階目の熱処理温度を７００から９００℃としている。In order to achieve the above object, a method for manufacturing a semiconductor integrated circuit device according to the present invention is a method of nitriding an unreacted refractory metal or refractory metal after depositing a refractory metal. The heat treatment process up to the removal of the substance is divided into two stages. The first stage heat treatment condition is a temperature of 600 to 700 ° C. in the nitriding atmosphere, and the second stage heat treatment temperature is 700 to 900 ° C. I am trying.
【００１９】[0019]
【実施例】次に本発明をその好ましい各実施例について
図面を参照しながら具体的に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be specifically described with reference to the drawings for each of its preferred embodiments.
【００２０】［第１の実施例］図１（ａ）、（ｂ）、
（ｃ）、（ｄ）は本発明による第１の実施例を示す工程
断面図である。[First Embodiment] FIGS. 1 (a), 1 (b),
(C), (d) is process sectional drawing which shows the 1st Example by this invention.
【００２１】図１（ａ）〜（ｄ）を参照するに、半導体
基板１０１の一主面上にフィールド酸化膜２０１、ゲー
ト酸化膜３０１、ゲート長０．４μｍ程度のゲート電極
４０１、サイドウオール５０１、拡散層６０１を形成す
る（図１（ａ））。この後にチタンを堆積し（図１
（ｂ））、第一の熱処理工程を経るが、第一の熱処理工
程は二段階に分かれており、一段階目は例えば６５０℃
で３０秒、二段階目は一段階目の熱処理温度よりも高く
例えば８００℃で２０秒などである（図１（ｃ））。Referring to FIGS. 1A to 1D, a field oxide film 201, a gate oxide film 301, a gate electrode 401 having a gate length of about 0.4 μm, and a sidewall 501 are formed on one main surface of a semiconductor substrate 101. Then, a diffusion layer 601 is formed (FIG. 1A). After this, titanium is deposited (see FIG.
(B)), the first heat treatment step is performed, but the first heat treatment step is divided into two stages, and the first stage is, for example, 650 ° C.
For 30 seconds, the second stage is higher than the heat treatment temperature of the first stage, for example, 800 ° C. for 20 seconds (FIG. 1C).
【００２２】一段階目の熱処理中にフィールド酸化膜２
０１及びサイドウオール５０１上では窒化チタンが充分
成長し、未反応のチタンは存在しなくなっている。窒化
されたチタンは珪素と反応しにくいので、二段階目の高
温の熱処理が珪素の拡散を促し、図５のようにチタンシ
リサイドがフィールド酸化膜２０１ないしはサイドウオ
ール５０１上に形成されるということはない。During the first stage heat treatment, the field oxide film 2
On 01 and the side wall 501, titanium nitride has grown sufficiently and unreacted titanium does not exist. Since the nitrided titanium does not easily react with silicon, the second high-temperature heat treatment promotes the diffusion of silicon, and as shown in FIG. 5, titanium silicide is formed on the field oxide film 201 or the sidewall 501. Absent.
【００２３】ここで、一段階目の熱処理を省略し、最初
から高温の熱処理を行うと酸化膜上の窒化チタンが成長
する前に珪素の拡散によって図５のように酸化膜上にチ
タンシリサイドが成長してしまう。また従来法のよう
に、一段階目の熱処理のみでは、チタンシリサイドの成
長は不十分であり層抵抗は高くなってしまう。Here, if the first-stage heat treatment is omitted and a high temperature heat treatment is performed from the beginning, titanium silicide is formed on the oxide film by diffusion of silicon before the titanium nitride on the oxide film is grown, as shown in FIG. Will grow up. Further, as in the conventional method, the growth of titanium silicide is insufficient and the layer resistance is increased only by the first-stage heat treatment.
【００２４】その後、窒化チタンを除去しチタンシリサ
イドの抵抗を充分下げる為に、第二の熱処理を施し、図
１（ｄ）に示されるように、自己整合的に拡散層６０１
及びゲート電極４０１上にチタンシリサイド７０２を形
成する。Then, in order to remove titanium nitride and sufficiently reduce the resistance of titanium silicide, a second heat treatment is performed, and as shown in FIG. 1D, the diffusion layer 601 is self-aligned.
Then, titanium silicide 702 is formed over the gate electrode 401.
【００２５】図４に拡散層上のチタンシリサイドの線幅
と層抵抗の関係を本発明による二段階の熱処理として一
段階目が６５０℃であり、二段階目が８００℃で３０秒
を施して行った試料によるものと二段階目の熱処理をし
なかったものについて示す。二つの試料は二段階目の熱
処理工程以外は全て同一の条件にて作成された。FIG. 4 shows the relationship between the line width of titanium silicide on the diffusion layer and the layer resistance as a two-step heat treatment according to the present invention. The first step is 650 ° C., and the second step is 800 ° C. for 30 seconds. The results are shown for the samples that were subjected and for those that were not heat treated in the second step. The two samples were prepared under the same conditions except for the second heat treatment step.
【００２６】図６より明らかなように、二段階の熱処理
により層抵抗は下がり、層抵抗の線幅依存性もより小さ
くなることがわかる。As is clear from FIG. 6, the layer resistance is lowered by the two-step heat treatment, and the line width dependence of the layer resistance is further reduced.
【００２７】［第２の実施例］図２（ａ）、（ｂ）、
（ｃ）、（ｄ）は本発明による第２の実施例を示す工程
断面図である。[Second Embodiment] FIGS. 2 (a), 2 (b),
(C), (d) is process sectional drawing which shows the 2nd Example by this invention.
【００２８】図２（ａ）〜（ｄ）を参照するに、図２
（ａ）に示されるように、ゲート電極が多結晶珪素４１
１とタングステンシリサイド４１２とからなる二層構造
を有している場合であっても本発明は適用可能である。
第１の実施例と同様に、チタン７０１を堆積し（図２
（ｂ））、二段階からなる第一の熱処理（図２
（ｃ））、窒化チタン７０３の除去、第二の熱処理を施
し、図２（ｄ）に示されるように拡散層６０１上にチタ
ンシリサイド７０２を形成する。Referring to FIGS. 2A to 2D, FIG.
As shown in (a), the gate electrode is made of polycrystalline silicon 41.
The present invention is applicable even when it has a two-layer structure composed of 1 and tungsten silicide 412.
Similar to the first embodiment, titanium 701 is deposited (see FIG. 2).
(B)), first heat treatment consisting of two steps (Fig. 2)
(C)), the titanium nitride 703 is removed, and a second heat treatment is performed to form a titanium silicide 702 on the diffusion layer 601 as shown in FIG.
【００２９】ゲート電極上はタングステンシリサイド４
１２が存在するためにチタンシリサイドは形成されない
が、拡散層上にのみチタンシリサイドを形成する場合に
おいても本発明は有効である。Tungsten silicide 4 is formed on the gate electrode.
Titanium silicide is not formed because of the presence of 12. However, the present invention is also effective when titanium silicide is formed only on the diffusion layer.
【００３０】[0030]
【発明の効果】以上説明したように、本発明によれば、
未反応の高融点金属ないしは高融点金属の窒化物を除去
する前に、二段階の熱処理を施すことにより、抵抗率の
一様性が高く、また線幅の狭い拡散層ないしはゲート電
極上においても層抵抗の上昇の見られない高融点金属シ
リサイドを形成することが可能となる。As described above, according to the present invention,
By performing a two-step heat treatment before removing the unreacted refractory metal or the refractory metal nitride, even in the diffusion layer or gate electrode having a high resistivity and a narrow line width. It becomes possible to form a refractory metal silicide in which no increase in layer resistance is observed.
【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明によ
る第１の実施例を示す工程断面図である。1A, 1B, 1C, and 1D are process sectional views showing a first embodiment according to the present invention.
【図２】（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明によ
る第２の実施例を示す工程断面図である。2 (a), (b), (c) and (d) are process sectional views showing a second embodiment according to the present invention.
【図３】チタンと珪素の反応を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a reaction between titanium and silicon.
【図４】チタンと酸化珪素の反応を説明する断面図であ
る。FIG. 4 is a cross-sectional view illustrating a reaction between titanium and silicon oxide.
【図５】酸化膜上にチタンシリサイドが形成されたとこ
ろを表す断面図である。FIG. 5 is a cross-sectional view showing a titanium silicide formed on an oxide film.
【図６】拡散層上にチタンシリサイドの線幅と層抵抗の
関係を本発明による第一の熱処理が二段階に分かれてお
り、一段階目が６５０℃３０秒、二段階目の熱処理が８
００℃３０秒である試料によるものと二段階目の熱処理
をしなかったものについて示したものである。FIG. 6 shows the relationship between the line width and the layer resistance of titanium silicide on the diffusion layer, which is divided into two stages in the first heat treatment according to the present invention. The first stage is 650 ° C. for 30 seconds and the second stage is 8
The results are shown for the sample at 00 ° C. for 30 seconds and for the sample not subjected to the second stage heat treatment.
【図７】（ａ）、（ｂ）、（ｃ）、（ｄ）は従来におけ
るこの種の製造方法を説明する工程断面図である。7 (a), (b), (c), and (d) are process cross-sectional views illustrating a conventional manufacturing method of this type.
１０１…半導体基板 ２０１…フィールド酸化膜 ３０１…ゲート絶縁膜 ４０１…ゲート電極 ４１１…多結晶珪素 ４１２…タングステンシリサイド ５０１…サイドウオール ６０１…拡散層 ７０１…チタン ７０２…チタンシリサイド ７０３…窒化チタン ７０４…酸化チタン 101 ... Semiconductor substrate 201 ... Field oxide film 301 ... Gate insulating film 401 ... Gate electrode 411 ... Polycrystalline silicon 412 ... Tungsten silicide 501 ... Sidewall 601 ... Diffusion layer 701 ... Titanium 702 ... Titanium silicide 703 ... Titanium nitride 704 ... Titanium oxide
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784
Claims (3)
高融点金属を堆積した後の、窒化雰囲気中での６００か
ら７００℃の温度での第一の熱処理工程と、該第一の熱
処理工程に続く７００から９００℃の温度での第二の熱
処理工程と、さらに該第二の熱処理工程に続き未反応の
高融点金属ないしは熱処理により生成された高融点金属
の窒化物のみを除去する工程とを含むことを特徴とする
半導体集積回路装置の製造方法。1. When forming a refractory metal silicide,
A first heat treatment step at a temperature of 600 to 700 ° C. in a nitriding atmosphere after depositing the refractory metal, and a second heat treatment step at a temperature of 700 to 900 ° C. following the first heat treatment step. And a step of removing only unreacted refractory metal or nitride of refractory metal generated by heat treatment, following the second heat treatment step.
に特徴とする請求項１に記載の半導体集積回路装置の製
造方法。2. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the refractory metal is titanium.
とを更に特徴とする請求項１に記載の半導体集積回路装
置の製造方法。3. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the refractory metal is tungsten.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622892A JPH0669156A (en) | 1992-08-13 | 1992-08-13 | Manufacture of semiconductor integrated circuit |
| US08/814,601 US5834368A (en) | 1992-02-13 | 1997-03-10 | Integrated circuit with a metal silicide film uniformly formed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21622892A JPH0669156A (en) | 1992-08-13 | 1992-08-13 | Manufacture of semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669156A true JPH0669156A (en) | 1994-03-11 |
Family
ID=16685292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21622892A Pending JPH0669156A (en) | 1992-02-13 | 1992-08-13 | Manufacture of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669156A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0725431A2 (en) * | 1995-01-31 | 1996-08-07 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three step anneal process |
| KR100940439B1 (en) * | 2002-12-26 | 2010-02-10 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
| CN113275599A (en) * | 2021-04-15 | 2021-08-20 | 西安理工大学 | Heat treatment method for improving toughness of 3D printing titanium alloy lattice structure |
-
1992
- 1992-08-13 JP JP21622892A patent/JPH0669156A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0725431A2 (en) * | 1995-01-31 | 1996-08-07 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three step anneal process |
| EP0725431A3 (en) * | 1995-01-31 | 1999-10-27 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three step anneal process |
| KR100940439B1 (en) * | 2002-12-26 | 2010-02-10 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
| CN113275599A (en) * | 2021-04-15 | 2021-08-20 | 西安理工大学 | Heat treatment method for improving toughness of 3D printing titanium alloy lattice structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| US3936858A (en) | MOS transistor structure | |
| KR100530401B1 (en) | Semiconductor device having a low-resistance gate electrode | |
| KR100255704B1 (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| JP3168421B2 (en) | Method for manufacturing semiconductor device | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| KR100281887B1 (en) | Manufacturing Method of Semiconductor Device | |
| JP2790157B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3486118B2 (en) | Method for manufacturing semiconductor device | |
| KR19990023801A (en) | Manufacturing Method of Semiconductor Device | |
| JPH0669156A (en) | Manufacture of semiconductor integrated circuit | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| KR100200184B1 (en) | Manufacturing method of semiconductor device | |
| KR100282436B1 (en) | Method for manufacturing of semiconductor device | |
| JPS6276560A (en) | Manufacture of semiconductor device | |
| JP2819918B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2850883B2 (en) | Method for manufacturing semiconductor device | |
| JPH0794449A (en) | Manufacture of semiconductor device | |
| JPH08191070A (en) | Forming method of connection structure of semiconductor device | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| KR100224785B1 (en) | Method of manufacturing transistor of semiconductor device | |
| KR100379333B1 (en) | Fabrication method for titanium silicide layer | |
| JPH0682668B2 (en) | Method for manufacturing semiconductor device |