JPH0668942A - カードエッジコネクタ - Google Patents
カードエッジコネクタInfo
- Publication number
- JPH0668942A JPH0668942A JP4154871A JP15487192A JPH0668942A JP H0668942 A JPH0668942 A JP H0668942A JP 4154871 A JP4154871 A JP 4154871A JP 15487192 A JP15487192 A JP 15487192A JP H0668942 A JPH0668942 A JP H0668942A
- Authority
- JP
- Japan
- Prior art keywords
- card edge
- printed circuit
- circuit board
- edge connector
- conductive connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insertion, Bundling And Securing Of Wires For Electric Apparatuses (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【目的】装置の運用中にプリント基板をバックボードに
実装するときにカードエッジコネクタ部で発生する過渡
的なノイズにより装置が誤動作することを防止する。 【構成】コネクタハウジング内に出力イネーブル信号入
力付バッファ５４，５５を設け、その出力を接続するプ
リント基板１から制御可能とするよう、カードエッジ部
４に導電性接続端子４５，４７を設ける。 【効果】装置の運用中に障害を起こしたプリント基板の
交換を装置の動作に何ら影響を与えずに行うことが可能
となり、装置の信頼性の向上を図ることができる。
実装するときにカードエッジコネクタ部で発生する過渡
的なノイズにより装置が誤動作することを防止する。 【構成】コネクタハウジング内に出力イネーブル信号入
力付バッファ５４，５５を設け、その出力を接続するプ
リント基板１から制御可能とするよう、カードエッジ部
４に導電性接続端子４５，４７を設ける。 【効果】装置の運用中に障害を起こしたプリント基板の
交換を装置の動作に何ら影響を与えずに行うことが可能
となり、装置の信頼性の向上を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明はカードエッジコネクタに
関し、特に電子機器のプリント基板用のカードエッジコ
ネクタに関する。
関し、特に電子機器のプリント基板用のカードエッジコ
ネクタに関する。
【０００２】
【従来の技術】近年の電子機器には、図５に示すよう
に、大規模な半導体集積回路（以下、ＬＳＩと記す）等
が多数実装された複数のプリント基板１と、これらを接
続するためのカードエッジタイプのコネクタ３１，３２
と、コネクタ間の接続と機械的保持を目的としたバック
ボード７が一般的に用いられる。バックボード７には印
刷配線７１が形成されており、コネクタ間の信号接続，
電源供給を行なう。
に、大規模な半導体集積回路（以下、ＬＳＩと記す）等
が多数実装された複数のプリント基板１と、これらを接
続するためのカードエッジタイプのコネクタ３１，３２
と、コネクタ間の接続と機械的保持を目的としたバック
ボード７が一般的に用いられる。バックボード７には印
刷配線７１が形成されており、コネクタ間の信号接続，
電源供給を行なう。
【０００３】バックボード７の印刷配線７１は長さによ
り浮遊容量が発生し信号送出側からみた負荷のドライブ
が重くなる。よって、プリント基板１間のインターフェ
ースでは汎用ロジックＩＣが使われるが、プリント基板
１側の回路規模が増大しインターフェースの信号線数が
増えるほど汎用ロジックＩＣの実装面積が増大する。
り浮遊容量が発生し信号送出側からみた負荷のドライブ
が重くなる。よって、プリント基板１間のインターフェ
ースでは汎用ロジックＩＣが使われるが、プリント基板
１側の回路規模が増大しインターフェースの信号線数が
増えるほど汎用ロジックＩＣの実装面積が増大する。
【０００４】この問題を解決するために、カードエッジ
コネクタの中にインターフェース回路を内蔵させる方法
が考案されている。
コネクタの中にインターフェース回路を内蔵させる方法
が考案されている。
【０００５】図２（ａ），（ｂ）にその１例を示す。
【０００６】このカードエッジコネクタの構造は、図２
（ａ）に示すように、プリント基板１の接続部２の収容
すべき挿入溝８を有する樹脂製ハウジング３と、プリン
ト基板１の接続部２が挿入されたときその接続部２と接
触するように挿入溝８に組み込まれた導電性接続端子１
５と、バックボード側の外部接続端子６とによって構成
される。インターフェース回路５は、導電性接続端子１
５と外部接続端子６との間に設けられており、これらの
接続関係は、図２（ｂ）に示すように、インターフェー
ス回路５は、１６ピンのＤＩＰまたはＳＯＰ型のＩＣ
で、その電源端子とグランド端子はそれぞれ導電性接続
端子１５と外部接続端子６とが直結された中間点に接続
される。その他の信号線は導電性接続端子１５からイン
ターフェース回路５を中継し外部接続端子６に接続され
る。
（ａ）に示すように、プリント基板１の接続部２の収容
すべき挿入溝８を有する樹脂製ハウジング３と、プリン
ト基板１の接続部２が挿入されたときその接続部２と接
触するように挿入溝８に組み込まれた導電性接続端子１
５と、バックボード側の外部接続端子６とによって構成
される。インターフェース回路５は、導電性接続端子１
５と外部接続端子６との間に設けられており、これらの
接続関係は、図２（ｂ）に示すように、インターフェー
ス回路５は、１６ピンのＤＩＰまたはＳＯＰ型のＩＣ
で、その電源端子とグランド端子はそれぞれ導電性接続
端子１５と外部接続端子６とが直結された中間点に接続
される。その他の信号線は導電性接続端子１５からイン
ターフェース回路５を中継し外部接続端子６に接続され
る。
【０００７】図３は以上述べた内容を電気的なブロク図
で示したものである。ここでは説明を簡単にするため
に、プリント基板１側の入力信号を３本、出力信号を３
本に限定してある。
で示したものである。ここでは説明を簡単にするため
に、プリント基板１側の入力信号を３本、出力信号を３
本に限定してある。
【０００８】まず、バックボード７からの入力信号は、
シュミット型バッファ５１，５２，５３で受けカードエ
ッジ部４を介してプリント基板１に実装されるＬＳＩ１
１へと接続される。またＬＳＩ１１からの出力信号は、
バッファ５６，５７，５８を介してバックボード７の印
刷配線７１へと渡される。なお、図中ＶCCは電源端子，
ＧＮＤはグランド端子を表わす。
シュミット型バッファ５１，５２，５３で受けカードエ
ッジ部４を介してプリント基板１に実装されるＬＳＩ１
１へと接続される。またＬＳＩ１１からの出力信号は、
バッファ５６，５７，５８を介してバックボード７の印
刷配線７１へと渡される。なお、図中ＶCCは電源端子，
ＧＮＤはグランド端子を表わす。
【０００９】
【発明が解決しようとする課題】一般に、電子機器は一
度起動したあとは、故障等の問題が起きない限り運用中
にプリント基板を抜き差しすることは無いが、高い信頼
性を要求される公共用途の装置、たとえば、電子交換機
や銀行や官公庁の大型電子計算機などは、電源を切るこ
とが許されないため、傷害発生時は運用中でもプリント
基板の交換を行うことがある。
度起動したあとは、故障等の問題が起きない限り運用中
にプリント基板を抜き差しすることは無いが、高い信頼
性を要求される公共用途の装置、たとえば、電子交換機
や銀行や官公庁の大型電子計算機などは、電源を切るこ
とが許されないため、傷害発生時は運用中でもプリント
基板の交換を行うことがある。
【００１０】従来のインターフェース回路を内蔵するカ
ードエッジコネクタを用いた装置を図４にしたがって説
明する。
ードエッジコネクタを用いた装置を図４にしたがって説
明する。
【００１１】まず、プリント基板Ａ（１０１）とプリン
ト基板Ｂ（１０２）がカードエッジコネクタ５０１，５
０２を介してバックボード７の印刷配線７１に接続され
ており、信号は経路１１１で、プリント基板Ｂ（１０
２），バッファ５１２，印刷配線７１，シュミット型バ
ッファ５１１を通ってプリント基板Ａ（１０１）に伝達
されているとする。
ト基板Ｂ（１０２）がカードエッジコネクタ５０１，５
０２を介してバックボード７の印刷配線７１に接続され
ており、信号は経路１１１で、プリント基板Ｂ（１０
２），バッファ５１２，印刷配線７１，シュミット型バ
ッファ５１１を通ってプリント基板Ａ（１０１）に伝達
されているとする。
【００１２】いま、障害修理が終わったプリント基板Ｃ
（１０３）を元の装置に戻そうとした場合に、プリント
基板Ｃ（１０３）が接続されるカードエッジコネクタ５
０３に内蔵されるバッファ５１３にはバックボード７よ
り電源が供給されており、プリント基板Ｃ（１０３）の
接続部２０３とカードエッジコネクタの導電性接続端子
４０３とが結合される瞬間に発生する過渡的なノイズが
経路１１２により印刷配線７２に接続される他の回路、
ここでは、プリント基板Ａ（１０１）内の回路で受信す
る信号に悪影響を与えるという問題点がある。
（１０３）を元の装置に戻そうとした場合に、プリント
基板Ｃ（１０３）が接続されるカードエッジコネクタ５
０３に内蔵されるバッファ５１３にはバックボード７よ
り電源が供給されており、プリント基板Ｃ（１０３）の
接続部２０３とカードエッジコネクタの導電性接続端子
４０３とが結合される瞬間に発生する過渡的なノイズが
経路１１２により印刷配線７２に接続される他の回路、
ここでは、プリント基板Ａ（１０１）内の回路で受信す
る信号に悪影響を与えるという問題点がある。
【００１３】本発明の目的は、プリント基板交換時に発
生する過度的なノイズがプリント基板内の回路で受信す
る信号に悪影響を与えることを防止できるカードエッジ
コネクタを提供することにある。
生する過度的なノイズがプリント基板内の回路で受信す
る信号に悪影響を与えることを防止できるカードエッジ
コネクタを提供することにある。
【００１４】
【課題を解決するための手段】本発明は、プリント基板
の接続部を収容する挿入溝を有し、複数の導電性接続端
子が前記プリント基板の挿入間隔を隔てて少なくとも１
列に組み込まれ、前記導電性接続端子の一部が絶縁性ハ
ウジング内に実装される少なくとも１つのインターフェ
ース手段を中継して前記ハウジング外に突出する外部端
子に接続されるカードエッジコネクタにおいて、前記イ
ンターフェース手段が出力イネーブル信号入力を有する
バッファアンプを含み、前記出力イネーブル信号は前記
導電性接続端子を介してプリント基板へ接続されること
を特徴とする。
の接続部を収容する挿入溝を有し、複数の導電性接続端
子が前記プリント基板の挿入間隔を隔てて少なくとも１
列に組み込まれ、前記導電性接続端子の一部が絶縁性ハ
ウジング内に実装される少なくとも１つのインターフェ
ース手段を中継して前記ハウジング外に突出する外部端
子に接続されるカードエッジコネクタにおいて、前記イ
ンターフェース手段が出力イネーブル信号入力を有する
バッファアンプを含み、前記出力イネーブル信号は前記
導電性接続端子を介してプリント基板へ接続されること
を特徴とする。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の一実施例を示すブロック図
である。
である。
【００１７】本発明の実施例のカードエッジコネクタの
機械的構造は、図２（ａ），（ｂ）に示した従来のカー
ドエッジコネクタの構造と全く同じで良いが、電気的な
ブロック図が異なるので図１をもって説明する。
機械的構造は、図２（ａ），（ｂ）に示した従来のカー
ドエッジコネクタの構造と全く同じで良いが、電気的な
ブロック図が異なるので図１をもって説明する。
【００１８】ここでは、説明を簡単にするために、プリ
ント基板１側の入力信号を３本、出力信号を２本に限定
してある。
ント基板１側の入力信号を３本、出力信号を２本に限定
してある。
【００１９】図１に示すように、まず、バックボード７
からの入力信号は、従来と同様にシュミット型バッファ
５１，５２，５３で受け、カードエッジ部４を介してプ
リント基板１に実装されるＬＳＩ１１へと接続される。
一方、ＬＳＩ１１からの出力信号は、出力イネーブル信
号入力付バッファ５４，５５を介してバックボード７の
印刷配線７１へと渡される。
からの入力信号は、従来と同様にシュミット型バッファ
５１，５２，５３で受け、カードエッジ部４を介してプ
リント基板１に実装されるＬＳＩ１１へと接続される。
一方、ＬＳＩ１１からの出力信号は、出力イネーブル信
号入力付バッファ５４，５５を介してバックボード７の
印刷配線７１へと渡される。
【００２０】プリント基板１がカードエッジ部４に接続
されていない状態では導電性接続端子４５，４７はオー
プンであるから出力イネーブル信号入力付バッファ５
４，５５の出力イネーブル信号はハイレベルとなり、そ
の出力はハイインピーダンスとなる。出力イネーブル信
号は、プリント基板１がカードエッジ部４に接続された
後にイネーブルとなるようＬＳＩ１１を制御することに
より接続時の過渡的なノイズがバックボード７側へ伝搬
を防ぐことができる。
されていない状態では導電性接続端子４５，４７はオー
プンであるから出力イネーブル信号入力付バッファ５
４，５５の出力イネーブル信号はハイレベルとなり、そ
の出力はハイインピーダンスとなる。出力イネーブル信
号は、プリント基板１がカードエッジ部４に接続された
後にイネーブルとなるようＬＳＩ１１を制御することに
より接続時の過渡的なノイズがバックボード７側へ伝搬
を防ぐことができる。
【００２１】以上の説明では、カードエッジコネクタは
プリント基板の接続部が基板の片面のみという例を前提
として説明したが、接続部が両面にあるような場合でも
本実施例は実施可能である。
プリント基板の接続部が基板の片面のみという例を前提
として説明したが、接続部が両面にあるような場合でも
本実施例は実施可能である。
【００２２】
【発明の効果】以上説明したように本発明は、インター
フェース回路に出力イネーブル信号入力付バッファアン
プを採用し、その出力を接続するプリント基板から制御
できるようカードエッジコネクタに導電性接続端子を設
けたため、運用中でのプリント基板交換を装置の動作に
何ら影響を与えずに行うことが可能となり、装置の信頼
性の向上を図ることができるという効果がある。
フェース回路に出力イネーブル信号入力付バッファアン
プを採用し、その出力を接続するプリント基板から制御
できるようカードエッジコネクタに導電性接続端子を設
けたため、運用中でのプリント基板交換を装置の動作に
何ら影響を与えずに行うことが可能となり、装置の信頼
性の向上を図ることができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のカードエッジコネクタの構造の一例を示
す断面図及びそのＡ−Ａ′線断面図である。
す断面図及びそのＡ−Ａ′線断面図である。
【図３】図２のカードエッジコネクタの電気的接続関係
を示すブロック図である。
を示すブロック図である。
【図４】図２のカードエッジコネクタを使用した装置の
構成図である。
構成図である。
【図５】従来の電子機器の一例の構成図である。
１ プリント基板 ２，２０３ 接続部 ３ 樹脂製ハウジング ４ カードエッジ部 １５，４０〜４９，４０１〜４０３ 導電性接続端子 ５ インターフェース回路 ６，６０〜６７ 外部接続端子 ７ バックボード ８ 挿入溝 １１〜１４ ＬＳＩ ３１，３２，５０１〜５０３ コネクタ ５１〜５３，５１１ シュミット型バッファ ５４，５５ 出力イネーブル信号入力付バッファ ５６〜５８，５１２，５１３ バッファ ７１ 印刷配線 １１１，１１２ 経路
Claims (1)
- 【請求項１】 プリント基板の接続部を収容する挿入溝
を有し、複数の導電性接続端子が前記プリント基板の挿
入間隔を隔てて少なくとも１列に組み込まれ、前記導電
性接続端子の一部が絶縁性ハウジング内に実装される少
なくとも１つのインターフェース手段を中継して前記ハ
ウジング外に突出する外部端子に接続されるカードエッ
ジコネクタにおいて、前記インターフェース手段が出力
イネーブル信号入力を有するバッファアンプを含み、前
記出力イネーブル信号は前記導電性接続端子を介してプ
リント基板へ接続されることを特徴とするカードエッジ
コネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154871A JPH0668942A (ja) | 1992-06-15 | 1992-06-15 | カードエッジコネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154871A JPH0668942A (ja) | 1992-06-15 | 1992-06-15 | カードエッジコネクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668942A true JPH0668942A (ja) | 1994-03-11 |
Family
ID=15593752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154871A Withdrawn JPH0668942A (ja) | 1992-06-15 | 1992-06-15 | カードエッジコネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050428A (ja) * | 1996-07-30 | 1998-02-20 | Alps Electric Co Ltd | Ｉｃカード用コネクタ |
| JP2015028471A (ja) * | 2013-07-05 | 2015-02-12 | 株式会社デンソー | 音声回路製品の検査システム及び音声回路製品 |
-
1992
- 1992-06-15 JP JP4154871A patent/JPH0668942A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050428A (ja) * | 1996-07-30 | 1998-02-20 | Alps Electric Co Ltd | Ｉｃカード用コネクタ |
| JP2015028471A (ja) * | 2013-07-05 | 2015-02-12 | 株式会社デンソー | 音声回路製品の検査システム及び音声回路製品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| US8143966B2 (en) | Coupling cancellation scheme | |
| US6791165B2 (en) | Device for shielding transmission lines from ground or power supply | |
| US6046653A (en) | Printed circuit board unit with a wiring line providing termination resistance | |
| US7256594B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| KR100317761B1 (ko) | 반도체 장치 | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| US5966293A (en) | Minimal length computer backplane | |
| US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
| JPH0668942A (ja) | カードエッジコネクタ | |
| JP2001230504A (ja) | フレキシブル配線基板およびその回路基板への接続構造 | |
| US5406197A (en) | Apparatus for controlling test inputs of circuits on an electronic module | |
| JPH0613421A (ja) | 集積回路装置 | |
| KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JPH11212672A (ja) | 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JPH05108223A (ja) | カードエツジコネクタ | |
| JPH07200114A (ja) | バス回路装置 | |
| JP2833310B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
| KR20010072347A (ko) | 절연 고속 통신 버스 | |
| JP2001169314A (ja) | 伝送インタフェース装置 | |
| JPH0415999B2 (ja) | ||
| JPH0387959A (ja) | バススロット構造 | |
| JPH0722764A (ja) | 終端回路接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |