JPH0668728B2 - 仮想計算機システム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数個のプログラム状態語をハードウェア上
に具備する仮想計算機システムに関するものである。

〔従来の技術〕

一般に情報処理装置の命令実行制御には、ハードウェア
上に具備されたプログラム状態語（以下ＰＳＷと略す）
が用いられる。

ＰＳＷには命令実行に必要な命令実行制御情報が保持さ
れハードウェアの命令実行処理を制御し、その一般的仕
様はＩＢＭ社発行の刊行物「ＩＢＭ System/1370 Prin
ciples of operation」（ＧＡ２２−７０００）及び同
社発行の刊行物「ＩＢＭ System 1370 Extended Archi
tecture Principles of Operation」（ＳＡ−２２−７
０８５）にその詳細が記述されている。

前記刊行物から明らかな様に、従来のの情報処理装置に
於ては、ＰＳＷは１個で充分にその役割を果している。

近年、仮想計算機なる方法が採用される事が極く一般的
になりつつあり、それに伴い複数のオペレーティングシ
ステムが単一の計算機システム上で同時に且つ独立に動
作する必要があり、これに付随して各オペレーティング
システムが使用するＰＳＷも独立とする必要が生じて来
た。

従来の仮想計算機（以下ＶＭ又はゲストと称する）のＰ
ＳＷの値は仮想計算機制御プログラム（以下ＶＭＣＰと
称する）が一括して管理しており、各ＶＭのＰＳＷ値は
ＶＭＣＰが自分で持つ単一のＰＳＷ（以下現ＰＳＷと称
する）を操作する事により各ＶＭに与えている。この場
合、情報処理装置の単一の現ＰＳＷはＶＭＣＰが管理し
ており、ＶＭに制御される事は無かった。しかし、各Ｖ
ＭのＰＳＷ値をＶＭＣＰのソフトウェアシミュレーショ
ンによって得る為には、そのシミュレーションする為の
オーバヘッドが必然的に生じ、ＶＭ性能上無視し得ない
問題であった。

このシミュレーションのオーバヘッドを除去する為に、
最近各ＶＭ毎に独立にＰＳＷを具備し、ＶＭＣＰが介入
せずにＶＭのＰＳＷを用いて処理を行うという仮想計算
機方式も提案されている。

この仕様は、ＶＭのＰＳＷをゲストプログラム又はゲス
トの割込みが変更しようとした時、従来の様にＶＭＣＰ
に制御を移しシミュレーションするものでは無く、ゲス
トのＰＳＷを直接変更し、処理を続行とようというもの
である。言い変えるとＶＭＣＰで制御するＰＳＷ（以下
ホストＰＳＷと称する）とＶＭで制御するＰＳＷ（以下
ゲストＰＳＷと称する）とが独立に存在し、独立に動作
するというものである。この方式の一般的仕様として
は、例えばＩＢＭ社発行の刊行物「ＩＢＭ System1370
Extened Architecture Interpretive Execution」（Ｓ
Ａ２２−７０９５）にその詳細が記述されている。

〔発明が解決しようとする問題点〕

この仕様を満足する情報処理装置を実現する為には、従
来からハードウェアが備えているＰＳＷ機構の論理回路
を独立にし、二重化すれば実現できる事は自明の理であ
る。しかし単に二重化する事はＰＳＷ及びその周辺回路
を２組要する事になりコストの上昇を招く。

更に、従来の情報処理装置の如くに、ＰＳＷを１個しか
具備していないモデルに於ては、前記の独立したＰＳＷ
を具備する為に、ＰＳＷ及びその周辺回路を２重化しよ
うとするとそのハードウェア論理の変更量は非常に大き
く、コストの上昇も著しいものである。

上記従来技術は、情報処理装置のＰＳＷを独立に具備す
るとするという点について、ハードウェア論理の２重化
によるとコストの上昇を及びＰＳＷを１組しか具備して
いないモデルに於ては、ハードウェア論理の変更量が大
きく及びコスト上昇を招くという問題がある。

本発明の目的とするところは、前記の如くの問題点を除
去することにあり、１個のＰＳＷ機構によって、各ＶＭ
のＰＳＷ値を補正する事により、見掛け上複数のＰＳＷ
を具備する仮想計算機システムを提供することにある。

〔問題点を解決するための手段〕

本発明の特徴とするところは、１組のＰＳＷを機能させ
るにあたり、プログラムの与える複数のＰＳＷ値を個別
にハードウェア上で保存し、ＰＳＷにカレントに設定す
る値を一定条件で前記複数のＰＳＷ値より選択し補正し
た値を設定することにより、１組のＰＳＷハードウェア
を具備した情報処理装置に対して、複数のＰＳＷを同時
に機能可能な機構を付加した仮想計算機システムを提供
することである。

即ち、ＶＭＣＰが走行する時のＰＳＷ（以降ホストＰＳ
Ｗと称する）とＶＭが走行する時のＰＳＷ（以降ゲスト
ＰＳＷと称する）をハードウェア上に保存し、実際にハ
ードウェアを制御するＰＳＷ（以降カレントＰＳＷと称
する）には、ＶＭＣＰが走行する時はホストＰＳＷを設
定し、ＶＭが走行する時には、ホストＰＳＷとゲストＰ
ＳＷの内容をマージした値を設定する事により、プログ
ラムから見て複数個のＰＳＷを具備した仮想計算機シス
テムを提供することができる。

〔作用〕

以上に示した、複数のＰＳＷ値から１つを選択して１組
のカレントＰＳＷに設定する第１の手段と、複数のＰＳ
Ｗ値をカレントＰＳＷに設定する時、その設定されるべ
きＰＳＷの属性によってＰＳＷ値を補正する第２の手段
とにより、ハードウェア論理としては１組のＰＳＷを具
備した情報処理装置に於て、コスト上昇及びハードウェ
ア論理の変更を伴う事無く、独立した複数のＰＳＷを備
えた効率の良い仮想計算機システムを提供する事ができ
る。

〔実施例〕

次に本発明の実施例を図面を用いて説明する。

第１図は、本発明のＰＳＷ群を備えた仮想計算機システ
ムのブロック図である。尚本例では独立に動作できるＰ
ＳＷが、ホストＰＳＷ及びゲストＰＳＷ各々１個とした
がそれぞれ複数個具備された構成をとっても良い。

第１図に於て、制御装置ＣＵ１０１は接続されている各
装置の制御をつかさどり且つ命令処理を実行する制御装
置であり、信号線１５１及び１５４を介してカレントＰ
ＳＷレジスタ（以下ＣＰＳＷと略す）１０２に接続さ
れ、更に信号線１５６を介してホストＰＳＷ格納用レジ
スタ（以下ＨＰＳＷと略す）１０３及びゲストＰＳＷ格
納用レジスタ（以下ＧＰＳＷと略す）１０４に接続され
ている。

ＣＰＳＷは現行実行中のプログラム状態を表示し制御す
るカレントＰＳＷを格納するレジスタであり、命令処理
の進行に伴ないＣＵ１０１によって更新され、信号線１
５１及び１５４，１５２，１５３，１５５を介してそれ
ぞれＣＵ１０１，マージ回路Ｂ１０６，マージ回路１０
５，ＨＰＳＷ１０３に接続されている。

ＨＰＳＷ１０３はホストＰＳＷを一時的に蓄えておくレ
ジスタであり、信号線１５３，１５５，１５６を介して
それぞれＣＰＳＷ１０２，マージ回路Ｂ１０６，ＣＵ１
０１に接続されている。

ＧＰＳＷ１０４はゲストＰＳＷを一時的に蓄えておくレ
ジスタであり、信号線１５６，１５７，１５８を介して
それぞれＣＵ１０１，マージ回路Ａ１０５及びマージ回
路Ｂ１０６に接続されている。

マージ回路Ａ（以下ＭＥＲＧＥＡと略す）１０５はカレ
ントＰＳＷのゲストＰＳＷの値から、新しいゲストＰＳ
Ｗの値を作成するマージ回路であり、信号線１５５，１
５７，１５８を介してＣＰＳＷ１０２及びＧＰＳＷ１０
４と接続される。

マージ回路Ｂ（以下ＭＥＲＧＥＢと略す）１０６はホス
トＰＳＷとゲストＰＳＷの値から新しいカレントＰＳＷ
の値を作成するマージ回路であり、信号線１５２，１５
３及び１５８を介してＣＰＳＷ１０２，ＨＰＳＷ１０３
及びＧＰＳＷ１０４に接続されている。

次に本発明の動作について第１図を用いて説明する。

仮想計算機システムとして情報処理装置を動作させる
時、まずＶＭＣＰを動作させた後ＶＭを動作させる手順
をとる。その後ＶＭＣＰとＶＭの間を処理が往復しなが
ら、ＶＭＣＰの制御の下にＶＭが実行されていく。つま
り情報処理装置はホストＰＳＷの制御により動作する場
合とゲストＰＳＷの制御により動作する場合の２つがあ
り、それぞれＰＳＷを切替えながら処理を行う。

従って情報処理装置はまずホストＰＳＷの制御の下に動
作するが、この場合ホストＰＳＷは信号線１５１を介し
てＣＰＵ１０１からＣＰＳＷ１０２にセットされる。こ
のホストＰＳＷの処理モードはベアの情報処理装置の処
理モードと合致した形式を持ち、本ＰＳＷによりＶＭＣ
Ｐが実行される。

次にＶＭＣＰがＶＭを起動する命令を発行し、ＶＭの処
理の実行を始める場合の手順は次の通りである。まずＣ
ＰＳＷ１０２でＶＭＣＰ処理の制御を行っていたホスト
ＰＳＷ値は、信号線１５５を介してＨＰＳＷ１０３にセ
ットされ保存される。続いてＣＵ１０１は起動しようと
するゲストＰＳＷ値を信号線１５６を介してＧＰＳＷ１
０４にセットする。ＨＰＳＷ１０３にセットされたホス
トＰＳＷとＧＰＳＷ１０４にセットされたゲストＰＳＷ
はＭＥＲＧＥＢ１０６でマージ操作を受け、ホスト情報
処理装置のハードウェア処理モードに合致したゲスト用
のＰＳＷ形式に変換され、信号線１５２を介してＣＰＳ
Ｗ１０２にセットされＶＭの処理を開始する。

第２図に各種処理モードのＰＳＷ形式の一例を示す。

ＭＥＲＧＥＢ１０６のマージ内容は、ＶＭ実行用のカレ
ントＰＳＷを作成する手順であり、この手順の操作内容
は、生成するＰＳＷの各ビット対応にＨＰＳＷ１０３の
内容を選択する，ＧＰＳＷ１０４の内容を選択する，Ｈ
ＰＳＷ１０３の内容とＧＰＳＷ１０４の内容に論理操作
を加えて出力する等である。つまりＣＰＳＷ１０２にセ
ットされたＶＭ実行用のカレントＰＳＷ値はホストＰＳ
Ｗ値とゲストＰＳＷ値とをマージした値である。

第３図に処理内容の一例を示す。

次にＶＭの処理がＣＰＳＷ１０２の制御によって実行さ
れている時、割込みに依りＶＭＣＰに制御を移す場合の
動作は以下の様になる。ＣＰＳＷ１０２に格納されてい
るＶＭ実行用のカレントなＰＳＷ値（これは処理の実行
と共にＣＵ１０１により更新されている）とＧＰＳＷ１
０４に格納されているゲストＰＳＷ値がそれぞれ信号線
１５５及び１５８を介してＭＥＲＧＥＡ１０５に入力さ
れる。ＭＥＲＧＥＡ１０５では、入力されたカレントＰ
ＳＷ値とゲストＰＳＷ値とから、最新のゲストＰＳＷ値
を作成する手順を実行する。即ち、生成する各ビット対
応にＣＰＳＷ１０２の内容を選択する，ＧＰＳＷ１０４
の内容を選択する等であり、このマージ処理を受けたゲ
ストＰＳＷ値がＧＰＳＷ１０４にセットされる。第４図
に処理内容の一例（ゲストＰＳＷが３７０ＢＣモードの
場合）を示す。続いてＨＰＳＷ１０３に保存されている
ホストＰＳＷ値が信号線１５３を介してＣＰＳＷ１０２
にセットされ、再びホストであるＶＭＣＰの処理を実行
する。以上の切替えの繰り返しでＶＭ処理が行われ仮想
計算機システムを形成する。

以上、本発明である仮想計算機システムについて説明し
たが、ＨＰＳＷ１０３及びＧＰＳＷ１０４を本例ではハ
ードウェアレジスタとしたが、ハードウェア上のワーク
記憶でも良く、又主記憶を使用しても良い。更にＭＥＲ
ＧＥＡ１０５及びＭＥＲＧＥＢ１０６は本例ではマージ
回路としたが同一機能をハードウェアのマイクロプログ
ラムで実現しても良い。

又本例では、ゲストのＰＳＷ値を格納するレジスタが１
個の例を示したが、当然のことながら複数個で構成され
ても良い。

〔発明の効果〕

本発明によれば、ハードウェア論理としては１組のＰＳ
Ｗ機構を具備する情報処理装置に於て、独立した複数の
ＰＳＷ機構を持つより性能の良い仮想計算機システム
を、コストの上昇及びハードウェア論理の変更を最小限
に抑えて実現できるという大きな効果が得られる。

【図面の簡単な説明】

第１図は本発明が適用された仮想計算機システムのブロ
ック図である。 １０１……制御装置、１０２……カレントＰＳＷレジス
タ、１０３……ホストＰＳＷレジスタ、１０４……ゲス
トＰＳＷレジスタ、１０５……マージ回路Ａ、１０６…
…マージ回路Ｂ。第２図は各種処理モードのＰＳＷ形式
を示す図である。第３図はマージ回路Ｂの処理内容を示
す図である。第４図はマージ回路Ａの処理内容を示す図
である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】命令の実行制御にプログラム状態語（ＰＳ
   Ｗ）を用いる情報処理装置であって、１つの仮想計算機
   制御プログラムが複数のオペレーティングシステムを管
   理し、各々が所定の処理モードで走行する仮想計算機シ
   ステムにおいて、前記仮想計算機制御プログラムが制御
   するＰＳＷ（ホストＰＳＷ）を保存するレジスタ（ＨＰ
   ＳＷ）と、前記複数のオペレーティングシステムのうち
   の特定オペレーティングシステムが制御するＰＳＷ（ゲ
   ストＰＳＷ）を保存するレジスタ（ＧＰＳＷ）と、実際
   にハードウェアを制御するＰＳＷ（カレントＰＳＷ）を
   保持するレジスタ（ＣＰＳＷ）とを有し、前記仮想計算
   機制御プログラムが走行するときには前記ＨＰＳＷの内
   容を前記ＣＰＳＷに設定し、前記特定オペレーティング
   システムが走行するときには該特定オペレーティングシ
   ステムの処理モードに対応させて前記ＧＰＳＷの内容と
   前記ＨＰＳＷの内容に所定の論理処理を行なった後に前
   記ＣＰＳＷに設定することを特徴とする仮想計算機シス
   テム。