JPH0667617A

JPH0667617A - 表示装置

Info

Publication number: JPH0667617A
Application number: JP24252892A
Authority: JP
Inventors: Kazuhiro Sato; 一博佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-20
Filing date: 1992-08-20
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】ダイナミックドライブ方式の表示装置におい
て表示セグメント又は表示ドットに対する駆動電圧から
の高調波ノイズを抑える。【構成】セグメント又はドットである各表示最小単位
部に印加される駆動電圧をその表示期間内で変化させ
る。例えば印加される駆動電圧を、複数のパルスを合成
して得られた階段状の連続した矩形波とする。又は、印
加される駆動電圧波形を複数のパルスを合成して得られ
た階段状の連続した矩形波を平滑化フィルタ手段に供給
して得られる電圧波形とする。さらに又は、印加される
駆動電圧波形を、電圧値が例えば略正弦波状に連続的に
変化する電圧波形とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示管やＬＥＤ等を用い
たダイナミックドライブ方式の表示装置に関するもので
ある。

【０００２】

【従来の技術】表示管やＬＥＤを用いた表示装置は広く
普及され、例えばチューナー、ＣＤプレーヤ等のＡＶ機
器にも採用されている。図１６は表示管を用いた従来の
表示装置の構成を示すものであり、４桁の数字が表示可
能な表示部１においては、各桁Ｋ₁ 〜Ｋ₄ について数字
表示をなすために表示管による７つのセグメント（発光
体）ａ〜ｇが設けられている。

【０００３】表示部１においてＳａは各桁Ｋ₁ 〜Ｋ₄ に
おけるセグメントａのアノードに駆動電圧を印加するａ
セグメント端子であり、また同様にＳｂ〜Ｓｇは各桁Ｋ
₁ 〜Ｋ₄ におけるセグメントｂ〜セグメントｇの各アノ
ードに駆動電圧を印加するｂセグメント端子〜ｇセグメ
ント端子である。

【０００４】また、Ｇ₁ は桁Ｋ₁ の各セグメントに対応
するグリッドに駆動電圧を印加する第１グリッド端子、
同様にＧ₂ 〜Ｇ₄ はそれぞれ桁Ｋ₂ 〜Ｋ₄ の各セグメン
トに対応するグリッドに駆動電圧を印加する第２グリッ
ド端子〜第４グリッド端子を示す。

【０００５】２はＣＰＵ，ＲＯＭ，ＲＡＭを有するマイ
クロコンピュータによってなる表示制御部を示す。出力
ポートＰａ〜ＰｇはそれぞれＦＥＴＱａ〜Ｑｇのゲート
に接続され、その出力パルスによりＦＥＴＱａ〜Ｑｇの
オン／オフを行なう。ＦＥＴＱａ〜Ｑｇのオン／オフに
伴って、表示駆動用の電圧Ｖ_F がスイッチングされ、ａ
セグメント端子Ｓａ〜ｇセグメント端子Ｓｇに対する電
圧Ｖ_F の供給の制御が行なわれる。つまり、出力ポート
Ｐａ〜Ｐｇからはセグメント選択パルスが出力される。

【０００６】また、出力ポートＰ_G1〜Ｐ_G4はそれぞれＦ
ＥＴＱ_G1〜Ｑ_G4のゲートに接続され、その出力パルスに
よりＦＥＴＱ_G1〜Ｑ_G4のオン／オフを行なう。ＦＥＴＱ
_G1〜Ｑ_G4のオン／オフに伴って、表示駆動用の電圧Ｖ_F
がスイッチングされ、第１グリッド端子Ｇ₁ 〜第４グリ
ッド端子Ｇ₄ に対する電圧Ｖ_F の供給の制御が行なわれ
る。つまり、出力ポートＰ_G1〜Ｐ_G4からはグリッドスキ
ャンパルスが出力される。

【０００７】例えば表示部１に『１２４８』という数字
を表示する場合は、表示制御部２から出力されるセグメ
ント選択パルス及びグリッドスキャンパルスによりＦＥ
ＴＱａ〜Ｑｇ及びＦＥＴＱ_G1〜Ｑ_G4がオン／オフ制御さ
れ、図１７（ａ）〜（ｄ）のように第１グリッド〜第４
グリッドに順次駆動電圧Ｖ_F が印加されるとともに、各
桁において発光すべきセグメントが選択されるように、
図１７（ｅ）〜（ｋ）のように、ａセグメント端子Ｓａ
〜ｇセグメント端子Ｓｇの内の所定のセグメント端子に
電圧Ｖ_F が印加される。なお、Ｔはスキャン周期、ｔ_P
はパルス幅、ｔ_b はブランキング幅を示し、従ってデュ
ーティサイクルＤ_U ＝ｔ_P ／Ｔとなる。

【０００８】グリッド及びアノードに同時に正電圧が印
加されることにより、セグメントは発光動作をなすた
め、図１７（ａ）〜（ｋ）の印加電圧状態により、図１
７（ｍ）のように順次各桁で数字が表示されることにな
る。

【０００９】

【発明が解決しようとする課題】ところが、表示部１に
対してこのように矩形波状のパルスとなる駆動電圧を印
加することにより弊害が生じていた。

【００１０】例えば図１８（ａ）のように周期Ｔの矩形
波状の立ち上がり、立ち下がりの早いパルスの場合、図
１８（ｂ）に示すように１／Ｔ(Hz)である元の周波数成
分より３／Ｔ、５／Ｔというように３次、５次、さらに
高次にわたって奇数次の周波数成分を多く含んでいるこ
とが知られている。さらに、図１７からも分かるように
印加される駆動電圧のパルスは『Ｈ』区間と『Ｌ』区間
の時間が一定ではなく、即ちデューティが異なるため上
記以外の高調波成分も発生することになる。

【００１１】特に、表示管やＬＥＤによる表示の高輝度
化等の要請から駆動電圧Ｖ_F も高くなる傾向にあり（例
えば上記のようなセグメント表示方式の場合で２０〜５
０Ｖ、ドット表示方式の場合で１００Ｖなど）、これが
スイッチングされるため、高調波ノイズによる影響は大
きく、このような表示装置が装備されたチューナ或は表
示装置の近傍に配置されたチューナの受信感度を悪化さ
せたり、ＣＤプレーヤやアンプ等の場合では電源ライン
に高調波成分が乗ることにより音質が悪化してしまうと
いう問題が発生していた。

【００１２】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて表示部に対する印加電圧パルスにおける高調
波成分によるノイズ発生を抑制することを目的とする。

【００１３】このために、ダイナミックドライブ方式で
各表示最小単位部、例えばセグメント又はドットを駆動
し表示動作をなす表示装置において、各表示最小単位部
に印加される駆動電圧をその表示期間内で変化させるよ
うに構成する。特に、各表示最小単位部に印加される駆
動電圧（例えばアノードセグメント印加電圧）と、所定
数の表示最小単位部によって形成される桁単位で共通印
加される駆動電圧（例えばグリッド印加電圧）の両方
を、表示最小単位部の表示期間内で変化させるようにす
る。

【００１４】これらの場合において電圧の変化は、印加
される駆動電圧を、複数のパルスを合成して得られた階
段状の連続した矩形波とすることによって実現する。又
は、印加される駆動電圧波形を、複数のパルスを合成し
て得られた階段状の連続した矩形波を平滑化フィルタ手
段に供給して得られる電圧波形とすることによって実現
する。さらに又は、印加される駆動電圧波形を、電圧値
が例えば略正弦波状に連続的に変化する電圧波形とする
ことによって実現する。

【００１５】

【作用】表示部に対する駆動電圧を矩形波状のパルスよ
り正弦波状に近い信号とすることにより、含まれる高調
波成分を減少させることができる。

【００１６】

【実施例】図１〜図６により本発明の第１の実施例につ
いて説明する。この実施例は表示管を用いた表示装置で
あり、前記図１６と同一部分は同一符合を付し説明を省
略する。

【００１７】ＳＷ₁ 〜ＳＷ₃ はスイッチ回路を示し、そ
れぞれ例えば＋５Ｖの電源電圧の供給を断接している。
各スイッチ回路ＳＷ₁ 〜ＳＷ₃ のオン／オフは表示制御
部２の出力ポートＳ₁ 〜Ｓ₃ から出力される制御パルス
によってコントロールされる。

【００１８】スイッチ回路ＳＷ₁ 〜ＳＷ₃ のオン／オフ
により＋５Ｖの電源電圧が抵抗Ｒ₁，Ｒ₂ ，Ｒ₃ の全部
又は一部と抵抗Ｒ₄ によって分圧されてオペアンプ３に
供給される。オペアンプ３の出力はコンンプリメンタリ
のトランジスタＱ₁ ，Ｑ₂ によるバッファ部に供給さ
れ、例えば２０〜５０Ｖ程度の駆動電圧Ｖ_F が取り出さ
れる。

【００１９】つまり、スイッチ回路ＳＷ₁ がオンのとき
は、オペアンプ３の出力電圧は、Ｒ₄ ／（Ｒ₄ ＋Ｒ₁ ）×５×｛（Ｒ₆ ／Ｒ₅ ）＋１｝［Ｖ］となり、例えば図５に示すように駆動電圧Ｖ_F としてＶ
₁ レベルが得られる。また、スイッチ回路ＳＷ₂ がオン
のときは、オペアンプ３の出力電圧は、Ｒ₄ ／（Ｒ₄ ＋Ｒ₂ ）×５×｛（Ｒ₆ ／Ｒ₅ ）＋１｝［Ｖ］となり、例えば図５に示すように駆動電圧Ｖ_F としてＶ
₂ レベルが得られる。さらに、スイッチ回路ＳＷ₃ がオ
ンのときは、オペアンプ３の出力電圧は、Ｒ₄ ／（Ｒ₄ ＋Ｒ₃ ）×５×｛（Ｒ₆ ／Ｒ₅ ）＋１｝［Ｖ］となり、例えば図５に示すように駆動電圧Ｖ_F としてＶ
₃ レベルが得られる。

【００２０】この駆動電圧Ｖ_F は、抵抗ｒを介して各Ｆ
ＥＴＱａ〜Ｑｇ及びＱ_G1〜Ｑ_G4のドレインに印加され、
各ＦＥＴＱａ〜Ｑｇ及びＱ_G1〜Ｑ_G4のオン／オフに応じ
てセグメント端子Ｓａ〜Ｓｇ及びグリッド端子Ｇ₁ 〜Ｇ
₄ に印加される。

【００２１】このような構成の表示装置において、表示
部１における表示動作を行なう際に、表示制御部２は図
２の処理を行なうことになる。なお、表示数値を『１２
４８』として図３に制御波形を示す。

【００２２】表示実行の際にはまずグリッドスキャンの
ための変数ｎ＝１とする(F101)。そして第ｎグリッドに
対して『Ｈ』出力を行なう(F102)。即ちこの場合、図３
（ａ）のように出力ポートＰ_G1から第１グリッドのスキ
ャンパルスを出力し、ＦＥＴＱ_G1をオフとして第１グリ
ッドに電圧Ｖ_F が印加されるようにする。同時に、第１
桁目Ｋ₁ の表示数値に応じたセグメント選択パルスを出
力ポートＰａ〜Ｐｇから出力する(F103)。例えば表示が
『１』である場合、各出力ポートＰａ〜Ｐｇの出力は図
３（ｋ）〜（ｒ）に示すようになり、ＦＥＴＱｂ，Ｑｃ
がオフとされてｂセグメント端子Ｓｂ及びｃセグメント
端子Ｓｃに電圧Ｖ_F が印加されるようにする。この状態
が第１グリッド（桁Ｋ₁ ）のスキャン期間の間、維持さ
れることにより、数字『１』が表示される（図３
（ｓ））。

【００２３】ここで、まず出力ポートＳ₁ から図３
（ｅ）のように制御パルスとなる『Ｈ』出力を行ないス
イッチ回路ＳＷ₁ をオンとする(F104)。そしてタイマの
カウントによりＴ₁ 時間がカウントアップされるまで待
機する(F105)。Ｔ₁ 時間が経過したら、Ｓ₁ 出力を
『Ｌ』とし(F106)、図３（ｆ）のようにＳ₂ 出力を
『Ｈ』とする(F107)。そしてＴ₂ 時間がカウントアップ
されるまで待機する(F108)。Ｔ₂ 時間が経過したら、Ｓ
₂ 出力を『Ｌ』とし(F109)、図３（ｇ）のようにＳ₃ 出
力を『Ｈ』とする(F110)。そしてＴ₃ 時間がカウントア
ップされるまで待機する(F111)。

【００２４】さらに、Ｔ₃ 時間が経過したら、Ｓ₃ 出力
を『Ｌ』とし、Ｓ₂ 出力を『Ｈ』としてＴ₄ 時間がカウ
ントアップされるまで待機する(F112,F113,F114)。さら
にＴ₄ 時間が経過したら、Ｓ₂ 出力を『Ｌ』とし、Ｓ₁
出力を『Ｈ』としてＴ₅ 時間がカウントアップされるま
で待機する(F115,F116,F117)。

【００２５】Ｔ₅ 時間のカウントアップ時点で、桁Ｋ₁
のスキャン期間が終了するため、Ｓ₁ 出力を『Ｌ』とし
(F118)、ブランキング期間であるｔ_b 期間のカウントア
ップがなされるまで待機する(F119)。なおブランキング
期間ｔ_b は、表示管の入力容量により、実際には駆動電
圧印加が終了したにも関わらず電圧が残り隣の桁にゴー
ストが生じることを防止するために設けられている。

【００２６】この桁Ｋ₁ のスキャン期間においてスイッ
チ回路ＳＷ₁ 〜ＳＷ₃ が出力ポートＳ₁ 〜Ｓ₃ による制
御パルス（図３（ｅ）〜（ｇ））により開閉制御される
ことにより、第１グリッド及び選択されているセグメン
トｂ，ｃに印加される電圧Ｖ_F は、図５のように階段状
に電圧が変化することになる。

【００２７】続いて次の桁のスキャンを行なうため、変
数ｎ＝４であるかを判別し(F120)、ｎ≠４であれば変数
ｎをインクリメントする(F121)。なお、桁Ｋ₄ のスキャ
ン終了時でｎ＝４であれば、桁Ｋ₁ のスキャンに戻るた
め変数ｎ＝１とする(F122)。

【００２８】以下、桁Ｋ₂ 〜桁Ｋ₄ のスキャンについて
も同様にグリッドＧ₂ 〜Ｇ₄ を順次選択するとともに
（図２：F102，図３（ａ）〜（ｄ）参照）、表示数値に
応じて発光すべきセグメントａ〜ｇを選択していく（図
２：F103，図３（ｋ）〜（ｒ）参照）。そして、各スキ
ャン期間内においてＳ₁ 出力、Ｓ₂ 出力、Ｓ₃ 出力は同
様になされることによって（図２：F104〜F118，図３
（ｅ）〜（ｆ）参照）、スキャン対象のグリッド及び選
択されたセグメントに印加される電圧Ｖ_F はいづれも図
５のように階段状に電圧値が変化するものとされる。従
って、『１２４８』という表示を行なう際に各グリッド
及びセグメントに印加される駆動電圧Ｖ_F は図４（ａ）
〜（ｋ）に示すとおりとなる。

【００２９】ここで、このような階段状の、図６（ａ）
のような周期Ｔの信号についての周波数スペクトラムを
図６（ｂ）に示す。図１８において前述した矩形波パル
スの周波数スペクトラムと比較して、３次、５次等の周
波数成分は大幅に（４０〜５０ｄＢ）低減されているこ
とが分かる。つまり、矩形波パルスより正弦波に近い信
号で表示管を駆動することにより高調波ノイズを抑え、
高調波ノイズによるチューナ受信感度の悪化や音響機器
の音質劣化等の発生を防止することができる。

【００３０】なお、この実施例においてＳ₁ 出力波形〜
Ｓ₃ 出力波形の他の例として、図３（ｈ）（ｉ）（ｊ）
のようにすることも考えられる。つまり抵抗Ｒ₁ ，Ｒ
₂ ，Ｒ₃ の抵抗値の設定によれば、スイッチ回路ＳＷ₁
のみオンの時、スイッチ回路ＳＷ₁ ，ＳＷ₂ がオンのと
き、スイッチ回路ＳＷ₁ ，ＳＷ₂ ，ＳＷ₃ の全部がオン
のときで、駆動電圧Ｖ_F のレベルを同様に３段階に制御
するようにすることができる。このようにすると、場合
によってはノイズ要因となるおそれのある出力ポートＳ
₁ 〜Ｓ₃ からの制御パルスの高周波成分も低減されるた
め好適である。

【００３１】次に本発明の第２の実施例を図７、図８で
説明する。この実施例は図７に示すように上記第１の実
施例に加えて抵抗Ｒ₇ 及びコンデンサＣ₁ による平滑化
フィルタ４を設けたものである。平滑化フィルタ４によ
り上記図５のような駆動電圧Ｖ_F は図８のよう積分さ
れ、より正弦波形に近い波形となる。従って、高調波成
分はより低減される。

【００３２】なお、第１及び第２の実施例において、駆
動電圧Ｖ_F が３段階の階段状に変化されるようにした
が、もちろん４段階以上に変化されるようにしてもよ
い。

【００３３】第３の実施例を図９〜図１１で説明する。
この実施例では駆動電圧Ｖ_F を略正弦波状、例えばｓｉ
ｎ² 波形とする正弦波状パルス発生器５が設けられてい
る。そして、正弦波状パルス発生器５に対して出力トリ
ガとなる制御パルスが表示制御部２の出力ポートＰ_STか
ら供給される。出力ポートＰ_STからの制御パルスは図１
０（ｄ）のように、第１グリッドから第４グリッドに対
応するグリッドスキャンパルス（図１０（ａ）〜
（ｄ））のオアをとったものとされており、この制御パ
ルスの立ち上がりをトリガとして、正弦波状の駆動電圧
Ｖ_F を出力する。

【００３４】従って、例えば『１２４８』という表示を
行なう際に、表示制御部２がグリッドスキャンパルスと
ともに図１０（ｆ）〜（ｍ）のセグメント選択パルスを
出力することで、表示部１における各グリッド及び各セ
グメントに印加される駆動電圧Ｖ_F は図１１（ａ）〜
（ｋ）に示すとおりとなる。この実施例により、より効
果的に駆動電圧Ｖ_F 内の高調波成分が取り除かれている
ことはいうまでもない。

【００３５】図１２は本発明の第４の実施例を示すもの
である。この実施例では、各出力ポートＰａ〜Ｐｇから
出力されるセグメント選択パルスは正弦波状パルス発生
器５ａ〜５ｇに入力され、正弦波状パルス発生器５ａ〜
５ｇからは、それぞれセグメント選択パルスをトリガと
して例えばｓｉｎ² 波形となる正弦波状パルスが出力さ
れて、ＦＥＴＱａ〜Ｑｇのゲートに供給される。即ち、
ＦＥＴＱａ〜Ｑｇのドレインに印加されセグメント端子
Ｓａ〜Ｓｇに供給される駆動電圧Ｖ_F は、ＦＥＴＱａ〜
Ｑｇを制御する正弦波状パルス（ＦＥＴゲート電圧）に
よってその電圧値がコントロールされることになる。

【００３６】同様に、各出力ポートＰ_G1〜Ｐ_G4から出力
されるグリッドスキャンパルスは正弦波状パルス発生器
５_G1〜５_G4に入力され、正弦波状パルス発生器５_G1〜５
_G4からは、それぞれグリッドスキャンパルスをトリガと
して例えばｓｉｎ² 波形となる正弦波状パルスが出力さ
れて、ＦＥＴＱ_G1〜Ｑ_G4のゲートに供給される。即ち、
ＦＥＴＱ_G1〜Ｑ_G4のドレインに印加されグリッド端子Ｇ
₁ 〜Ｇ₄ に供給される駆動電圧Ｖ_F は、ＦＥＴＱ_G1〜Ｑ
_G4を制御する正弦波状パルス（ＦＥＴゲート電圧）によ
ってその電圧値がコントロールされる。

【００３７】従って、例えば『１２４８』という表示を
行なう際に、表示制御部２が前記図１０（ａ）〜（ｄ）
のグリッドスキャンパルスとともに前記図１０（ｆ）〜
（ｍ）のセグメント選択パルスを出力することで、表示
部１における各グリッド及び各セグメントに印加される
駆動電圧Ｖ_F は上記第３の実施例とほぼ同様に図１１
（ａ）〜（ｋ）に示すとおりとなる。

【００３８】この実施例の場合、駆動電圧Ｖ_F だけでな
く表示ドライバとなるＦＥＴへの制御電圧も正弦波に近
いものとされるため、回路パターン上での矩形パルスの
引き回しによるノイズ成分の増大も防止できる。なお、
このように表示ドライバとなるＦＥＴへの制御パルス
を、上記第１の実施例のように階段状パルスとしてもよ
い。

【００３９】以上、１桁７セグメントで４桁表示の電子
管による表示部を採用した表示装置について各種実施例
を説明してきたが、もちろん表示部が図１３のように１
桁１４セグメントでｎ桁表示の場合にも、上記各種実施
例は同様に適用できる。さらに、セグメントをバー表示
形態に配列したものであっても同様である。

【００４０】また、図１４のように縦ｎドット、横ｍド
ットのドット表示形態をとる表示部に対しても同様で、
水平ドット走査端子Ｈ₁ 〜Ｈ_n 及び垂直ドット走査端子
Ｖ₁〜Ｖ_m に印加される駆動電圧波形を階段状矩形波又
は略正弦波とすることで同様の効果が得られる。

【００４１】さらに図１５のように１桁３５ドットで複
数桁（例えば４桁）の文字又は数字等の表示を行なう表
示部においても、同様で、各桁についてのドット選択パ
ルスに基づいてドット端子Ｄ₁ 〜Ｄ₃₅に印加される駆動
電圧、及び、各桁、即ちグリッドスキャンパルスに基づ
いてグリッド端子Ｇ₁ 〜Ｇ₄ に印加される駆動電圧波形
を階段状矩形波又は略正弦波とする。

【００４２】なお、上記実施例において表示ドライバと
して機能するＦＥＴＱａ〜Ｑｆ、及びＦＥＴＱ_G1〜Ｑ_G4
は、実際にはマイクロコンピュータ（表示制御部２）に
内蔵することが考えられる。

【００４３】なお、表示部としてはもちろん電子管を発
光体とするものに限らず、ＬＥＤ素子やプラズマディス
プレイ等のダイナミックドライブ方式のものであれば本
発明を適用できる。

【００４４】

【発明の効果】以上説明したように本発明は、ダイナミ
ックドライブ方式で各表示最小単位部、例えばセグメン
ト又はドットを駆動し表示動作をなす表示装置におい
て、各表示最小単位部に印加される駆動電圧をその表示
期間内で変化させる、即ち階段状波形、又は階段状平滑
化波形、又は略正弦波形となるように構成したため、駆
動電圧に含まれる高調波ノイズ成分を減少させることが
でき、このため、本発明の表示装置が搭載された或は近
傍に配置されたチューナ等の電子機器において、高調波
ノイズ成分の影響で受信感度劣化や音質劣化等が発生す
ることは解消されるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成の説明図である。

【図２】第１の実施例の表示動作のフローチャートであ
る。

【図３】第１の実施例の表示コントロールパルスの説明
図である。

【図４】第１の実施例の表示駆動電圧の説明図である。

【図５】第１の実施例の表示駆動電圧波形の説明図であ
る。

【図６】第１の実施例の表示駆動電圧波形における高調
波成分の説明図である。

【図７】本発明の第２の実施例の構成の説明図である。

【図８】第２の実施例の表示駆動電圧波形の説明図であ
る。

【図９】本発明の第３の実施例の構成の説明図である。

【図１０】第３の実施例の表示コントロールパルスの説
明図である。

【図１１】第３の実施例の表示駆動電圧波形の説明図で
ある。

【図１２】本発明の第４の実施例の構成の説明図であ
る。

【図１３】本発明に適用できる他のセグメント表示部の
説明図である。

【図１４】本発明に適用できるドット表示部の説明図で
ある。

【図１５】本発明に適用できるドット表示部の説明図で
ある。

【図１６】従来の表示装置の構成の説明図である。

【図１７】従来の表示装置の表示駆動電圧の説明図であ
る。

【図１８】従来の表示装置の表示駆動電圧における高調
波成分の説明図である。

【符号の説明】１表示部２表示制御部３オペアンプ４平滑化フィルタ５，５ａ〜５ｇ，５_G1〜５_G4 正弦波状パルス発生器Ｑａ〜Ｑｇ，Ｑ_G1〜Ｑ_G4 ＦＥＴＳＷ₁ 〜ＳＷ₃ スイッチ回路Ｓａ〜Ｓｇセグメント端子Ｇ₁ 〜Ｇ₄ グリッド端子

Claims

【特許請求の範囲】

【請求項１】ダイナミックドライブ方式で各表示最小
単位部を駆動し表示動作をなす表示装置において、前記
各表示最小単位部に印加される駆動電圧をその表示期間
内で変化させるように構成したことを特徴とする表示装
置。
【請求項２】前記表示最小単位部は表示ドット画素で
あることを特徴とする請求項１に記載の表示装置。
【請求項３】前記表示最小単位部は表示セグメントで
あることを特徴とする請求項１に記載の表示装置。
【請求項４】前記各表示最小単位部に印加される駆動
電圧と、所定数の表示最小単位部によって形成される桁
単位で共通印加される駆動電圧の両方を、表示最小単位
部の表示期間内で変化させるように構成したことを特徴
とする請求項１、請求項２、又は請求項３に記載の表示
装置。
【請求項５】印加される駆動電圧は、複数のパルスを
合成して得られた階段状の連続した矩形波であることを
特徴とする請求項１、請求項２、請求項３、又は請求項
４に記載の表示装置。
【請求項６】印加される駆動電圧波形は、複数のパル
スを合成して得られた階段状の連続した矩形波を平滑化
フィルタ手段に供給して得られる電圧波形であることを
特徴とする請求項１、請求項２、請求項３、又は請求項
４に記載の表示装置。
【請求項７】印加される駆動電圧波形は、電圧値が連
続的に変化する電圧波形であることを特徴とする請求項
１、請求項２、請求項３、又は請求項４に記載の表示装
置。