JPH0667213B2 - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPH0667213B2 JPH0667213B2 JP60138652A JP13865285A JPH0667213B2 JP H0667213 B2 JPH0667213 B2 JP H0667213B2 JP 60138652 A JP60138652 A JP 60138652A JP 13865285 A JP13865285 A JP 13865285A JP H0667213 B2 JPH0667213 B2 JP H0667213B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- current
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 この発明は、スイッチング素子のオン／オフ駆動によっ
て共振回路に発生する高周波出力を負荷に与えるインバ
ータ装置に関するものである。
て共振回路に発生する高周波出力を負荷に与えるインバ
ータ装置に関するものである。
インバータ装置の出力を高周波化する上で、スイッチン
グ素子のスイッチング損失が大きな問題となる。スイッ
チング素子の導通タイミングを検出し、スイッチング素
子のオン／オフ駆動を制御すると、スイッチング損失を
少なくすることができる。
グ素子のスイッチング損失が大きな問題となる。スイッ
チング素子の導通タイミングを検出し、スイッチング素
子のオン／オフ駆動を制御すると、スイッチング損失を
少なくすることができる。
第５図にその従来例を示す。このインバータ装置は、直
流電源31に対して、発振トランス32の１次巻線および共
振用コンデンサ33の並列共振回路と、トランジスタ34に
ダンパダイオード35を逆方向接続した並列回路とが直列
に接続され、負荷Ｚに対して発振トランス32の２次巻線
にチョークコイル36が直列に接続されて、負荷Ｚに高周
波電力を供給するものである。
流電源31に対して、発振トランス32の１次巻線および共
振用コンデンサ33の並列共振回路と、トランジスタ34に
ダンパダイオード35を逆方向接続した並列回路とが直列
に接続され、負荷Ｚに対して発振トランス32の２次巻線
にチョークコイル36が直列に接続されて、負荷Ｚに高周
波電力を供給するものである。
第６図（ａ）にこのインバータ装置のトランジスタ34の
コレクタ電圧VC、コレクタ電流ICおよびダンパダイオー
ド35に流れるダンパ電流IDを示す。この従来例では、ト
ランジスタ34がオフとなってコレクタ電圧VCが正弦波状
に変化し、コレクタ電圧VCが零となったときに流れるダ
ンパ電流IDを検出し、トランジスタ34を導通させる。こ
の動作は、ダンパダイオード53に流れるダンパ電流IDを
検出する電流検出コイル37、電流検出コイルの検出電流
を電圧に変換する抵抗38、その電圧でトリガ信号VPを発
生するコンデンサ39、コンデンサ39から出力されるトリ
ガ信号VPを受けて動作する単安定マルチバイブレータ40
および単安定マルチバイブレータ40の出力をトランジス
タ34のベース電流IBにするコンデンサ41と抵抗42の並列
回路によって行なわれる。単安定マルチバイブレータ40
に与えられるトリガ信号VPは第６図（ｂ）に示され、ト
ランジスタ34に与えられるベース電流IBは第６図（ｃ）
に示されている。このトランジスタ34の駆動制御では、
ダンパ電流IDを検出し、単安定マルチバイブレータ40の
トリガ信号VPを作り、ベース流IBを発生させるため、ダ
ンパ電流IDと連続してコレクタ電流ICが流れ出すので、
トランジスタ34のオン動作時のスイッチングロスはなく
なる。コレクタ電流ICは、単安定マルチバイブレータ40
で設定されるベース電流IBが流れる期間ｔまで直線的に
増加する。この従来例では、期間ｔを変えることによっ
てコレクタ電流ICを制御することができるので、回路の
共振条件を維持しながら出力を可変することができる利
点もある。しかしこの従来例では、ダンパ電流IDが流れ
出す直後にベース電流IBがトランジスタ34に供給される
が、コレクタ電流ICが流れ出すのはダンパ電流IDが消滅
してからであるので、その間に流れるベース電流IBが無
駄となり損失を招く。
コレクタ電圧VC、コレクタ電流ICおよびダンパダイオー
ド35に流れるダンパ電流IDを示す。この従来例では、ト
ランジスタ34がオフとなってコレクタ電圧VCが正弦波状
に変化し、コレクタ電圧VCが零となったときに流れるダ
ンパ電流IDを検出し、トランジスタ34を導通させる。こ
の動作は、ダンパダイオード53に流れるダンパ電流IDを
検出する電流検出コイル37、電流検出コイルの検出電流
を電圧に変換する抵抗38、その電圧でトリガ信号VPを発
生するコンデンサ39、コンデンサ39から出力されるトリ
ガ信号VPを受けて動作する単安定マルチバイブレータ40
および単安定マルチバイブレータ40の出力をトランジス
タ34のベース電流IBにするコンデンサ41と抵抗42の並列
回路によって行なわれる。単安定マルチバイブレータ40
に与えられるトリガ信号VPは第６図（ｂ）に示され、ト
ランジスタ34に与えられるベース電流IBは第６図（ｃ）
に示されている。このトランジスタ34の駆動制御では、
ダンパ電流IDを検出し、単安定マルチバイブレータ40の
トリガ信号VPを作り、ベース流IBを発生させるため、ダ
ンパ電流IDと連続してコレクタ電流ICが流れ出すので、
トランジスタ34のオン動作時のスイッチングロスはなく
なる。コレクタ電流ICは、単安定マルチバイブレータ40
で設定されるベース電流IBが流れる期間ｔまで直線的に
増加する。この従来例では、期間ｔを変えることによっ
てコレクタ電流ICを制御することができるので、回路の
共振条件を維持しながら出力を可変することができる利
点もある。しかしこの従来例では、ダンパ電流IDが流れ
出す直後にベース電流IBがトランジスタ34に供給される
が、コレクタ電流ICが流れ出すのはダンパ電流IDが消滅
してからであるので、その間に流れるベース電流IBが無
駄となり損失を招く。
この欠点を解決するものとして、第７図に示すように単
安定マルチバイブレータ40の後段にさらに単安定マルチ
バイブレータ43を設けた従来例がある。この従来例は、
第８図（ａ）に示すように単安定マルチバイブレータ40
でダンパ電流IDが流れ終える期間t1を設定し、第８図
（ｂ）に示すように期間t1後にベース電流IBを流す。と
ころがこの場合、ベース電流IBが流れる期間t2を変えて
出力制御を行なおうとすると、ダンパ電流IDの流れる期
間t1も変化するので不都合を生じる。
安定マルチバイブレータ40の後段にさらに単安定マルチ
バイブレータ43を設けた従来例がある。この従来例は、
第８図（ａ）に示すように単安定マルチバイブレータ40
でダンパ電流IDが流れ終える期間t1を設定し、第８図
（ｂ）に示すように期間t1後にベース電流IBを流す。と
ころがこの場合、ベース電流IBが流れる期間t2を変えて
出力制御を行なおうとすると、ダンパ電流IDの流れる期
間t1も変化するので不都合を生じる。
第９図に示す従来例は、コンデンサ39の代りに増幅器44
を接続し、ダンパ電流IDが流れ終えるタイミングを検出
し、単安定マルチバイブレータ40にトリガ信号を与える
ものである。また第10図に示す従来例は、第９図におけ
る単安定マルチバイブレータ40に代えて無安定マルチバ
イブレータ45を接続し、ダンパ電流IDの検出信号によっ
て強制同期を行なうものである。このいずれの場合も、
電流検出コイル37を必要とし、雑音によって誤差が生じ
る恐れがあるとともに回路が複雑となってコストが高く
なる欠点がある。
を接続し、ダンパ電流IDが流れ終えるタイミングを検出
し、単安定マルチバイブレータ40にトリガ信号を与える
ものである。また第10図に示す従来例は、第９図におけ
る単安定マルチバイブレータ40に代えて無安定マルチバ
イブレータ45を接続し、ダンパ電流IDの検出信号によっ
て強制同期を行なうものである。このいずれの場合も、
電流検出コイル37を必要とし、雑音によって誤差が生じ
る恐れがあるとともに回路が複雑となってコストが高く
なる欠点がある。
この発明の目的は、従来例の問題点の解消を図り、簡単
でしかも安価な構成でスイッチング素子の駆動制御を誤
動作なくかつ効率よく行なうことができるインバータ装
置を提供することである。
でしかも安価な構成でスイッチング素子の駆動制御を誤
動作なくかつ効率よく行なうことができるインバータ装
置を提供することである。
この発明のインバータ装置は、負荷に供給する高周波電
力を発生するインダクタンス素子と、直流電源に対して
前記インダクタンス素子と直列接続したスイッチング素
子と、このスイッチング素子に逆並列接続した第１のダ
イオードと、前記インダクタンス素子のいずれか一方に
並列接続した共振用コンデンサと、前記スイッチング素
子と前記直流電源の負極との間に順方向接続した第２の
ダイオードと、この第２のダイオードの逆バイアス電圧
によりオンされるトランジスタと、このトランジスタが
オンからオフになってから一定期間前記スイッチング素
子を導通する制御を行なう制御回路とを備えたものであ
る。
力を発生するインダクタンス素子と、直流電源に対して
前記インダクタンス素子と直列接続したスイッチング素
子と、このスイッチング素子に逆並列接続した第１のダ
イオードと、前記インダクタンス素子のいずれか一方に
並列接続した共振用コンデンサと、前記スイッチング素
子と前記直流電源の負極との間に順方向接続した第２の
ダイオードと、この第２のダイオードの逆バイアス電圧
によりオンされるトランジスタと、このトランジスタが
オンからオフになってから一定期間前記スイッチング素
子を導通する制御を行なう制御回路とを備えたものであ
る。
この発明によれば、つぎの作用がある。スイッチング素
子が遮断されると、第１のダイオードに電流が流れ、第
２のダイオードの逆バイアス電圧によりトランジスタが
オンとなる。第１のダイオードに電流が流れなくなる
と、第２のダイオードの逆バイアス電圧がなくなり、ト
ランジスタがオンからオフに変化する。このトランジス
タがオンからオフに変化すると、制御回路がスイッチン
グ素子を一定期間導通する。したがって、第１のダイオ
ードに電流が流れなくなり、スイッチング素子が導通さ
れる状態になってから、制御回路がスイッチング素子を
導通する制御を行なうので、スイッチング素子の駆動制
御が効率よく行なわれる。
子が遮断されると、第１のダイオードに電流が流れ、第
２のダイオードの逆バイアス電圧によりトランジスタが
オンとなる。第１のダイオードに電流が流れなくなる
と、第２のダイオードの逆バイアス電圧がなくなり、ト
ランジスタがオンからオフに変化する。このトランジス
タがオンからオフに変化すると、制御回路がスイッチン
グ素子を一定期間導通する。したがって、第１のダイオ
ードに電流が流れなくなり、スイッチング素子が導通さ
れる状態になってから、制御回路がスイッチング素子を
導通する制御を行なうので、スイッチング素子の駆動制
御が効率よく行なわれる。
実施例 第１図はこの発明の一実施例の構成を示す回路図であ
る。このインバータ装置では、直流電源１に対してイン
ダクタンス素子である発振トランス２とスイッチング素
子であるトランジスタ３が直列に接続され、発振トラン
ス２に共振用コンデンサ４が並列に接続され、トランジ
スタ３に第１のダイオード５が逆並列に接続されてい
る。トランジスタ３と直流電源１の負極との間には第２
のダイオード６が順方向に接続され、この第２のダイオ
ード６のアノード側にはトランジスタ７のエミッタが接
続され、そのカソード側にはトランジスタ７のベースが
抵抗８を介して接続されている。トランジスタ７のコレ
クタには抵抗９を介して直流電圧VCCが与えられる。ト
ランジスタ３のスイッチング周期を制御する制御回路10
は、トランジスタ７のオン／オフ動作に同期して、抵抗
11,12およびコンデンサ13から成る波形整形回路14を介
してトランジスタ３へベース電流を供給する。発振トラ
ンス２の２次巻線にはチョークコイル15および高周波電
力が供給される負荷Ｚが直列に接続されている。
る。このインバータ装置では、直流電源１に対してイン
ダクタンス素子である発振トランス２とスイッチング素
子であるトランジスタ３が直列に接続され、発振トラン
ス２に共振用コンデンサ４が並列に接続され、トランジ
スタ３に第１のダイオード５が逆並列に接続されてい
る。トランジスタ３と直流電源１の負極との間には第２
のダイオード６が順方向に接続され、この第２のダイオ
ード６のアノード側にはトランジスタ７のエミッタが接
続され、そのカソード側にはトランジスタ７のベースが
抵抗８を介して接続されている。トランジスタ７のコレ
クタには抵抗９を介して直流電圧VCCが与えられる。ト
ランジスタ３のスイッチング周期を制御する制御回路10
は、トランジスタ７のオン／オフ動作に同期して、抵抗
11,12およびコンデンサ13から成る波形整形回路14を介
してトランジスタ３へベース電流を供給する。発振トラ
ンス２の２次巻線にはチョークコイル15および高周波電
力が供給される負荷Ｚが直列に接続されている。
第２図は制御回路10の構成の一例を示す回路図である。
ICは集積回路で構成される汎用タイマであり、たとえば
シグネティック社のNE555が適用される。この汎用タイ
マICが抵抗16およびコンデンサ17,18とともに単安定マ
ルチバイブレータを構成している。汎用タイマICの２番
端子がトリガ端子であって、１／3VCC以下で汎用タイマ
ICは抵抗16とコンデンサ17で定まる時限動作を行なう。
したがってトランジスタ19がオフの時抵抗20を介して２
番端子がVCCに引き上げられ、汎用タイマICは動作され
ない。トランジスタ７がオンからオフになると、制御回
路10の端子ａからコンデンサ21を介して正のパルスがト
ランジスタ19のベースに供給される。トランジスタ19が
オンすると汎用タイマICの２番端子の電圧が１／3VCC以
下となり、３番端子に時限動作をともなう信号が出力さ
れ、その信号が制御回路10の端子ｃから波形整形回路14
に与えられる。この制御回路10において、ダイオード22
はコンデンサ21の放電用であり、抵抗23はトランジスタ
19のベース抵抗である。
ICは集積回路で構成される汎用タイマであり、たとえば
シグネティック社のNE555が適用される。この汎用タイ
マICが抵抗16およびコンデンサ17,18とともに単安定マ
ルチバイブレータを構成している。汎用タイマICの２番
端子がトリガ端子であって、１／3VCC以下で汎用タイマ
ICは抵抗16とコンデンサ17で定まる時限動作を行なう。
したがってトランジスタ19がオフの時抵抗20を介して２
番端子がVCCに引き上げられ、汎用タイマICは動作され
ない。トランジスタ７がオンからオフになると、制御回
路10の端子ａからコンデンサ21を介して正のパルスがト
ランジスタ19のベースに供給される。トランジスタ19が
オンすると汎用タイマICの２番端子の電圧が１／3VCC以
下となり、３番端子に時限動作をともなう信号が出力さ
れ、その信号が制御回路10の端子ｃから波形整形回路14
に与えられる。この制御回路10において、ダイオード22
はコンデンサ21の放電用であり、抵抗23はトランジスタ
19のベース抵抗である。
次に第３図の波形図を参照してこの実施例の動作を説明
する。第３図（ａ）はトランジスタ３のコレクタ電圧V
CE、コレクタ電流ICおよび第１のダイオード５に流れる
ダンパ電流ID示し、第３図（ｂ）はトランジスタ７のコ
レクタ電圧vCを示し、第３図（ｃ）はトランジスタ３の
ベース電流IB示す。トランジスタ３がオフであると、発
振トランス２の蓄積エネルギーで直流電源１、抵抗８、
トランジスタ７のベース・エミッタおよび第１のダイオ
ード５を介してダンパ電流IDが流れる。つまり、第２の
ダイオード６のカソード・アノード間に電位が生じ、ト
ランジスタ７がオンとなる。トランジスタ７がオンとな
ってダンパ電流IDが流れている間、第３図（ｂ）に示す
ようにそのコレクタ電圧vCが低レベルとなる。ダンパ電
流IDが流れ終ると、トランジスタ７のコレクタ電圧vCが
高レベルとなる。このときのコレクタ電圧vCの立ち上が
りによって、制御回路10のコンデンサ21を介して正のパ
ルスがトランジスタ19に与えられ、前述した動作で制御
回路10の端子ｃから波形整形回路14に出力信号が与えら
れる。波形整形回路14の出力は、第３図（ｃ）に示すよ
うにベース電流IBとしてトランジスタ３に与えられる。
ベース電流IBが与えられるとトランジスタ７がオンとな
り、そのコレクタ電流Icが第２のダイオード６を介して
流れる。このような動作が繰り返され、高周波出力が負
荷Ｚに効率よく供給される。
する。第３図（ａ）はトランジスタ３のコレクタ電圧V
CE、コレクタ電流ICおよび第１のダイオード５に流れる
ダンパ電流ID示し、第３図（ｂ）はトランジスタ７のコ
レクタ電圧vCを示し、第３図（ｃ）はトランジスタ３の
ベース電流IB示す。トランジスタ３がオフであると、発
振トランス２の蓄積エネルギーで直流電源１、抵抗８、
トランジスタ７のベース・エミッタおよび第１のダイオ
ード５を介してダンパ電流IDが流れる。つまり、第２の
ダイオード６のカソード・アノード間に電位が生じ、ト
ランジスタ７がオンとなる。トランジスタ７がオンとな
ってダンパ電流IDが流れている間、第３図（ｂ）に示す
ようにそのコレクタ電圧vCが低レベルとなる。ダンパ電
流IDが流れ終ると、トランジスタ７のコレクタ電圧vCが
高レベルとなる。このときのコレクタ電圧vCの立ち上が
りによって、制御回路10のコンデンサ21を介して正のパ
ルスがトランジスタ19に与えられ、前述した動作で制御
回路10の端子ｃから波形整形回路14に出力信号が与えら
れる。波形整形回路14の出力は、第３図（ｃ）に示すよ
うにベース電流IBとしてトランジスタ３に与えられる。
ベース電流IBが与えられるとトランジスタ７がオンとな
り、そのコレクタ電流Icが第２のダイオード６を介して
流れる。このような動作が繰り返され、高周波出力が負
荷Ｚに効率よく供給される。
上述したように、この実施例では、従来例のようにダン
パ電流IDを検出するためのコイルを必要とせず、トラン
ジスタ７の動作によってその検出増幅が行なわれる。し
たがって、ダンパ電流IDを検出する回路構成が簡単で低
コストで実現でき、集積回路化も可能となる。またダン
パ電流IDを検出するために、従来例のように検出コイル
を用いないので、外部雑音によって誤動作することもな
い。さらに言うまでもなく、ダンパ電流IDが流れ終えて
から、トランジスタ３にベース電流IBが供給されるの
で、その制御電源の容量も小さくてすむ。
パ電流IDを検出するためのコイルを必要とせず、トラン
ジスタ７の動作によってその検出増幅が行なわれる。し
たがって、ダンパ電流IDを検出する回路構成が簡単で低
コストで実現でき、集積回路化も可能となる。またダン
パ電流IDを検出するために、従来例のように検出コイル
を用いないので、外部雑音によって誤動作することもな
い。さらに言うまでもなく、ダンパ電流IDが流れ終えて
から、トランジスタ３にベース電流IBが供給されるの
で、その制御電源の容量も小さくてすむ。
第４図は、この発明の他の実施例の構成を示す回路図で
ある。この実施例は、前述の実施例の第２のダイオード
６をツェナーダイオードに置き換えたものである。第２
のダイオード６をツェナーダイオードにすることによっ
て、トランジスタ７を小形化することが可能となる。す
なわち、トランジスタ７のベース電流がツェナーダイオ
ード６のツェナー電圧と抵抗８で制限され、大部分のダ
ンパ電流IDがツェナーダイオード６に流れることによっ
て、抵抗８における電力損が低減されるとともにトラン
ジスタ７を小信号用にすることができるので集積回路化
に効果的となる。また参考として、ツエナーダイオード
の代りに前述の実施例の第２のダイオード６と逆並列に
ダイオード２個以上を接続した直列回路を設けても、同
様の効果を得ることができる。
ある。この実施例は、前述の実施例の第２のダイオード
６をツェナーダイオードに置き換えたものである。第２
のダイオード６をツェナーダイオードにすることによっ
て、トランジスタ７を小形化することが可能となる。す
なわち、トランジスタ７のベース電流がツェナーダイオ
ード６のツェナー電圧と抵抗８で制限され、大部分のダ
ンパ電流IDがツェナーダイオード６に流れることによっ
て、抵抗８における電力損が低減されるとともにトラン
ジスタ７を小信号用にすることができるので集積回路化
に効果的となる。また参考として、ツエナーダイオード
の代りに前述の実施例の第２のダイオード６と逆並列に
ダイオード２個以上を接続した直列回路を設けても、同
様の効果を得ることができる。
この発明によれば、スイッチング素子に逆並列接続した
第１のダイオードに電流が流れるとき、第２のダイオー
ドに逆バイアス電圧が生じてトランジスタがオンとな
り、第１のダイオードに電流が流れなくなるとトランジ
スタがオンからオフになることによって、トランジスタ
の動作に応答する制御回路が導通される状態になってか
らスイッチング素子を導通する制御を行なうので、従来
例に比べ簡単でしかも安価な構成で誤動作なくスイッチ
ング素子の駆動制御を行なうことができ、出力効率を高
めることができる。
第１のダイオードに電流が流れるとき、第２のダイオー
ドに逆バイアス電圧が生じてトランジスタがオンとな
り、第１のダイオードに電流が流れなくなるとトランジ
スタがオンからオフになることによって、トランジスタ
の動作に応答する制御回路が導通される状態になってか
らスイッチング素子を導通する制御を行なうので、従来
例に比べ簡単でしかも安価な構成で誤動作なくスイッチ
ング素子の駆動制御を行なうことができ、出力効率を高
めることができる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図は制御回路の構成の一例を示す回路図、第３図はこの
発明の一実施例の動作を説明するための波形図、第４図
はこの発明の他の実施例の構成を示す回路図、第５図は
従来例の構成を示す回路図、第６図は従来例の動作を説
明するための波形図、第７図は他の従来例の構成を示す
回路図、第８図は他の従来例の構成を示す回路図、第９
図〜第10図はその他の従来例の構成を示す回路図であ
る。 １……直流電源、２……インダクタンス素子、３……ト
ランジスタ（スイッチング素子）、４……共振用コンデ
ンサ、５……第１のダイオード、６……第２のダイオー
ド、７……トランジスタ、10……制御回路
図は制御回路の構成の一例を示す回路図、第３図はこの
発明の一実施例の動作を説明するための波形図、第４図
はこの発明の他の実施例の構成を示す回路図、第５図は
従来例の構成を示す回路図、第６図は従来例の動作を説
明するための波形図、第７図は他の従来例の構成を示す
回路図、第８図は他の従来例の構成を示す回路図、第９
図〜第10図はその他の従来例の構成を示す回路図であ
る。 １……直流電源、２……インダクタンス素子、３……ト
ランジスタ（スイッチング素子）、４……共振用コンデ
ンサ、５……第１のダイオード、６……第２のダイオー
ド、７……トランジスタ、10……制御回路
Claims (2)
- 【請求項１】負荷に供給する高周波電力を発生するイン
ダクタンス素子と、直流電源に対して前記インダクタン
ス素子と直列接続したスイッチング素子と、このスイッ
チング素子に逆並列接続した第１のダイオードと、前記
インダクタンス素子およびスイッチング素子のいずれか
一方に並列接続した共振用コンデンサと、前記スイッチ
ング素子と前記直流電源の負極との間に順方向接続した
第２のダイオードと、この第２のダイオードの逆バイア
ス電圧によりオンされるトランジスタと、このトランジ
スタがオンからオフになってから一定期間前記スイッチ
ング素子を導通する制御を行なう制御回路とを備えたイ
ンバータ装置。 - 【請求項２】前記第２のダイオードはツェナーダイオー
ドであることを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138652A JPH0667213B2 (ja) | 1985-06-25 | 1985-06-25 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138652A JPH0667213B2 (ja) | 1985-06-25 | 1985-06-25 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295876A JPS61295876A (ja) | 1986-12-26 |
| JPH0667213B2 true JPH0667213B2 (ja) | 1994-08-24 |
Family
ID=15226987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138652A Expired - Lifetime JPH0667213B2 (ja) | 1985-06-25 | 1985-06-25 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667213B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07108098B2 (ja) * | 1989-01-31 | 1995-11-15 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1985
- 1985-06-25 JP JP60138652A patent/JPH0667213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295876A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09308244A (ja) | スイッチング電源のスナバ回路 | |
| JPH0667213B2 (ja) | インバ−タ装置 | |
| CN219761387U (zh) | Led电源驱动电路、led电源电路和led灯具 | |
| JP2921225B2 (ja) | 圧電素子駆動回路 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JPS58148680A (ja) | 自励発振回路 | |
| JPH0552634B2 (ja) | ||
| JP2774112B2 (ja) | インバータ装置 | |
| KR920000361B1 (ko) | 링깅쵸크 콘버터용 고효율 베이스 드라이버회로 | |
| JP2842916B2 (ja) | インバータ回路 | |
| JPH0231913Y2 (ja) | ||
| JPS62181577A (ja) | 電源装置 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JPH0223113Y2 (ja) | ||
| JPH04217867A (ja) | スイッチング電源装置 | |
| JPH0654522A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH01198275A (ja) | 自励式スイッチング電源 | |
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JPS5849087A (ja) | インバ−タ装置 | |
| JPS6226157B2 (ja) | ||
| JPH01194867A (ja) | 共振型スイッチング電源装置 | |
| JPS63125427U (ja) | ||
| JPH02237467A (ja) | リンギングチョークコンバータ用高効率ベースドライブ回路 | |
| JPS62163564A (ja) | 電源回路 | |
| JPS6397386U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |