JPH0666746B2 - Multiple synchronization circuit - Google Patents

Description

【発明の詳細な説明】 〔概要〕 例えば、交換機の加入者集線装置をアクセスポイント局
まで延長するための局装置に使用する多重同期回路に関
し、 加入者数が増大しても回路規模の増加の程度を小さくす
ることを目的とし、 入力した多重化データ中の同期ビットの状態を検出して
内部メモリに蓄えられている同期情報のうち対応する同
期情報を更新すると共に，検出状態を出力する同期情報
更新手段と、該同期情報更新手段よりの検出状態が同期
外れを示す時にアラームを送出するアラーム送出手段
と、蓄えられた多重化データ中のデータ部分を該検出状
態によって該入力した多重化データ中のデータ部分で更
新し，又は更新せずに所定フォーマットに変換して送信
データとして送出すると共に、入力したアラームを対応
する該送信データの送出タイミングに合わせて所定フォ
ーマットに変換して送出するバッファメモリとを有する
様に構成する。DETAILED DESCRIPTION OF THE INVENTION [Outline] For example, the present invention relates to a multiplex synchronization circuit used as a station device for extending a subscriber line concentrator of an exchange to an access point station, and an increase in the circuit scale even if the number of subscribers increases. For the purpose of reducing the degree, the status of the sync bit in the input multiplexed data is detected and the corresponding sync information among the sync information stored in the internal memory is updated, and the sync status is output. Information updating means, alarm sending means for sending an alarm when the detection state from the synchronization information updating means indicates out-of-sync, and the multiplexed data input by the detection state of the data portion in the stored multiplexed data. Update the data part in the inside, or convert it to a predetermined format without updating and send it as send data, and send the input alarm to the corresponding send data. And a buffer memory that converts the data into a predetermined format and sends the converted data in accordance with the sending timing of.

〔産業上の利用分野〕[Industrial application field]

本発明は、例えば交換機の加入者集線装置をアクセスポ
イント局まで延長するための局装置に使用される多重同
期回路に関するものである。The present invention relates to a multiple synchronization circuit used in a station device for extending a subscriber line concentrator of an exchange to an access point station, for example.

第４図は多重同期回路使用説明図で、第４図（ａ）は接
続図，第４図（ｂ），（ｃ）はフレームフォーマットを
示す。FIG. 4 is a diagram for explaining the use of the multiplex synchronizing circuit. FIG. 4 (a) shows a connection diagram, and FIGS. 4 (b) and 4 (c) show a frame format.

先ず、第４図（ａ）に示す様に加入者からのデータはア
クセスポイント局で多重化され，デイジタル伝送路を通
って局装置で交換機インターフェース信号に変換され，
加入者集線装置を介して加入者線交換機に加えられる
が、本発明の多重同期回路は局装置に含まれる（斜線部
分）。First, as shown in FIG. 4 (a), data from a subscriber is multiplexed at an access point station and converted into a switch interface signal at a station device through a digital transmission line.
Although it is added to the subscriber line exchange through the subscriber line concentrator, the multiple synchronization circuit of the present invention is included in the central station (hatched portion).

次に、多重同期回路が受信する加入者データの１フレー
ムは第４図（ｂ）に示す様に，例えば＃１〜＃４加入者
データと各加入者に対応する加入者制御信号（例えば，
課金情報など）及び４加入者に対して１個の同期ビット
で構成され，これを１ベーシックフレーム（以下,1BFと
省略す）と云う。Next, one frame of subscriber data received by the multiplex synchronizing circuit is, for example, as shown in FIG. 4 (b), for example, # 1 to # 4 subscriber data and subscriber control signals (eg,
(Billing information etc.) and one synchronization bit for four subscribers, which is called one basic frame (hereinafter abbreviated as 1BF).

尚、各BFに挿入されている同期ビットはそれぞれ独立し
ているので、あるBFで同期が取れても隣接のBFでは同期
が取れない場合がある。Since the synchronization bits inserted in each BF are independent of each other, there is a case where synchronization is not achieved in adjacent BFs even if synchronization is achieved in a certain BF.

これらのBFは第４図（ｃ）に示す様に多重化されて，例
えば局装置に送出されるが、局装置内のMUX（多重化・
分離部）で多重化されたBF全体の同期が取られた後に多
重同期回路に加えられる。These BFs are multiplexed as shown in FIG. 4 (c) and transmitted to, for example, the station device.
The entire BF multiplexed in the separation unit) is synchronized and then added to the multiplex synchronization circuit.

ここでは同期状態に対応して受信データを処理し，所定
のフオーマットに変換して外部に送出するが、この多重
同期回路としては収容する加入者数が増加しても回路規
模の増加の程度を小さくすることが必要である。Here, the received data is processed according to the synchronization state, converted into a predetermined format and sent out to the outside. However, even if the number of subscribers accommodated as this multiple synchronization circuit increases, the degree of increase in the circuit scale can be reduced. It needs to be small.

〔従来の技術〕[Conventional technology]

第５図は従来例のブロック図を示す。 FIG. 5 shows a block diagram of a conventional example.

図において、入力したｎ多重のBF信号は分離部１で加入
者データ，加入者制御信号（以下，データ部分と言う）
と同期ビットに分離され、データ部分はバッファ２へ，
同期ビットは同期検出部３内の対応する同期検出器に加
えられる。同期検出部３では各BFごとに独立に同期検出
して同期保護を行う。In the figure, the input n-multiplexed BF signal is subscriber data and subscriber control signal (hereinafter referred to as data portion) in the demultiplexing unit 1.
And the sync bit are separated, and the data part is sent to buffer 2.
The sync bit is applied to the corresponding sync detector in the sync detector 3. The synchronization detection unit 3 independently detects synchronization for each BF and performs synchronization protection.

即ち、同期検出は最初に同期ビットが検出された時，そ
のビットを保持すると共に，そのタイミング信号でカウ
ンタを動作させ，次の同期ビットが入力する筈の所で得
たビットと保持ビットとのEX-ORをEX-ORゲート（図示せ
ず）で取って，その出力レベルがＬであれば同期が取
れ,Hであれば同期が取れなかったとする。That is, the synchronization detection holds the bit when the synchronization bit is first detected, and also operates the counter with the timing signal so that the bit and the holding bit obtained at the place where the next synchronization bit should be input. It is assumed that the EX-OR is taken by an EX-OR gate (not shown) and if the output level is L, the synchronization is obtained, and if the output level is H, the synchronization is not obtained.

同期が取れた時はそのタイミング信号をバッファメモリ
２内のコンロールに送出することにより，バッファメモ
リ２内に蓄えた前のデータ部分を入力した新しいデータ
部分に更新して所定フォーマットに変換して送出する。When synchronized, the timing signal is sent to the controller in the buffer memory 2 to update the previous data part stored in the buffer memory 2 to the new input data part and convert it to a predetermined format and send it out. To do.

しかし、同期が取れなかった時は蓄えた前のデータ部分
を更新しないで所定フォーマットに変換して送出すると
共に、アラーム検出部内の対応するアラーム検出器から
アラームが送出される。However, when the synchronization is not achieved, the stored data portion is not updated and converted into a predetermined format for transmission, and an alarm is transmitted from the corresponding alarm detector in the alarm detection unit.

尚、多重化されたフレーム全体の同期は前段で取ってい
るので，この多重同期回路には同期の取れたものが入力
するが、前記の様に各BFは同期が取れているものもあれ
ば取れないものもあるのでそれをBF内の同期ビットの状
態を検出することによりデータの有効／無効を検出す
る。Since the entire multiplexed frame is synchronized in the previous stage, a synchronized one is input to this multiple synchronizing circuit. However, as described above, some BFs are synchronized. Since some data cannot be taken, the valid / invalid of the data is detected by detecting the state of the sync bit in BF.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ここで、第５図に示す様に各BFの同期検出は加入者ごと
に同期検出器とアラーム検出器を持ち，加入者の数だけ
アラーム信号線を必要とする。Here, as shown in FIG. 5, the synchronization detection of each BF has a synchronization detector and an alarm detector for each subscriber and requires as many alarm signal lines as there are subscribers.

そこで、交換機の大型，大容量化に伴い，収容する加入
者数が増大する程，回路規模が大きくなると云う問題点
がある。Therefore, there is a problem that the circuit scale becomes larger as the number of subscribers accommodated increases as the size and capacity of the exchange increase.

〔問題点を解決するための手段〕[Means for solving problems]

第１図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

図中、７は入力した多重化データ中の同期ビットの状態
を検出して内部メモリに蓄えられている同期情報のうち
対応する同期情報を更新すると共に，検出状態を出力す
る同期情報更新手段で、６は該同期情報更新手段よりの
検出状態が同期外れを示す時にアラームを送出するアラ
ーム送出手段である。In the figure, 7 is a synchronization information updating means for detecting the state of the synchronization bit in the input multiplexed data, updating the corresponding synchronization information among the synchronization information stored in the internal memory, and outputting the detection state. , 6 are alarm sending means for sending an alarm when the detection state from the synchronization information updating means indicates that the synchronization is out of sync.

又、５は蓄えられた多重化データ中のデータ部分を該検
出状態によって該入力した多重化データ中のデータ部分
で更新し，又は更新せずに所定フォーマットに変換して
送信データとして送出すると共に、入力したアラームを
対応する該送信データの送出タイミングに合わせて所定
フォーマットに変換して送出するバッファメモリであ
る。In addition, 5 updates the data part in the stored multiplexed data with the data part in the input multiplexed data according to the detection state, or converts it to a predetermined format without updating and sends it as transmission data. , A buffer memory for converting an input alarm into a predetermined format in accordance with the transmission timing of the corresponding transmission data and transmitting the same.

〔作用〕[Action]

本発明は入力した多重化データ中の同期ビットの状態を
同期情報更新手段７で検出して，内部メモリに蓄えてい
る同期情報のうち対応する同期情報を更新して同期検出
・保護を行うが、同期外れの状態にあることを検出した
時はこの検出状態をアラーム送出手段６とバッファメモ
リ５に送出する。According to the present invention, the state of the synchronization bit in the input multiplexed data is detected by the synchronization information updating means 7, and the corresponding synchronization information among the synchronization information stored in the internal memory is updated to perform synchronization detection / protection. When it is detected that the state is out of synchronization, the detected state is sent to the alarm sending means 6 and the buffer memory 5.

そこで、アラーム送出手段６はアラームをバッファメモ
リ５に送出し、バッファメモリは同期外れのデータ部分
に対しては前に蓄えたデータ部分をそのまま所定のフォ
ーマットに変換して送信データとして送出するが、この
時，入力したアラームを所定フォーマットに変換して対
応する送信データに合わせて送出する。Therefore, the alarm sending means 6 sends an alarm to the buffer memory 5, and the buffer memory converts the out-of-sync data portion into the predetermined format as it is and sends it as transmission data. At this time, the input alarm is converted into a predetermined format and sent according to the corresponding transmission data.

即ち、同期情報更新手段７内の内部メモリに各BFごとの
最新の同期情報を蓄え、同期外れ状態になった時はアラ
ームを多重化して対応するデータ部分に合わせて送出す
る様にしたので、アラーム線は一本で済み，加入者数が
増大しても回路規模の増加の程度を小さくすることがで
きる。That is, the latest synchronization information for each BF is stored in the internal memory in the synchronization information updating means 7, and when an out-of-synchronization state occurs, an alarm is multiplexed and transmitted in accordance with the corresponding data portion. Only one alarm line is required, and the increase in circuit scale can be reduced even if the number of subscribers increases.

〔実施例〕〔Example〕

第２図は本発明の実施例のブロック図、第３図は第２図
中の動作説明図を示す。ここで、第３図中の左側の符号
は第２図中の同じ符号の部分の波形を示す。又、全図を
通じて同一符号は同一対象物を示す。FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is an operation explanatory diagram in FIG. Here, the reference numerals on the left side in FIG. 3 indicate the waveforms of the portions with the same reference numerals in FIG. Also, the same reference numerals denote the same objects throughout the drawings.

尚、アラーム送出器61はアラーム送出手段６の構成部
分、同期検出器71,ステータスビット更新器72,RAM73,ア
ドレス発生器73は同期情報更新手段７の構成部分を示
す。以下、第３図を参照しながら第２図の動作を説明す
る。The alarm transmitter 61 is a component of the alarm transmitter 6, and the synchronization detector 71, the status bit updater 72, the RAM 73, and the address generator 73 are components of the synchronization information updater 7. The operation of FIG. 2 will be described below with reference to FIG.

先ず、第３図‐に示す様にｎ多重のBF信号が分離部１
でデータ部分と同期ビットに分離され，例えばBF-2の同
期ビットが同期検出器71に加えられる。そこで、入力し
たビットが同期ビットであることを検出し，ステータス
ビット更新器72に対して同期が取れたこと示すＬレベル
のタイミング信号を送出する。First, as shown in FIG.
Then, the data part and the sync bit are separated and, for example, the sync bit of BF-2 is added to the sync detector 71. Therefore, it is detected that the input bit is a synchronization bit, and the L-level timing signal indicating that the synchronization has been established is sent to the status bit updater 72.

ステータスビット更新器72はアドレス発生器74で発生し
たアドレスによりRAM73にある各BFの同期情報の中からB
F-2の同期情報を読み出して予め保持しているいるの
で、上記のタイミング信号で同期情報を，例えば同期外
れから同期確立に更新し，再び,RAM73内の同じアドレス
の部分に蓄える。The status bit updater 72 uses the address generated by the address generator 74 to select B from the synchronization information of each BF in the RAM 73.
Since the synchronization information of F-2 is read and held in advance, the synchronization information is updated from the loss of synchronization to the establishment of synchronization by the above timing signal, and is again stored in the RAM 73 at the same address.

これと同時に，第３図‐に示す様にBF-2の同期が取れ
たと云う検出状態をアラーム送出器61とバッファーメモ
リ５に送出するが、アラーム送出器はアラームを送出せ
ず、バッファメモリは蓄えていたBF-2のデータ部分を入
力したBF-2のデータ部分で更新して所定フォーマットで
送信データとして送出する（第３図‐〜右側参
照）。At the same time, as shown in FIG. 3-, the detection state that the BF-2 is synchronized is sent to the alarm transmitter 61 and the buffer memory 5, but the alarm transmitter does not send the alarm and the buffer memory is The stored data portion of BF-2 is updated with the input data portion of BF-2 and sent as transmission data in a predetermined format (see Fig. 3 to right side).

次に、同期検出器71は入力したBF-3の同期ビットが検出
できないので、ここからＨレベルのタイミング信号をス
テータスビット更新器72に送出する。Next, since the synchronization detector 71 cannot detect the input synchronization bit of BF-3, the synchronization detector 71 sends an H level timing signal to the status bit updater 72.

そこで、上記の様にRAM73から読み出したBF-3の同期情
報を，例えば同期外れに更新してRAM73の同じアドレス
に再び蓄えると共に、検出状態をバッファメモリ５とア
ラーム送出器61に送出するので，後者はBF-3に対するア
ラームをバッファメモリに送出する。Therefore, since the synchronization information of BF-3 read from the RAM 73 as described above is updated to be out of synchronization and stored again at the same address of the RAM 73, and the detection state is transmitted to the buffer memory 5 and the alarm transmitter 61, The latter sends an alarm for BF-3 to the buffer memory.

バッファメモリ５は蓄えていたBF-3のデータ部分を入力
したBF-3のデータ部分に更新しないで所定フォーマット
に変換して送出すると同時に，多重化した所定フォーマ
ットのBF-3アラームを送出する（第３図‐〜の中程
参照）。以下，これらの動作を繰り返す。The buffer memory 5 converts the stored data portion of BF-3 to the input data portion of BF-3 without converting the data portion and outputs the converted data, and at the same time, outputs the multiplexed BF-3 alarm of the predetermined format ( (See the middle of Fig. 3). Hereinafter, these operations are repeated.

即ち、各BFの同期情報をRAMに蓄えて最新の情報に更新
すると共に、同期外れの状態になってアラームを送出す
る際には多重化して直列形式で送出するのでアラーム線
は一本でよくなり，加入者数が増加しても回路規模の増
加の程度を小さくすることができる。That is, the synchronization information of each BF is stored in RAM and updated to the latest information, and when the alarm is sent out of synchronization, it is multiplexed and sent in serial format, so only one alarm line is required. Therefore, even if the number of subscribers increases, the degree of increase in circuit scale can be reduced.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明した様に本発明によれば，加入者数が増
加しても回路規模の増加の程度を小さくすることができ
ると云う効果がある。As described in detail above, according to the present invention, there is an effect that the degree of increase in circuit scale can be reduced even if the number of subscribers increases.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、 第３図は第２図の動作説明図、 第４図は多重同期回路使用説明図、 第５図は従来例のブロック図を示す。 図において、 ５はバッファメモリ、 ６はアラーム送出手段、 ７は同期情報更新手段を示す。 FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is an operation explanatory diagram of FIG. 2, FIG. 4 is a multiple synchronization circuit use explanatory diagram, and FIG. Shows a block diagram of a conventional example. In the figure, 5 is a buffer memory, 6 is an alarm sending means, and 7 is a synchronization information updating means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】入力した多重化データ中の同期ビットの状
態を検出して内部メモリに蓄えられている同期情報のう
ち対応する同期情報を更新すると共に，検出状態を出力
する同期情報更新手段（７）と、該同期情報更新手段よ
りの検出状態が同期外れを示す時にアラームを送出する
アラーム送出手段（６）と、 蓄えられた多重化データ中のデータ部分を該検出状態に
よって該入力した多重化データ中のデータ部分で更新
し，又は更新せずに所定フォーマットに変換して送信デ
ータとして送出すると共に、入力したアラームを対応す
る該送信データの送出タイミングに合わせて所定フォー
マットに変換して送出するバッファメモリ（５）とを有
することを特徴とする多重同期回路。1. A synchronization information updating means for detecting a state of a synchronization bit in input multiplexed data, updating corresponding synchronization information among the synchronization information stored in an internal memory, and outputting a detection state. 7), an alarm sending means (6) for sending an alarm when the detection state from the synchronization information updating means indicates out-of-sync, and a data part in the stored multiplexed data is input according to the detection state. The data part in the encoded data is updated, or it is converted into a predetermined format without being updated and sent as transmission data, and the input alarm is converted into a predetermined format in accordance with the transmission timing of the corresponding transmission data and sent. And a buffer memory (5) for performing the multiplex synchronization circuit.