JPH0666636B2 - Digital filter device - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、高いサンプリング速度のデータの処理に使
用して好適なディジタルフィルタ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter device suitable for use in processing high sampling rate data.

「背景技術とその問題点」 通常のトランスパーサル型構成のディジタルフィルタに
おいて、入力信号の時間系列をｘ（ｎ）、インパルス応
答をｈ（ｎ）とすると、その出力信号ｙ（ｎ）は で表わされる。但し、ｎは時系列を表す。[Background Art and its Problems] In a typical digital filter having a transparsal type configuration, if an input signal time series is x (n) and an impulse response is h (n), its output signal y (n) is It is represented by. However, n represents a time series.

上式は、入力信号とインパルス応答の畳み込みによって
出力信号が得られることを表しており、これは、第１図
に示す構成によって実現できる。第１図において、１で
示す入力端子から入力系列は、サンプリング周期T_Sの単
位遅延量の遅延素子を（Ｎ−１）個通り、入力信号ｘ
（ｎ）に対して順々にｘ（ｎ−１）、ｘ（ｎ−２）、ｘ
（ｎ−３）・・・・・・ｘ（ｎ−Ｎ＋１）なる信号が現
れる。これらの信号にd₀〜d_N-1の係数の乗算を乗算器に
より施して後、累算器３に供給することによって、出力
端子２に出力信号ｙ（ｎ）が得られる。The above equation represents that the output signal is obtained by convolving the input signal and the impulse response, which can be realized by the configuration shown in FIG. In FIG. 1, the input sequence from the input terminal denoted by 1 passes through (N-1) delay elements having a unit delay amount of the sampling period T _S , and the input signal x
X (n-1), x (n-2), x in sequence with respect to (n)
(N-3) ... A signal of x (n-N + 1) appears. An output signal y (n) is obtained at the output terminal 2 by multiplying these signals by the coefficients of d ₀ to d _N−1 by the multiplier and then supplying them to the accumulator 3.

フィルタ処理しようとするデータのサンプリング周波数
f_Sで各素子が動作すれば、第１図に示す構成をそのまま
適用すれば良いので、何等問題は生じない。しかし、高
精細度のディジタルカラービデオ信号のようなサンプリ
ング周波数f_Sがきわめて高いデータを処理しようとする
と、デバイスの動作速度の限界から多相に分割する必要
が生じる。Sampling frequency of the data to be filtered
If each element operates at f _S , the configuration shown in FIG. 1 can be applied as it is, and no problem occurs. However, when processing data having a very high sampling frequency f _S such as a high-definition digital color video signal, it is necessary to divide into multiple phases due to the limitation of the operation speed of the device.

この多相処理の構成として、第２図に示すように、単純
に時分割した構成が考えられる。つまり単位遅延量がNT
_Sの遅延素子により第１図と同様に構成されたＮ個のデ
ィジタルフィルタDF₁,DF₂・・・・・・DF_Nを設け、入力
端子11とこのディジタルフィルタDF₁〜DF_Nの夫々の入力
端子との間にスイッチ回路13を設け、入力信号系列の１
サンプルずつを順次ディジタルフィルタDF₁〜DF_Nに供給
すると共に、これらの出力をスイッチ回路14によって１
サンプルずつ取り出して出力端子12に取り出す構成であ
る。このようにすれば、各ディジタルフィルタがf_S／Ｎ
のクロックで動作すれば良い。As a configuration of this polyphase processing, as shown in FIG. 2, a configuration in which time is simply shared is considered. In other words, the unit delay amount is NT
Provided with the first figure and similarly configured N digital filters DF _1, DF ₂ ······ DF _N by the delay elements of _S, an input terminal 11 of the digital filter DF ₁ ～DF _N respective A switch circuit 13 is provided between the input terminal and
The samples are sequentially supplied to the digital filters DF _{1 to} DF _N, and their outputs are set to 1 by the switch circuit 14.
The configuration is such that each sample is taken out and output to the output terminal 12. In this way, each digital filter has f _S / N
It should work with the clock.

しかし、この第２図に示す構成では、所望の周波数特性
が得られない。ディジタル・ローパス・フィルタを例に
とってこの点について説明する。第３図Ａはサンプリン
グ周波数がf_Sのディジタル・ローパス・フィルタの周波
数特性の一例であり、その横軸は周波数を示し、その縦
軸は振幅を示している。また、第３図Ｂはディジタル・
ローパス・フィルタの時間特性であり、その横軸は時間
で示し、縦軸は振幅を示している。そして、第３図Ａの
周波数特性のフーリエ逆変換することにより、第３図Ｂ
に示される時間特性を得ることができる。However, the desired frequency characteristic cannot be obtained with the configuration shown in FIG. This point will be described by taking a digital low-pass filter as an example. FIG. 3A is an example of frequency characteristics of a digital low-pass filter having a sampling frequency of f _S , the horizontal axis of which represents frequency and the vertical axis of which represents amplitude. In addition, FIG.
It is a time characteristic of a low-pass filter, the abscissa indicates the time, and the ordinate indicates the amplitude. Then, by performing the inverse Fourier transform of the frequency characteristic of FIG.
The time characteristic shown in can be obtained.

ところで、デバイスの動作速度を小さくするために、第
２図に示すように単に時分割した構成とした場合、スイ
ッチ回路13及び14によってもとの信号をＮサンプル毎に
サンプリングしたことになり、例えばＮ＝４であれば、
４サンプル毎にサブサンプリングしたことになり、その
時間特性は第４図Ｂに示すものとなり、周波数特性は、
第４図Ａに示すものとなる。その結果、第４図Ａの周波
数特性から明らかなように、各相ディジタルフィルタ
は、f_S／４の倍数が周波数を中心とする通過帯域を持っ
てしまい、帯域幅が狭い即ち、サンプリング周波数が低
いディジタルフィルタになってしまい、斜線で示される
ような折り返し成分が残留することになり、最終的に目
的とする周波数特性が得られない。By the way, in order to reduce the operation speed of the device, when the configuration is simply time-divided as shown in FIG. 2, the original signals are sampled every N samples by the switch circuits 13 and 14, for example, If N = 4,
This means that subsampling is performed every 4 samples, the time characteristic of which is shown in FIG. 4B, and the frequency characteristic is
The result is shown in FIG. 4A. As a result, as is clear from the frequency characteristics of FIG. 4A, each phase digital filter has a pass band centered on a frequency that is a multiple of f _S / 4 and has a narrow band width, that is, a sampling frequency. It becomes a low digital filter, and the folded component as shown by the diagonal lines remains, so that the target frequency characteristic cannot be finally obtained.

「発明の目的」 この発明は、多相化により高速動作を行うことができ、
所望の周波数特性が得られるディジタルフィルタ装置の
提供を目的とするものである。"Object of the Invention" The present invention is capable of high-speed operation by multi-phase,
An object of the present invention is to provide a digital filter device which can obtain a desired frequency characteristic.

「発明の概要」 この発明は、時間的に離散化したディジタル信号にフィ
ルタ処理を施すディジタルフィルタ装置において、離散
化した信号の１サンプル毎に切り換え動作し、離散化し
た信号を第１相から第Ｎ相に分散して出力する第１の切
換手段と、時間的に離散化した信号のサンプリング周期
のＮ倍の遅延量を有し、第１相から第Ｎ相の各相毎に、
フィルタの次数に応じた数だけ縦続接続された複数の遅
延手段と、夫々第１相から第Ｎ相の各遅延手段の入力側
及び出力側から取り出されるデータに所定の係数を乗じ
て各相について加算することにより第１相から第Ｎ相の
出力データを形成する複数の積和演算手段と、複数の積
和演算手段にて形成された第１相から第Ｎ相の出力デー
タを１サンプル毎に切り換えて出力してフィルタ処理後
の信号を得る第２の切換手段とを備えたことを特徴とす
るディジタルフィルタ装置である。[Summary of the Invention] The present invention relates to a digital filter device that filters a digital signal temporally discretized, and performs switching operation for each sample of the discretized signal to convert the discretized signal from the first phase to the first phase. First switching means for distributing and outputting to N phases, and a delay amount N times as long as a sampling period of a signal discretized in time, and for each phase from the first phase to the Nth phase,
A plurality of delay means connected in cascade according to the order of the filter, and data extracted from the input side and the output side of each of the delay means of the first phase to the Nth phase are multiplied by a predetermined coefficient for each phase. A plurality of product-sum calculation means for forming output data of the first phase to the N-th phase by adding, and output data of the first phase to the N-th phase formed by the plurality of product-sum calculation means for each sample And a second switching means for outputting the filtered signal by switching to and outputting the digital filter device.

「実施例」 この発明の一実施例は、サンプリング速度f_S0（＝１／T
_S0）のデータをＮ相に分割して処理を行うもので、この
ときの各相毎のサンプリング速度をf_S1（＝１／T_S1）と
すると、 f_S0＝Nf_S1 （T_S0＝T_S1／Ｎ） の関係となる。"Embodiment" One embodiment of the present invention is a sampling rate f _S0 (= 1 / T
_S0 ) data is divided into N phases for processing. If the sampling rate for each phase at this time is f _S1 (= 1 / T _S1 ), f _S0 = Nf _S1 (T _S0 = T _S1 / N).

第５図は、この発明をローパス特性を有する12次のディ
ジタルフィルタに適用した場合の構成の一例を示す。入
力データのサンプリング周波数f_S0が74.71MHz、相数Ｎ
が４で、したがって、（T_S1＝１／f_S1＝４／f_S0）の遅
延量の遅延素子が用いられる。FIG. 5 shows an example of the configuration when the present invention is applied to a 12th-order digital filter having a low-pass characteristic. Input data sampling frequency f _S0 is 74.71MHz, number of phases N
Therefore, a delay element having a delay amount of (T _S1 = 1 / f _S1 = 4 / f _S0 ) is used.

前述のように、トランスバーサル形のディジタルフィル
タは、サンプリング周期（T_S0）で位置する入力データ
の隣接するもの同士に所定の係数を乗じて加算する構成
される。したがって、第５図に示すように、４本データ
線に対してT_S1遅延素子、21、22、23、24、31、32、3
3、34、41、42、43、44を挿入し、これらの遅延素子の
入力側及び出力側から13個ずつのデータを１本のデータ
線ずつずらして取り出すようになされる。そして、d₀〜
d₁₂の係数が乗算され、この乗算出力が累算される。As described above, the transversal type digital filter is configured to multiply adjacent ones of the input data positioned at the sampling period (T _S0 ) by multiplying them by a predetermined coefficient. Therefore, as shown in FIG. 5, the T _S1 delay elements, 21, 22, 23, 24, 31, 32, 3 are provided for the four data lines.
3, 34, 41, 42, 43, and 44 are inserted, and 13 pieces of data are shifted from the input side and the output side of these delay elements by one data line and taken out. And d ₀ ~
The coefficient of d ₁₂ is multiplied and the output of this multiplication is accumulated.

第５図において、入力端子54,53,52,51には、第２図に
示されるスイッチ13と同じ構成のスイッチによって入力
信号系列の１サンプルずつが順次供給され、夫々１相、
２相、３相、４相の入力データ系列とされる。また、出
力端子64,63,62,61は、夫々３相、４相、１相、２相の
出力データ系列が現れる出力端子であり、これらの出力
端子に現れたデータは第２図に示すスイッチ14と同じ構
成のスイッチによって１サンプルずつ順次取り出され
る。この入出力の関係は、係数d₆が乗じられるデータ即
ち中心のデータがどの相に含まれるデータかによって定
まる。In FIG. 5, input terminals 54, 53, 52, 51 are sequentially supplied with each sample of the input signal sequence by a switch having the same configuration as the switch 13 shown in FIG.
Two-phase, three-phase, and four-phase input data series are used. The output terminals 64, 63, 62, 61 are output terminals in which output data series of three-phase, four-phase, one-phase, and two-phase appear, respectively, and the data appearing in these output terminals are shown in FIG. Samples are taken out one by one by a switch having the same configuration as the switch 14. This input / output relationship is determined by the data to be multiplied by the coefficient d _6, that is, the phase in which the central data is included.

また、各周波数成分が一定時間だけ遅延する直線位相の
ディジタルフィルタは、係数が左右対称の構成となるの
で、直線位相の場合、第５図に示す構成は、第６図に示
すように、同一の係数（d₀＝d₁₂）（d₁＝d₁₁）（d₂＝d
₁₀）（d₃＝d₉）（d₄＝d₈）（d₅＝d₇）が乗じられる２つ
のデータを加算器71,72,73,74,75,76で予め加算し、こ
の加算出力に係数d₀,d₁,d₂,d₃,d₄,d₅,を乗じ、更に、中
央のデータに係数d₆を乗じ、これらの乗算出力を累算す
る構成とできる。但し、第６図は、簡単のため、１相分
の構成だけを示している。各相に対する出力を得るため
には、この第６図の構成と同一のものが更に（Ｎ−１）
個必要で、T_S0ずつずれた入力信号を残りの（Ｎ−１）
個の構成へ入力する必要がある。Further, since the coefficient of the linear phase digital filter in which each frequency component is delayed by a fixed time has a symmetrical structure, in the case of the linear phase, the structure shown in FIG. 5 has the same structure as shown in FIG. Coefficient (d ₀ = d ₁₂ ) (d ₁ = d ₁₁ ) (d ₂ = d
₁₀ ) (d ₃ ＝ d ₉ ) (d ₄ ＝ d ₈ ) (d ₅ ＝ d ₇ ). Two data to be multiplied are added in advance by the adders 71,72,73,74,75,76, and this addition is performed. The output can be multiplied by the coefficients d ₀ , d ₁ , d ₂ , d ₃ , d ₄ , and d ₅ , and the central data can be multiplied by the coefficient d ₆ to accumulate these multiplication outputs. However, FIG. 6 shows only the structure for one phase for simplification. In order to obtain the output for each phase, the same configuration as that shown in FIG.
The number of input signals that are shifted by T _{S0 is} required for the remaining (N-1)
Need to fill in each configuration.

この発明によるディジタルフィルタのハードウエアは、
規模がある程度大きいときは、何枚かの基板又は複数個
のICに分割する必要が生じる。この場合、複数枚の基板
又は複数個のIC間を結ぶバスラインの本数をできるだけ
少なく、然も、これらの基板又はICの構成をできるだけ
同一のものとできるのが好ましい。The hardware of the digital filter according to the present invention is
When the scale is large to some extent, it becomes necessary to divide it into some substrates or a plurality of ICs. In this case, it is preferable that the number of bus lines connecting a plurality of substrates or a plurality of ICs be as small as possible, and that these substrates or ICs have the same configuration as much as possible.

以上の説明から明らかなように、第２図に示す従来のフ
ィルタでは、例えば４相で構成した場合に、各相の出力
端でのサンプリング周波数がf_S／４になっているので、
第４図Ａの斜線で示されるような折り返し成分が残留
し、これらの各相をスイッチ13及び14によって切り換
え、データを１サンプル毎に各相に切り換え入力及び出
力させても、もはやこの残留成分を除去することはでき
ない。これに対し、この発明のディジタルフィルタで
は、各相の出力端でのサンプリング周波数はサンプリン
グ周波数f_S／４と変わらないが、各相のディジタルフィ
ルタの組み合わせによりサンプリング周波数がf_Sのディ
ジタルフィルタとして動作するので、第３図Ａに示され
るような周波数特性となり、折り返し成分が発生しない
といった効果がある。As is apparent from the above description, in the conventional filter shown in FIG. 2, for example, when it is configured with four phases, the sampling frequency at the output end of each phase is f _S / 4,
Even if the folded components as indicated by the hatched lines in FIG. 4A remain, even if these phases are switched by switches 13 and 14 and the data is switched to and output from each phase on a sample-by-sample basis, the residual components are no longer present. Cannot be removed. On the other hand, in the digital filter of the present invention, the sampling frequency at the output end of each phase is the same as the sampling frequency f _S / 4, but it operates as a digital filter with a sampling frequency f _S by combining the digital filters of each phase. As a result, the frequency characteristic shown in FIG. 3A is obtained, and the aliasing component does not occur.

「応用例」 この発明は、CCDなどのアナログ遅延素子を用いたトラ
ンスバーサルフィルタに対しても適用することができ
る。“Application Example” The present invention can also be applied to a transversal filter using an analog delay element such as a CCD.

「発明の効果」 この発明によれば、係数d₀からd₁₂の値を所望の値に選
定することにより、各相の出力端でのサンプリング周波
数はf_S／４と変わらないが、各相のディジタルフィルタ
の組み合わせによりサンプリング周波数がf_Sのディジタ
ルフィルタとして動作し、第３図Ａに示されるような周
波数特性となり、折り返し成分が発生しないディジタル
フィルタを得ることができるといった効果がある。ま
た、もとのデータの１／Ｎの速度で全ての処理を行うこ
とができるディジタルフィルタ装置を実現することがで
きる。したがって、この発明は、ディジタルビデオ信号
（特に、高精細度のディジタルビデオ信号）の処理を行
うことができる。この発明は、各相ごとにみた場合、処
理するデータの個数が１／Ｎに減少するものでないの
で、所望の周波数特性を実現することができる。[Effect of the Invention] According to the present invention, by selecting the values of the coefficients d ₀ to d ₁₂ to desired values, the sampling frequency at the output end of each phase does not differ from f _S / 4, but The combination of the above digital filters operates as a digital filter having a sampling frequency of f _S , and has the frequency characteristics as shown in FIG. 3A, and it is possible to obtain a digital filter in which no aliasing component occurs. Further, it is possible to realize a digital filter device capable of performing all processing at a speed of 1 / N of original data. Therefore, the present invention can process a digital video signal (particularly, a high definition digital video signal). According to the present invention, the number of data to be processed is not reduced to 1 / N when viewed for each phase, so that a desired frequency characteristic can be realized.

【図面の簡単な説明】[Brief description of drawings]

第１図はこの発明を適用することができるディジタルフ
ィルタの一例の構成を示すブロック図、第２図はこの発
明の説明の参考に用いるディジタルフィルタのブロック
図、第３図及び第４図はこの発明の説明に用いる周波数
特性及び時間特性を示す略線図、第５図はこの発明の一
実施例のブロック図、第６図はこの発明の他の実施例の
ブロック図である。 21〜24,31〜34,40〜44……T_S1の遅延素子、51〜54……
入力端子、61〜64……出力端子。FIG. 1 is a block diagram showing the configuration of an example of a digital filter to which the present invention can be applied, FIG. 2 is a block diagram of a digital filter used for reference in explaining the present invention, and FIGS. 3 and 4 show this. FIG. 5 is a block diagram showing a frequency characteristic and a time characteristic used for explaining the invention, FIG. 5 is a block diagram of an embodiment of the invention, and FIG. 6 is a block diagram of another embodiment of the invention. 21-24, 31-34, 40-44 …… T _S1 delay element, 51-54 ……
Input terminals, 61 to 64 ... Output terminals.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】時間的に離散化したディジタル信号にフィ
ルタ処理を施すディジタルフィルタ装置において、上記
離散化した信号の１サンプル毎に切り換え動作し、 上
記離散化した信号を第１相から第Ｎ相に分散して出力す
る第１の切換手段と、上記時間的に離散化した信号のサ
ンプリング周期のＮ倍の遅延量を有し、上記第１相から
第Ｎ相の各相毎に、フィルタの次数に応じた数だけ縦続
接続された複数の遅延手段と、夫々上記第１相から第Ｎ
相の各遅延手段の入力側及び出力側から取り出されるデ
ータに所定の係数を乗じて各相について加算することに
より第１相から第Ｎ相の出力データを形成する複数の積
和演算手段と、上記複数の積和演算手段にて形成された
上記第１相から第Ｎ相の出力データを１サンプル毎に切
り換えて出力してフィルタ処理後の信号を得る第２の切
換手段とを備えたことを特徴とするディジタルフィルタ
装置。1. A digital filter device for filtering a time-discretized digital signal, switching operation is performed for each sample of the discretized signal, and the discretized signal is converted from the first phase to the Nth phase. And a delay amount N times the sampling period of the time-discretized signal, and a filter for each phase from the first phase to the Nth phase. A plurality of delay units connected in cascade according to the order, and the first to Nth phase, respectively.
A plurality of product-sum calculation means for forming output data of the first to Nth phases by multiplying the data extracted from the input side and the output side of each phase delay means by a predetermined coefficient and adding for each phase; And a second switching means for switching the output data of the first phase to the Nth phase formed by the plurality of product-sum operation means for each sample and outputting the output data to obtain a signal after filtering. A digital filter device characterized by: