JPH0666321B2 - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPH0666321B2 JPH0666321B2 JP13915487A JP13915487A JPH0666321B2 JP H0666321 B2 JPH0666321 B2 JP H0666321B2 JP 13915487 A JP13915487 A JP 13915487A JP 13915487 A JP13915487 A JP 13915487A JP H0666321 B2 JPH0666321 B2 JP H0666321B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- potential barrier
- semiconductor
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はヘテロ接合バイポーラトランジスタに関する。
最近、次世代の超高速・高周波デバイスへの応用として
ヘテロ接合バイポーラトランジスタの研究が盛んになっ
ている。このヘテロ接合バイポーラトランジスタはトラ
ンジスタ出現の時期に既に着想が発表されていたが、理
論的に早くからその優位性が認められながらも結晶成長
に伴う様々な技術的な問題があり、最近になってＭＢＥ
法やＭＯＣＶＤ法等により良好なヘテロ接合が得られる
ようになるまで特性の良いデバイスは製作されなかっ
た。
ヘテロ接合バイポーラトランジスタの研究が盛んになっ
ている。このヘテロ接合バイポーラトランジスタはトラ
ンジスタ出現の時期に既に着想が発表されていたが、理
論的に早くからその優位性が認められながらも結晶成長
に伴う様々な技術的な問題があり、最近になってＭＢＥ
法やＭＯＣＶＤ法等により良好なヘテロ接合が得られる
ようになるまで特性の良いデバイスは製作されなかっ
た。
このヘテロ接合バイポーラトランジスタの主な特徴は、
エミッタのエネルギ・ギャップをベースのそれよりも大
きく取ることにより、ベース内の正孔の閉じ込みを容易
にすることができることである。その結果、電流利得を
犠牲にすることなくベース濃度を上げてベース抵抗を小
さく押えることができる。又、現在結晶成長の際に半導
体の原子組成をほぼ自由に制御することができるので、
トランジスタの高速化の要となるベース中電子の走行速
度を上げるため積極的にエネルギバンドの構造を変える
ことが可能で、様々な工夫がなされている。
エミッタのエネルギ・ギャップをベースのそれよりも大
きく取ることにより、ベース内の正孔の閉じ込みを容易
にすることができることである。その結果、電流利得を
犠牲にすることなくベース濃度を上げてベース抵抗を小
さく押えることができる。又、現在結晶成長の際に半導
体の原子組成をほぼ自由に制御することができるので、
トランジスタの高速化の要となるベース中電子の走行速
度を上げるため積極的にエネルギバンドの構造を変える
ことが可能で、様々な工夫がなされている。
従来、主として２つの方法が有望ともられている。
第４図（Ａ）は従来のヘテロ接合バイポーラトランジス
タの一例のバンド構造図である。
タの一例のバンド構造図である。
この例のヘテロ接合バイポーラトランジスタは、Ｎ型の
コレクタ層１３と、このコレクタ層１３上に結晶組成を
変えたＰ型のグレイディッドバンドキャップのベース層
１０′と、このベース層１０′よりも禁制帯幅が広いＮ
型のエミッタ層９とを順次積層した構造であり、傾斜し
たベース層１０′の伝導帯に基づく内部電解によってエ
ミッタ層９から注入された電子１がベース層１０′の傾
斜によって加速された拡散よりも速い伝導が期待され
る。
コレクタ層１３と、このコレクタ層１３上に結晶組成を
変えたＰ型のグレイディッドバンドキャップのベース層
１０′と、このベース層１０′よりも禁制帯幅が広いＮ
型のエミッタ層９とを順次積層した構造であり、傾斜し
たベース層１０′の伝導帯に基づく内部電解によってエ
ミッタ層９から注入された電子１がベース層１０′の傾
斜によって加速された拡散よりも速い伝導が期待され
る。
しかし、この場合には電子が一定速度に加速されるまで
時間がかかる上、内部電界が高くなり一定エネルギを越
えるようになると谷間散乱が顕著になって、電子の平均
移動度が下る。例えばＡｌｘＧａ１−ｘＡｓからなるベ
ース層１０′の層厚を１５００ÅとしてＸ：０．１５→
０とすると、内部電界は約１０KV／cmになり容易に谷間
散乱が起る条件になる。
時間がかかる上、内部電界が高くなり一定エネルギを越
えるようになると谷間散乱が顕著になって、電子の平均
移動度が下る。例えばＡｌｘＧａ１−ｘＡｓからなるベ
ース層１０′の層厚を１５００ÅとしてＸ：０．１５→
０とすると、内部電界は約１０KV／cmになり容易に谷間
散乱が起る条件になる。
第４図（Ｂ）は他の例のヘテロ接合トランジスタのバン
ド構造図である。この場合は、Ｎ型のコレクタ層１３
と、このコレクタ層１３上にＰ型のベース層１０″と、
このベース層１０″よりも電子親和力が小さくかつ禁制
帯幅が広いＮ型のエミッタ層９とを順次積層した構造を
とり、ベース層１０″及びエミッタ層９の間の階段型ヘ
テロ接合の部分で電子親和力の差に相当するエネルギの
不連続が伝導帯に生じている。その結果、エミッタ層９
からベース層１０′に注入される電子１は、図に模式的
に示すように、そのエネルギ差に相当する初期運動エネ
ルギによっていわゆるバリスティック飛行を行い、通常
の拡散による伝導よりと高速の伝導をする。従って、こ
のいわゆるバリスティック飛行による高速伝導で、ベー
ス層１０″における少数キャリア（この場合電子）のベ
ース走行時間が短縮され、高速・高周波性能の優れたヘ
テロ接合バイポーラトランジスタが実現できる。
ド構造図である。この場合は、Ｎ型のコレクタ層１３
と、このコレクタ層１３上にＰ型のベース層１０″と、
このベース層１０″よりも電子親和力が小さくかつ禁制
帯幅が広いＮ型のエミッタ層９とを順次積層した構造を
とり、ベース層１０″及びエミッタ層９の間の階段型ヘ
テロ接合の部分で電子親和力の差に相当するエネルギの
不連続が伝導帯に生じている。その結果、エミッタ層９
からベース層１０′に注入される電子１は、図に模式的
に示すように、そのエネルギ差に相当する初期運動エネ
ルギによっていわゆるバリスティック飛行を行い、通常
の拡散による伝導よりと高速の伝導をする。従って、こ
のいわゆるバリスティック飛行による高速伝導で、ベー
ス層１０″における少数キャリア（この場合電子）のベ
ース走行時間が短縮され、高速・高周波性能の優れたヘ
テロ接合バイポーラトランジスタが実現できる。
これらの方法のいずれが、デバイスの総合的特性に有利
であるかは、議論があるが、最近バリスティック伝導を
利用する方が若干有利であるとするシュミレーション結
果が、雑誌「アイ・イー・イー・イー・トランザクショ
ン・オン・エレクトロン・デバイシズ（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ）」，第３３巻８８１頁に報告されている。
であるかは、議論があるが、最近バリスティック伝導を
利用する方が若干有利であるとするシュミレーション結
果が、雑誌「アイ・イー・イー・イー・トランザクショ
ン・オン・エレクトロン・デバイシズ（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ）」，第３３巻８８１頁に報告されている。
このバリスティック・ヘテロ接合バイポーラトランジス
タにおいて、エミッタから注入される少数キャリア、す
なわち電子（または正孔）のうち、一部のエミッタ障壁
からこぼれ落ちたり、エミッタ障壁をトンネル効果で通
過する少数キャリアを除いて、大部分の少数キャリアは
初期段階でエミッタベース接合における伝導帯底（また
は価電子帯上限）不連続に等しい運動エネルギを有して
おり、その意味でベースに注入された少数キャリアの初
期エネルギ分布はある一定のエネルギ付近に狭く分布し
ている単一エネルギ分布に近い。理想的には、バリステ
ィック電子がコレクタに到達するまでこのエネルギ分布
が維持されることが望ましく、その場合ベース領域をバ
リスティック飛行する少数キャリアの速度が一様にな
り、信号に対する少数キャリアのコヒーレントな応答が
期待される。
タにおいて、エミッタから注入される少数キャリア、す
なわち電子（または正孔）のうち、一部のエミッタ障壁
からこぼれ落ちたり、エミッタ障壁をトンネル効果で通
過する少数キャリアを除いて、大部分の少数キャリアは
初期段階でエミッタベース接合における伝導帯底（また
は価電子帯上限）不連続に等しい運動エネルギを有して
おり、その意味でベースに注入された少数キャリアの初
期エネルギ分布はある一定のエネルギ付近に狭く分布し
ている単一エネルギ分布に近い。理想的には、バリステ
ィック電子がコレクタに到達するまでこのエネルギ分布
が維持されることが望ましく、その場合ベース領域をバ
リスティック飛行する少数キャリアの速度が一様にな
り、信号に対する少数キャリアのコヒーレントな応答が
期待される。
しかしながら、実際には高いエネルギでバリスティック
飛行する少数キャリアは散乱確率が大きく、特に化合物
半導体においては比較的低いエネルギでも極性光学フォ
ノン散乱の影響が大きいため、ベース領域飛行中に単一
エネルギ分布を維持することは困難である。このバリス
ティック飛行中に散乱により大きなエネルギ損失を受け
て伝導帯底（または価電子帯上限）に落ちた少数キャリ
アは、伝導速度の遅い拡散によって残りのベース領域を
走行し、高速・高周波の信号に応答できない。拡散もし
くは内蔵電界により、伝導帯底（または価電子帯上限）
に沿ってベース領域を伝導する場合と比較すると、従来
のバリスティックヘテロ接合バイポーラトランジスタに
おいては、ベース領域の少数キャリアのエネルギ分布が
大きく広がっているため、少数キャリアのベース層通過
時間に差が生じて、増幅動作に伴う位相の遅れにばらつ
きを生じて増幅信号波形が歪む等の悪影響が及ぶ。
飛行する少数キャリアは散乱確率が大きく、特に化合物
半導体においては比較的低いエネルギでも極性光学フォ
ノン散乱の影響が大きいため、ベース領域飛行中に単一
エネルギ分布を維持することは困難である。このバリス
ティック飛行中に散乱により大きなエネルギ損失を受け
て伝導帯底（または価電子帯上限）に落ちた少数キャリ
アは、伝導速度の遅い拡散によって残りのベース領域を
走行し、高速・高周波の信号に応答できない。拡散もし
くは内蔵電界により、伝導帯底（または価電子帯上限）
に沿ってベース領域を伝導する場合と比較すると、従来
のバリスティックヘテロ接合バイポーラトランジスタに
おいては、ベース領域の少数キャリアのエネルギ分布が
大きく広がっているため、少数キャリアのベース層通過
時間に差が生じて、増幅動作に伴う位相の遅れにばらつ
きを生じて増幅信号波形が歪む等の悪影響が及ぶ。
本発明の目的は、これらの問題を解決し、増幅動作に伴
う位相遅れをなくし、信号波形歪を生じないようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
う位相遅れをなくし、信号波形歪を生じないようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
本発明の構成は、第１の半導体からなるエミッタ層と；
このエミッタ層と階段型ヘテロ接合を形成し、前期第１
の半導体よりも小さいエネルギ・ギャップおよび大きい
電子親和力を有する材料あるいは第１の半導体よりもエ
ネルギ・ギャップと電子親和力との和が小さい材料であ
る第２の半導体からなり、２つ以上の層からなる領域の
各層がこの領域をバリスティック飛行する電子（または
正孔）の平均自由行程と同程度の長さを有する複数ベー
ス層と；この領域ベース層と接して設けられたコレクタ
層とからなるヘテロ接合バイポーラトランジスタにおい
て、前期複数ベース層のうち前記コレクタ層に最も近い
層を除いた各層のコレクタ側の端に、電子（または正
孔）に対する第１のポテンシャル障壁部が、隣接する半
導体よりも小さな電子親和力を有ししかもエネルギ・ギ
ャップと電子親和力との和が大きい材料の半導体により
設けられ、このポテンシャル障壁部の両側の境界面のう
ち少なくともコレクタ側の境界面のうち少なくともコレ
クタ側の境界面が階段型にヘテロ接合され、そのポテン
シャル障壁部の幅が前記複数ベース層中をバリスティッ
クに飛行する電子（または正孔）の平均自由行程よりも
充分に小さく、かつそのポテンシャル障壁の高さがこの
ポテンシャル障壁の属するベース各層をバリスティック
飛行する電子（または正孔）の最大運動エネルギよりも
低い各条件を有し；かつ前記ベース・コレクタ接合個所
に電子（または正孔）に対する第２のポテンシャル障壁
部が設けられたことを特徴とする。
このエミッタ層と階段型ヘテロ接合を形成し、前期第１
の半導体よりも小さいエネルギ・ギャップおよび大きい
電子親和力を有する材料あるいは第１の半導体よりもエ
ネルギ・ギャップと電子親和力との和が小さい材料であ
る第２の半導体からなり、２つ以上の層からなる領域の
各層がこの領域をバリスティック飛行する電子（または
正孔）の平均自由行程と同程度の長さを有する複数ベー
ス層と；この領域ベース層と接して設けられたコレクタ
層とからなるヘテロ接合バイポーラトランジスタにおい
て、前期複数ベース層のうち前記コレクタ層に最も近い
層を除いた各層のコレクタ側の端に、電子（または正
孔）に対する第１のポテンシャル障壁部が、隣接する半
導体よりも小さな電子親和力を有ししかもエネルギ・ギ
ャップと電子親和力との和が大きい材料の半導体により
設けられ、このポテンシャル障壁部の両側の境界面のう
ち少なくともコレクタ側の境界面のうち少なくともコレ
クタ側の境界面が階段型にヘテロ接合され、そのポテン
シャル障壁部の幅が前記複数ベース層中をバリスティッ
クに飛行する電子（または正孔）の平均自由行程よりも
充分に小さく、かつそのポテンシャル障壁の高さがこの
ポテンシャル障壁の属するベース各層をバリスティック
飛行する電子（または正孔）の最大運動エネルギよりも
低い各条件を有し；かつ前記ベース・コレクタ接合個所
に電子（または正孔）に対する第２のポテンシャル障壁
部が設けられたことを特徴とする。
本発明の構成において、エミッタからベースに注入され
た少数キャリア、すなわち電子（または正孔）は、エミ
ッタ・ベース接合面における伝導帯底（または価電子帯
上限エネルギ）の不連続により初期運動エネルギを得て
バリスティック飛行を開始する。このバリスティック飛
行中の少数キャリアは、主に極性光学フォノンモードに
よる非弾性散乱にさらされるため、第１ベース領域の最
後の領域においては、エネルギ分布がかなり低エネルギ
側へ広がっている。この第１ベース領域の最後に設けら
れている少数キャリアに対する第１のポテンシャル障壁
は、ある一定のエネルギ以下の少数キャリアをせき止め
る役目を果たし、散乱によるエネルギ損失並の比較的小
さい少数キャリアのみ第２ベース領域に送られる。その
際、伝導帯底（または価電子帯上限）エネルギの不連続
により、再び運動エネルギを得て高い初速度でバリステ
ィック飛行を開始する。
た少数キャリア、すなわち電子（または正孔）は、エミ
ッタ・ベース接合面における伝導帯底（または価電子帯
上限エネルギ）の不連続により初期運動エネルギを得て
バリスティック飛行を開始する。このバリスティック飛
行中の少数キャリアは、主に極性光学フォノンモードに
よる非弾性散乱にさらされるため、第１ベース領域の最
後の領域においては、エネルギ分布がかなり低エネルギ
側へ広がっている。この第１ベース領域の最後に設けら
れている少数キャリアに対する第１のポテンシャル障壁
は、ある一定のエネルギ以下の少数キャリアをせき止め
る役目を果たし、散乱によるエネルギ損失並の比較的小
さい少数キャリアのみ第２ベース領域に送られる。その
際、伝導帯底（または価電子帯上限）エネルギの不連続
により、再び運動エネルギを得て高い初速度でバリステ
ィック飛行を開始する。
同様に、第２ベース領域とコレクタとの接合面において
も、第２ベースとコレクタの電子親和力の差（またはエ
ネルギギャップ差と電子親和力の差の和）に起因する第
２のポテンシャル障壁が存在し、比較的高いエネルギを
維持した少数キャリアのみ最終的にベースを通過するこ
とができる。
も、第２ベースとコレクタの電子親和力の差（またはエ
ネルギギャップ差と電子親和力の差の和）に起因する第
２のポテンシャル障壁が存在し、比較的高いエネルギを
維持した少数キャリアのみ最終的にベースを通過するこ
とができる。
結果、本発明のヘテロ接合バイポーラトランジスタのエ
ネルギバンド構造においては、全ベース領域を通じて高
速度を保つことが可能であるばかりでなく、高速の少数
キャリアに同調できない低いエネルギの少数キャリアが
取り除かれるため、高周波・高速の信号に対する少数キ
ャリアの応答の位相のばらつきが小さくなる。これによ
り、入力信号波形に忠実な高周波．高速増幅動作が実現
される。
ネルギバンド構造においては、全ベース領域を通じて高
速度を保つことが可能であるばかりでなく、高速の少数
キャリアに同調できない低いエネルギの少数キャリアが
取り除かれるため、高周波・高速の信号に対する少数キ
ャリアの応答の位相のばらつきが小さくなる。これによ
り、入力信号波形に忠実な高周波．高速増幅動作が実現
される。
第１図，第２図は本発明の一実施例であるＮＰＮ型バリ
スティックヘテロ接合バイポーラトランジスタを示す断
面図およびそのエネルギバンド図である。本実施例は、
ｎ−Ａｌ0.25Ｇａ0.75Ａｓから成り、２０００Åの厚さ
のエミッタ層９、Ｐ＋−Ａｌ0.1Ｇａ0.9Ａｓ層から成り
７００Åの厚さの第１ベース層１０、Ｐ＋−Ａｌ0.15Ｇ
ａ0.85Ａｓ１１から成り１００Åの厚さのポテンシャル
障壁層となるベース中間層１１、Ｐ＋−ＧａＡｓ層から
成り７００Åの厚さの第２ベース層１２、そしてｎ−Ａ
ｌ0.1Ｇａ0.9Ａｓから成り５０００Åの厚さのコレクタ
層１３を接合した構成となっている。この場合の伝導帯
底４、価電子帯上限５、各層のフェルミ準位６，７，８
および電子１の様子が示されている。
スティックヘテロ接合バイポーラトランジスタを示す断
面図およびそのエネルギバンド図である。本実施例は、
ｎ−Ａｌ0.25Ｇａ0.75Ａｓから成り、２０００Åの厚さ
のエミッタ層９、Ｐ＋−Ａｌ0.1Ｇａ0.9Ａｓ層から成り
７００Åの厚さの第１ベース層１０、Ｐ＋−Ａｌ0.15Ｇ
ａ0.85Ａｓ１１から成り１００Åの厚さのポテンシャル
障壁層となるベース中間層１１、Ｐ＋−ＧａＡｓ層から
成り７００Åの厚さの第２ベース層１２、そしてｎ−Ａ
ｌ0.1Ｇａ0.9Ａｓから成り５０００Åの厚さのコレクタ
層１３を接合した構成となっている。この場合の伝導帯
底４、価電子帯上限５、各層のフェルミ準位６，７，８
および電子１の様子が示されている。
第２図において、エミッタ・ベース接合面に伝導帯底４
のエネルギ不連続δＥｃに等しい初期運動エネルギを得
た電子は、第１ベース領域１０、第２ベース領域１２と
もに散乱によって失うエネルギ量が全くないか、あるい
は比較的小さくバリスティック、あるいは準バリスティ
ックに航跡２のようにベース領域１０〜１２を通過する
か、途中で大きなエネルギを失いポテンシャル障壁によ
って着地点３に落下してベース領域の通過を妨げられ
る。
のエネルギ不連続δＥｃに等しい初期運動エネルギを得
た電子は、第１ベース領域１０、第２ベース領域１２と
もに散乱によって失うエネルギ量が全くないか、あるい
は比較的小さくバリスティック、あるいは準バリスティ
ックに航跡２のようにベース領域１０〜１２を通過する
か、途中で大きなエネルギを失いポテンシャル障壁によ
って着地点３に落下してベース領域の通過を妨げられ
る。
第１図の構造において、ＧａＡｓからなる半絶縁性基板
１９の上に、４０００Åの厚さのｎ＋ＧａＡｓ（ドーパ
ントＳｉ，濃度３×１０18cm-3）からなる高濃度層１
８、５０００Åの厚さのｎ−Ａｌ0.1Ｇａ0.9Ａｓ（ドー
パントＳｉ，５×１０16cm-3）からなるコレクタ層１
３、７０００Åの厚さのＰ＋ＧａＡｓ（ドーパントＢ
ｅ，濃度２×１０19cm-3）からなる第２ベース層１２、
１０００Åの厚さのＰ＋Ａｌ0.15Ｇａ0.85Ａｓ（ドーパ
ントＢｅ，濃度２×１０19cm-3）からなるベース中間層
１１，７００Åの厚さのＰ＋−Ａｌ0.1Ｇａ０．９Ａｓ
（ドーパントＢｅ，濃度２×１０19cm-3）からなる第１
ベース層１０、２０００Åの厚さのｎＡｌ０．２５Ｇａ
０．７５Ａｓ（ドーパントＳｉ，濃度３×１０17cm-3）
からなるエミッタ層９、２０００Åの厚さのｎ＋ＧａＡ
ｓ（ドーパントＳｉ，濃度５×１０18cm-3）からなるエ
ミッタキャップ層８の各層が成長されている。高濃度
（ｎ＋）ＧａＡｓがエミッタ電極１２とのオーミック接
触を良好にするキャップ層１７となっている。ベース電
極１５はＰ２＋ＧａＡｓ層のベース層１０の露出された
面に設けられ、コレクタ電極１６はｎ＋ＧａＡｓ層の高
濃度層１８の露出された面に設けられ、プロトンがイオ
ン注入された絶縁（アイソレーション）層２０が高濃度
１８の両側に設けられている。
１９の上に、４０００Åの厚さのｎ＋ＧａＡｓ（ドーパ
ントＳｉ，濃度３×１０18cm-3）からなる高濃度層１
８、５０００Åの厚さのｎ−Ａｌ0.1Ｇａ0.9Ａｓ（ドー
パントＳｉ，５×１０16cm-3）からなるコレクタ層１
３、７０００Åの厚さのＰ＋ＧａＡｓ（ドーパントＢ
ｅ，濃度２×１０19cm-3）からなる第２ベース層１２、
１０００Åの厚さのＰ＋Ａｌ0.15Ｇａ0.85Ａｓ（ドーパ
ントＢｅ，濃度２×１０19cm-3）からなるベース中間層
１１，７００Åの厚さのＰ＋−Ａｌ0.1Ｇａ０．９Ａｓ
（ドーパントＢｅ，濃度２×１０19cm-3）からなる第１
ベース層１０、２０００Åの厚さのｎＡｌ０．２５Ｇａ
０．７５Ａｓ（ドーパントＳｉ，濃度３×１０17cm-3）
からなるエミッタ層９、２０００Åの厚さのｎ＋ＧａＡ
ｓ（ドーパントＳｉ，濃度５×１０18cm-3）からなるエ
ミッタキャップ層８の各層が成長されている。高濃度
（ｎ＋）ＧａＡｓがエミッタ電極１２とのオーミック接
触を良好にするキャップ層１７となっている。ベース電
極１５はＰ２＋ＧａＡｓ層のベース層１０の露出された
面に設けられ、コレクタ電極１６はｎ＋ＧａＡｓ層の高
濃度層１８の露出された面に設けられ、プロトンがイオ
ン注入された絶縁（アイソレーション）層２０が高濃度
１８の両側に設けられている。
第３図は本発明の第２の実施例のエネルギ・バンド図で
あり、ベース中間層１１′のポテンシャル障壁に傾斜を
つけることにより、電子のベース透過率劣化の原因とな
る量子力学的反射の効果を弱めたものである。
あり、ベース中間層１１′のポテンシャル障壁に傾斜を
つけることにより、電子のベース透過率劣化の原因とな
る量子力学的反射の効果を弱めたものである。
以上の実施例においては、半導体材料として互いに格子
整合しているＡｌＧａＡｓとＧａＡｓを用いたが、これ
らに限らず、電子親和力に差のあるものなら何れでもよ
い。また本発明に用いるヘテロ接合は、格子整合系に限
らず格子不整合系でもよい。また、本実施例では、ベー
スは２区間としたが、区間数は２つに限らずいくつでも
よい。
整合しているＡｌＧａＡｓとＧａＡｓを用いたが、これ
らに限らず、電子親和力に差のあるものなら何れでもよ
い。また本発明に用いるヘテロ接合は、格子整合系に限
らず格子不整合系でもよい。また、本実施例では、ベー
スは２区間としたが、区間数は２つに限らずいくつでも
よい。
以上説明したように、本発明の構成によれば、従来電子
がベースをバリスティックに飛行できる距離がおよそ平
均自由行程に制限されていたのに対して、本発明の層構
造により、ほぼ全ベース領域を有効にバリスティックに
飛行できるため、高周波化、高速化に対し飛躍的な改善
が得られる。さらに、従来ベース中の電子の散乱効果の
ために電子のエネルギ分布が広がって、増幅動作に伴う
位相の遅れた大きなばらつきが生じるという問題も、低
エネルギ電子をふるい落す工夫によって解決され、入力
信号の波形を忠実に増幅することが可能となるという効
果がある。
がベースをバリスティックに飛行できる距離がおよそ平
均自由行程に制限されていたのに対して、本発明の層構
造により、ほぼ全ベース領域を有効にバリスティックに
飛行できるため、高周波化、高速化に対し飛躍的な改善
が得られる。さらに、従来ベース中の電子の散乱効果の
ために電子のエネルギ分布が広がって、増幅動作に伴う
位相の遅れた大きなばらつきが生じるという問題も、低
エネルギ電子をふるい落す工夫によって解決され、入力
信号の波形を忠実に増幅することが可能となるという効
果がある。
第１図、第２図は本発明の第１の実施例の断面図および
そのエネルギ・バンド図、第３図は本発明の第２の実施
例のエネルギ・バンド図、第４図（Ａ），（Ｂ）は従来
のトランジスタの二例を示すエネルギ・バンド図であ
る。 １……電子、２……バリスティック飛行する航跡、３…
…バリスティック飛行から散乱されて伝導帯底に落ちる
着地点、４……伝導帯底、５……価電子帯上限、６，
７，８……フエルミ準位、９……エミッタ層、１０，１
０′１０″……（第１）ベース層、１１……ベース中間
層（ポテンシャル障壁層）、１２……第２ベース層、１
３……コレクタ層、１４……エミッタ電極、１５……ベ
ース電極、１６……コレクタ電極、１７……エミッタキ
ャップ層、１８……高濃度層、１９……半絶縁性基板、
２０……絶縁層。
そのエネルギ・バンド図、第３図は本発明の第２の実施
例のエネルギ・バンド図、第４図（Ａ），（Ｂ）は従来
のトランジスタの二例を示すエネルギ・バンド図であ
る。 １……電子、２……バリスティック飛行する航跡、３…
…バリスティック飛行から散乱されて伝導帯底に落ちる
着地点、４……伝導帯底、５……価電子帯上限、６，
７，８……フエルミ準位、９……エミッタ層、１０，１
０′１０″……（第１）ベース層、１１……ベース中間
層（ポテンシャル障壁層）、１２……第２ベース層、１
３……コレクタ層、１４……エミッタ電極、１５……ベ
ース電極、１６……コレクタ電極、１７……エミッタキ
ャップ層、１８……高濃度層、１９……半絶縁性基板、
２０……絶縁層。
Claims (3)
- 【請求項１】第１の半導体からなるエミッタ層と；この
エミッタ層と階段型ヘテロ接合を形成し、前記第１の半
導体よりも小さいエネルギ・ギャップおよび大きい電子
親和力を有する材料あるいはこの第１の半導体よりもエ
ネルギ・ギャップと電子親和力との和が小さい材料であ
る第２の半導体からなり、２つ以上の層からなる領域の
各層がこの領域をバリスティック飛行する電子（または
正孔）の平均自由工程と同程度の長さを有する複数ベー
ス層と；この複数ベース層と接して設けられたコレクタ
層とからなるヘテロ接合バイポーラトランジスタにおい
て；前記複数ベース層のうち前記コレクタ層に最も近い
層を除いた各層のコレクタ側の端に、電子（または正
孔）に対する第１のポテンシャル障壁部が隣接する半導
体よりも小さな電子親和力を有ししかもエネルギ・ギャ
ップと電子親和力との和が大きい材料の半導体により設
けられ、このポテンシャル障壁部の両側の境界面のうち
少なくともコレクタ側の境界面が階段型にヘテロ接合さ
れ、そのポテンシャル障壁部の幅が前記複数ベース層中
をバリスティックに飛行する電子（または正孔）の平均
自由行程よりも充分に小さく、かつそのポテンシャル障
壁の高さがこのポテンシャル障壁の属するベース各層を
バリスティック飛行する電子（または正孔）の最大運動
エネルギよりも低い各条件を有し；かつ前記ベース・コ
レクタ接合個所に電子（または正孔）に対する第２のポ
テンシャル障壁部が設けられたことを特徴とするヘテロ
接合バイポーラトランジスタ。 - 【請求項２】第２のポテンシャル障壁部が、第１のポテ
ンシャル障壁部と同じ条件で同じ構造である特許請求の
範囲第１項記載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】第２のポテンシャル障壁部が、隣接する第
２の半導体よりも小さな電子親和力の材料、またはエネ
ルギ・ギャップと電子親和力との和が大きい材料の半導
体からなるコレクタと階段型ヘテロ接合されて、伝導帯
（または価電子帯）に生ずるエネルギ不連続部からな
り、そのポテンシャル障壁の高さが、コレクタ層に最も
近いベース層をバリスティック飛行する電子（または正
孔）の最大運動エネルギよりも低いものである特許請求
範囲第１項記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13915487A JPH0666321B2 (ja) | 1987-06-02 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13915487A JPH0666321B2 (ja) | 1987-06-02 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302560A JPS63302560A (ja) | 1988-12-09 |
| JPH0666321B2 true JPH0666321B2 (ja) | 1994-08-24 |
Family
ID=15238827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13915487A Expired - Lifetime JPH0666321B2 (ja) | 1986-12-22 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666321B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4611492B2 (ja) * | 1999-06-23 | 2011-01-12 | 株式会社日立製作所 | 半導体装置および半導体集積回路 |
-
1987
- 1987-06-02 JP JP13915487A patent/JPH0666321B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302560A (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0177374A2 (en) | High-speed semiconductor device | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS59210669A (ja) | 高速ヘテロ接合バイポーラ半導体装置 | |
| JPH02504205A (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5414273A (en) | Heterojunction bipolar transistor | |
| JPH077835B2 (ja) | ホット・エレクトロン・トランジスタ | |
| US4728616A (en) | Ballistic heterojunction bipolar transistor | |
| US4929997A (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002270615A (ja) | 改良型エミッタ−ベース接合を持つヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US4672404A (en) | Ballistic heterojunction bipolar transistor | |
| JPH05190834A (ja) | 高速動作半導体装置およびその製造方法 | |
| JPH0666321B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS611051A (ja) | 半導体バイポ−ラ・トランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2825325B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JPH0620070B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH067554B2 (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JPH0612778B2 (ja) | 半導体装置 |