JPH0662154A - 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 - Google Patents
負荷に供給電流を与えるための電流供給デバイスを制御するための装置Info
- Publication number
- JPH0662154A JPH0662154A JP5039719A JP3971993A JPH0662154A JP H0662154 A JPH0662154 A JP H0662154A JP 5039719 A JP5039719 A JP 5039719A JP 3971993 A JP3971993 A JP 3971993A JP H0662154 A JPH0662154 A JP H0662154A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit means
- load
- supply
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/08—Current supply arrangements for telephone systems with current supply sources at the substations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Devices For Supply Of Signal Current (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Interface Circuits In Exchanges (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 電話加入者線のような負荷への供給電流を制
御するための装置を提供する。 【構成】 その装置は複数のパラメータによって規定さ
れかつ低負荷レベルから高負荷レベルに延在する第1の
範囲と、高負荷レベルよりも上に延在する第2の範囲と
を含む予め定められた応答プロファイルに従って負荷に
おける変化に応答して出力電流を発生する。第1の制御
回路は第1の範囲内の応答プロファイルを確立するパラ
メータの第1のセットを発生し、第2の制御回路は第2
の範囲内の応答プロファイルを確立する第2のセットの
パラメータを発生し、割当供給回路は装置内に信号を割
当てる。
御するための装置を提供する。 【構成】 その装置は複数のパラメータによって規定さ
れかつ低負荷レベルから高負荷レベルに延在する第1の
範囲と、高負荷レベルよりも上に延在する第2の範囲と
を含む予め定められた応答プロファイルに従って負荷に
おける変化に応答して出力電流を発生する。第1の制御
回路は第1の範囲内の応答プロファイルを確立するパラ
メータの第1のセットを発生し、第2の制御回路は第2
の範囲内の応答プロファイルを確立する第2のセットの
パラメータを発生し、割当供給回路は装置内に信号を割
当てる。
Description
【0001】
【発明の背景】この発明は負荷に供給電流を与える電流
供給デバイスを制御するための装置に関する。より特定
的には、この発明は電話システムにおける加入者線に供
給電流を与える電流供給デバイスを制御するための装置
に関する。
供給デバイスを制御するための装置に関する。より特定
的には、この発明は電話システムにおける加入者線に供
給電流を与える電流供給デバイスを制御するための装置
に関する。
【0002】(電話運営会社、中央局交換機の供給業者
または構内局交換電話装置の供給業者のような)顧客
が、電話システムに関連する加入者線のようなループに
供給電流を供給する装置において、特定のパラメータを
制御しかつ確立することが可能であることが望ましい。
特に、供給抵抗および制限電流のようなパラメータ、お
よび加入者線における変化する負荷に対するシステムの
応答における反飽和領域を確立するようなパラメータ
は、歪みなく信号の伝送を可能にするために適切に強制
されなければならない。
または構内局交換電話装置の供給業者のような)顧客
が、電話システムに関連する加入者線のようなループに
供給電流を供給する装置において、特定のパラメータを
制御しかつ確立することが可能であることが望ましい。
特に、供給抵抗および制限電流のようなパラメータ、お
よび加入者線における変化する負荷に対するシステムの
応答における反飽和領域を確立するようなパラメータ
は、歪みなく信号の伝送を可能にするために適切に強制
されなければならない。
【0003】先行技術は、そのようなパラメータ設定を
行ない得るが、パラメータの変更はパラメータの各調整
のためのチップ製造のための新しいマスクを必要とす
る。このようにいかなるパラメータ変更もチップ製造の
間に行なわなければならず、いかなる選択またはプログ
ラム可能性能力もユーザに利用可能ではない。
行ない得るが、パラメータの変更はパラメータの各調整
のためのチップ製造のための新しいマスクを必要とす
る。このようにいかなるパラメータ変更もチップ製造の
間に行なわなければならず、いかなる選択またはプログ
ラム可能性能力もユーザに利用可能ではない。
【0004】必要とされたパラメータのためのそような
プログラム可能な選択能力を先行技術を使用して提供す
ることは、通常加入者線回路に関連する直流電流(D
C)パラメータを調整するためにオン−チップの抵抗器
の使用を必要とする。そのようなオン−チップの抵抗器
は、たとえば、CMOS技術においてチップ基板上のか
なりの場所を占め、通常「土地(real estate )」と称
される。加入者ループのために適切なパラメータを設定
するのに要求される抵抗の高い値、およびそれらの高い
土地占有は、特定の電話設備に顧客のチップの注文にと
って所望されたプログラム可能性を提供するために、ソ
フトウエア制御によって選択され得る抵抗器のバンクの
提供に不利に作用する。
プログラム可能な選択能力を先行技術を使用して提供す
ることは、通常加入者線回路に関連する直流電流(D
C)パラメータを調整するためにオン−チップの抵抗器
の使用を必要とする。そのようなオン−チップの抵抗器
は、たとえば、CMOS技術においてチップ基板上のか
なりの場所を占め、通常「土地(real estate )」と称
される。加入者ループのために適切なパラメータを設定
するのに要求される抵抗の高い値、およびそれらの高い
土地占有は、特定の電話設備に顧客のチップの注文にと
って所望されたプログラム可能性を提供するために、ソ
フトウエア制御によって選択され得る抵抗器のバンクの
提供に不利に作用する。
【0005】電話加入者線において負荷に供給電流を提
供するための電流供給デバイスを制御するための制御回
路の必要性があり、それはコンパクトでありかつパラメ
ータ値における各変更のために新しいマスクを要求する
ことなく適切なパラメータを選択するためのソフトウエ
アプログラミングをユーザが使用することを可能にす
る。そのような制御回路はCMOS技術を使って実現可
能であることが特に望ましい。
供するための電流供給デバイスを制御するための制御回
路の必要性があり、それはコンパクトでありかつパラメ
ータ値における各変更のために新しいマスクを要求する
ことなく適切なパラメータを選択するためのソフトウエ
アプログラミングをユーザが使用することを可能にす
る。そのような制御回路はCMOS技術を使って実現可
能であることが特に望ましい。
【0006】
【発明の概要】この発明は、電話設備における加入者線
のような負荷に供給電流を与える電流供給デバイスを制
御するための装置である。その装置は負荷電圧における
変化を表示する、負荷からの負荷を表示する電流を受取
り、かつ予め定められた応答プロファイルに従って負荷
電圧における変化に応答して出力電流を発生する。応答
プロファイルは複数の演算パラメータによって規定され
かつ低負荷レベルから高負荷レベルに延在する第1の範
囲と、高負荷レベルより上に延在する第2の範囲とを含
む。
のような負荷に供給電流を与える電流供給デバイスを制
御するための装置である。その装置は負荷電圧における
変化を表示する、負荷からの負荷を表示する電流を受取
り、かつ予め定められた応答プロファイルに従って負荷
電圧における変化に応答して出力電流を発生する。応答
プロファイルは複数の演算パラメータによって規定され
かつ低負荷レベルから高負荷レベルに延在する第1の範
囲と、高負荷レベルより上に延在する第2の範囲とを含
む。
【0007】この装置は第1の範囲内に応答プロファイ
ルを確立する演算パラメータの第1のセットを発生する
第1の制御回路と、第2の範囲内に応答プロファイルを
確立する第2のセットの演算パラメータを発生する第2
の制御回路と、装置内の信号を割当てるための割当供給
回路とを含む。割当供給回路は装置によって出力電流が
発生される出力端子と動作的に接続される。第1の制御
回路および第2の制御回路は、各々負荷を表示する電流
を受取るように動作的に接続されかつ割当供給回路と動
作的に接続される。第1の制御回路は第1の基準電流源
から第1の基準電流を受取り、低負荷レベルを確立す
る。第1の制御回路および割当供給回路は、第1の範囲
内で出力電流を発生する際に第1のセットの演算パラメ
ータを課するように協働する。第2の制御回路は第2の
電流源から第2の基準電流を受取り、高負荷レベルを確
立する。第2の制御回路、第1の制御回路、および割当
供給回路は第2の範囲内に出力電流を発生する際に第2
のセットの演算パラメータを課するように協働する。装
置によって発生される複数の演算パラメータの少なくと
も1つは、複数のノードで提供される複数の値を有して
発生され、複数のノードの各々は装置によっての使用の
ためにプログラム可能に選択可能である。
ルを確立する演算パラメータの第1のセットを発生する
第1の制御回路と、第2の範囲内に応答プロファイルを
確立する第2のセットの演算パラメータを発生する第2
の制御回路と、装置内の信号を割当てるための割当供給
回路とを含む。割当供給回路は装置によって出力電流が
発生される出力端子と動作的に接続される。第1の制御
回路および第2の制御回路は、各々負荷を表示する電流
を受取るように動作的に接続されかつ割当供給回路と動
作的に接続される。第1の制御回路は第1の基準電流源
から第1の基準電流を受取り、低負荷レベルを確立す
る。第1の制御回路および割当供給回路は、第1の範囲
内で出力電流を発生する際に第1のセットの演算パラメ
ータを課するように協働する。第2の制御回路は第2の
電流源から第2の基準電流を受取り、高負荷レベルを確
立する。第2の制御回路、第1の制御回路、および割当
供給回路は第2の範囲内に出力電流を発生する際に第2
のセットの演算パラメータを課するように協働する。装
置によって発生される複数の演算パラメータの少なくと
も1つは、複数のノードで提供される複数の値を有して
発生され、複数のノードの各々は装置によっての使用の
ためにプログラム可能に選択可能である。
【0008】好ましい実施例において、第1の制御回
路、第2の制御回路、および割当供給回路の各々は、そ
の動作の間装置によって課されるパラメータをユーザが
選択的に確立することが可能であるように構成される複
数の出力サブ回路を有する電流ミラー回路として構成さ
れる。
路、第2の制御回路、および割当供給回路の各々は、そ
の動作の間装置によって課されるパラメータをユーザが
選択的に確立することが可能であるように構成される複
数の出力サブ回路を有する電流ミラー回路として構成さ
れる。
【0009】ゆえにこの発明の利点は、装置によって使
用されるべき複数の演算パラメータの中から選択するた
めのプログラム可能な選択能力をコンパクトに提供す
る、負荷に供給電流を与えるための電流供給デバイスを
制御するための装置を提供することである。
用されるべき複数の演算パラメータの中から選択するた
めのプログラム可能な選択能力をコンパクトに提供す
る、負荷に供給電流を与えるための電流供給デバイスを
制御するための装置を提供することである。
【0010】この発明のさらなる利点は、負荷に供給電
流を与えるための電流供給デバイスを制御するための装
置を提供することであり、それは演算パラメータを選択
するためのプログラム可能な選択能力を提供するため
に、CMOS技術を使用して実現される。
流を与えるための電流供給デバイスを制御するための装
置を提供することであり、それは演算パラメータを選択
するためのプログラム可能な選択能力を提供するため
に、CMOS技術を使用して実現される。
【0011】この発明のさらなる目的および特徴は、こ
の発明の好ましい実施例を例示する添付の図面とともに
考慮されると、以下の明細書および前掲の特許請求の範
囲から明らかとなるであろう。
の発明の好ましい実施例を例示する添付の図面とともに
考慮されると、以下の明細書および前掲の特許請求の範
囲から明らかとなるであろう。
【0012】
【詳細な説明】図1は電話加入者線にDC電流を供給す
るのに特に役立つ先行技術の電流供給デバイスの概略図
である。図1において、電流供給デバイス10は電流増
幅器12、供給制御回路14、および加入者線負荷抵抗
器18によって示される加入者線負荷に接続される供給
抵抗器16を含む。
るのに特に役立つ先行技術の電流供給デバイスの概略図
である。図1において、電流供給デバイス10は電流増
幅器12、供給制御回路14、および加入者線負荷抵抗
器18によって示される加入者線負荷に接続される供給
抵抗器16を含む。
【0013】供給制御装置14は線20を経て加入者線
負荷抵抗器18をわたって電圧を受取り、線20の電圧
を電圧増幅器22に与える。電圧増幅器22は出力線2
4上で加算ノード26へ電圧信号を与える。線20を経
て伝えられた電圧信号は線28を経て電圧増幅器30の
入力へも伝えられる。電圧増幅器30は電圧信号を出力
線32を通って比較回路34へ与える。比較回路34は
線36を経て基準電圧vDCASを受取る。線32を経て伝
えられた電圧信号が基準電圧vDCASよりも大きいとき、
比較回路34は線38を経て加算ノード26に電圧信号
を与える。線32を経て伝えられた電圧信号がvDCASよ
り小さいとき、いかなる信号も線38を経て加算ノード
26へ伝えられない。基準電圧vDCもまた線40を経て
加算ノード26に与えられる。結果としての電圧信号は
加算ノード26から線42を経て供給抵抗器16を介し
て伝えられ、出力電流IOUT を確立する。供給抵抗器1
6はRDCの値を有する。出力電流IOUT は電流増幅器1
2によって増幅され、RLの値を有する抵抗器18によ
って示される加入者線負荷へ提供するための供給電流I
L を発生する。
負荷抵抗器18をわたって電圧を受取り、線20の電圧
を電圧増幅器22に与える。電圧増幅器22は出力線2
4上で加算ノード26へ電圧信号を与える。線20を経
て伝えられた電圧信号は線28を経て電圧増幅器30の
入力へも伝えられる。電圧増幅器30は電圧信号を出力
線32を通って比較回路34へ与える。比較回路34は
線36を経て基準電圧vDCASを受取る。線32を経て伝
えられた電圧信号が基準電圧vDCASよりも大きいとき、
比較回路34は線38を経て加算ノード26に電圧信号
を与える。線32を経て伝えられた電圧信号がvDCASよ
り小さいとき、いかなる信号も線38を経て加算ノード
26へ伝えられない。基準電圧vDCもまた線40を経て
加算ノード26に与えられる。結果としての電圧信号は
加算ノード26から線42を経て供給抵抗器16を介し
て伝えられ、出力電流IOUT を確立する。供給抵抗器1
6はRDCの値を有する。出力電流IOUT は電流増幅器1
2によって増幅され、RLの値を有する抵抗器18によ
って示される加入者線負荷へ提供するための供給電流I
L を発生する。
【0014】電流供給デバイス10は、ゆえに、図2に
例示される応答プロファイルを確立し、それは以下に説
明される。
例示される応答プロファイルを確立し、それは以下に説
明される。
【0015】図2は供給電流を負荷に与えることに関連
する応答プロファイルのグラフの表示である。図2にお
いて、加入者線回路における負荷(RL )にかかる負荷
電圧(vL )の変化に対する加入者回路における負荷電
流(IL )の応答はx−y座標上に記入される。
する応答プロファイルのグラフの表示である。図2にお
いて、加入者線回路における負荷(RL )にかかる負荷
電圧(vL )の変化に対する加入者回路における負荷電
流(IL )の応答はx−y座標上に記入される。
【0016】図1および2を共に考慮すると、低負荷レ
ベルv1 (図2)は、出力電流IOU T を確立する供給抵
抗器16を介して線42を経て伝えられた加算ノード2
6からの結果としての電圧信号によって設定される。出
力電流IOUT は電流増幅器12によって増幅され、供給
電流IL を作り出す。供給電流IL は線44を経て加入
者線負荷抵抗器18に伝えられる。基準電圧vDCは電流
供給デバイス10のための低負荷レベルv1 を確立す
る。加算ノード26への入力として基準電圧vDCを与え
ることは、もし負荷RL が0に近づくと、関係vDC/R
DCによって確立される電流増幅器12への最小の電流の
流れが必ず起こるということを確実にする。そのような
態様で、図2に例示される制限電流ILIM が確立され
る。
ベルv1 (図2)は、出力電流IOU T を確立する供給抵
抗器16を介して線42を経て伝えられた加算ノード2
6からの結果としての電圧信号によって設定される。出
力電流IOUT は電流増幅器12によって増幅され、供給
電流IL を作り出す。供給電流IL は線44を経て加入
者線負荷抵抗器18に伝えられる。基準電圧vDCは電流
供給デバイス10のための低負荷レベルv1 を確立す
る。加算ノード26への入力として基準電圧vDCを与え
ることは、もし負荷RL が0に近づくと、関係vDC/R
DCによって確立される電流増幅器12への最小の電流の
流れが必ず起こるということを確実にする。そのような
態様で、図2に例示される制限電流ILIM が確立され
る。
【0017】(図2の)高負荷レベルv2 は(図1の)
比較回路34に線32および線36を経て伝えられた信
号の相互作用、および線32の信号がvDCASを超えたと
き線38を経て加算ノード26に信号を提供する際の比
較回路34の動作によって確立される。そのような状況
で線38を経て加算ノード26に追加的信号を注入する
ことは、供給制御回路14および続いて電流供給デバイ
ス10の利得の変化を引起こし、ゆえに図2に示される
応答電流の勾配は高負荷レベルv2 の上の領域において
変化される。図2において高負荷レベルv2 の上の区域
は反飽和範囲であって、供給制御回路14によってもた
らされた高負荷レベルv2 より上の勾配の変化は、高負
荷レベルv2 より高い負荷レベルが電流増幅器12およ
び供給制御回路14の飽和を結果としてもたらさないこ
とを確実にする。
比較回路34に線32および線36を経て伝えられた信
号の相互作用、および線32の信号がvDCASを超えたと
き線38を経て加算ノード26に信号を提供する際の比
較回路34の動作によって確立される。そのような状況
で線38を経て加算ノード26に追加的信号を注入する
ことは、供給制御回路14および続いて電流供給デバイ
ス10の利得の変化を引起こし、ゆえに図2に示される
応答電流の勾配は高負荷レベルv2 の上の領域において
変化される。図2において高負荷レベルv2 の上の区域
は反飽和範囲であって、供給制御回路14によってもた
らされた高負荷レベルv2 より上の勾配の変化は、高負
荷レベルv2 より高い負荷レベルが電流増幅器12およ
び供給制御回路14の飽和を結果としてもたらさないこ
とを確実にする。
【0018】(図1の)供給制御回路14は、ゆえに電
流を電流増幅器12に供給する電圧ベースの回路であ
る、なぜなら加算ノード26からの電圧信号出力は線4
2を経て供給抵抗器16に与えられるからである。低負
荷レベルv1 、高負荷レベルv 2 、低負荷レベルv1 お
よび高負荷レベルv2 の間の動作範囲における応答プロ
ファイルの勾配、または高負荷レベルv2 より上の反飽
和範囲内の応答プロファイルの勾配のような、図2に例
示される応答プロファイルに貢献するいずれかのパラメ
ータを変更するために、図1の先行技術の電流供給デバ
イス10を使用するものは、基準電圧vDCおよび供給抵
抗器16の値RDCを変えなければならない。さらに、電
圧増幅器22および電圧増幅器30の一方または両方の
利得は応答プロファイルの勾配を変えるために変更され
てもよい。電圧増幅器のゲインまたは抵抗器の値を変え
ることは、電流供給デバイス10のようなデバイスのた
めのプログラム可能な機能を与えることとして通常公知
である、複数の値の中からソフトウエアが値を選択する
ことを可能にする態様ではたやすく実現されない。その
ような能力がCMOS技術において実現されるとき、所
望される電流レベルのために要求される負荷値(つま
り、抵抗値)は、抵抗素子によるチップ上での許容不可
能な程度に大きい量の土地の占有を必要とする。
流を電流増幅器12に供給する電圧ベースの回路であ
る、なぜなら加算ノード26からの電圧信号出力は線4
2を経て供給抵抗器16に与えられるからである。低負
荷レベルv1 、高負荷レベルv 2 、低負荷レベルv1 お
よび高負荷レベルv2 の間の動作範囲における応答プロ
ファイルの勾配、または高負荷レベルv2 より上の反飽
和範囲内の応答プロファイルの勾配のような、図2に例
示される応答プロファイルに貢献するいずれかのパラメ
ータを変更するために、図1の先行技術の電流供給デバ
イス10を使用するものは、基準電圧vDCおよび供給抵
抗器16の値RDCを変えなければならない。さらに、電
圧増幅器22および電圧増幅器30の一方または両方の
利得は応答プロファイルの勾配を変えるために変更され
てもよい。電圧増幅器のゲインまたは抵抗器の値を変え
ることは、電流供給デバイス10のようなデバイスのた
めのプログラム可能な機能を与えることとして通常公知
である、複数の値の中からソフトウエアが値を選択する
ことを可能にする態様ではたやすく実現されない。その
ような能力がCMOS技術において実現されるとき、所
望される電流レベルのために要求される負荷値(つま
り、抵抗値)は、抵抗素子によるチップ上での許容不可
能な程度に大きい量の土地の占有を必要とする。
【0019】ユーザにチップ内でプログラム可能な機能
を与えることが所望される。そのような方策の経済的意
味は産業界において公知であり、そのような機能を提供
することによって、チップの製造業者は多様な加入者線
条件に適用でき得る単一チップを製造することができ
る。そのような単一チップ製造動作は多重チップ製造の
必要性を排除しかつゆえに追加的な在庫、道具の変更お
よびセットアップにかかる損失時間および1つの製品の
製造から別の製品の製造へ変更することに関する他の費
用を排除する。
を与えることが所望される。そのような方策の経済的意
味は産業界において公知であり、そのような機能を提供
することによって、チップの製造業者は多様な加入者線
条件に適用でき得る単一チップを製造することができ
る。そのような単一チップ製造動作は多重チップ製造の
必要性を排除しかつゆえに追加的な在庫、道具の変更お
よびセットアップにかかる損失時間および1つの製品の
製造から別の製品の製造へ変更することに関する他の費
用を排除する。
【0020】図3はこの発明の好ましい実施例を例示す
る概略ブロック図である。図3において、電流供給デバ
イス50は電流増幅器52および供給制御回路54を含
んで例示される。供給制御回路54は第1の制御回路5
6、第2の制御回路58および割当供給回路60を含
む。供給制御回路54は出力端子62で出力電流IOUT
を発生し、出力電流IOUT は出力端子62から線64を
経て電流増幅器52に与えられる。出力電流IOUT は電
流増幅器52によって増幅され、線66を経て加入者線
回路に渡され、これは抵抗の値RL を有する抵抗器68
によって示される。
る概略ブロック図である。図3において、電流供給デバ
イス50は電流増幅器52および供給制御回路54を含
んで例示される。供給制御回路54は第1の制御回路5
6、第2の制御回路58および割当供給回路60を含
む。供給制御回路54は出力端子62で出力電流IOUT
を発生し、出力電流IOUT は出力端子62から線64を
経て電流増幅器52に与えられる。出力電流IOUT は電
流増幅器52によって増幅され、線66を経て加入者線
回路に渡され、これは抵抗の値RL を有する抵抗器68
によって示される。
【0021】電流供給デバイス50は電流配分回路70
を経て加入者線負荷抵抗器68にわたる電圧を受取る。
電流配分回路70は入力バッファ71、(好ましくはお
およそ+2.5ボルトの)基準電圧vRAILが印加される
演算増幅器72、および電界効果トランジスタ(FE
T)74、76を含む。負荷電流IL を表わす電流Iab
は値Rabを有するバイアス抵抗器73にわたる電圧電位
によって確立される。負荷を表わす電流Iabは演算増幅
器72に印加され、線78を経てFET74、76にも
与えられ、ゆえに電流配分回路70は線80、線82を
経て供給制御回路54に負荷を示す電流Iab/2を渡
す。
を経て加入者線負荷抵抗器68にわたる電圧を受取る。
電流配分回路70は入力バッファ71、(好ましくはお
およそ+2.5ボルトの)基準電圧vRAILが印加される
演算増幅器72、および電界効果トランジスタ(FE
T)74、76を含む。負荷電流IL を表わす電流Iab
は値Rabを有するバイアス抵抗器73にわたる電圧電位
によって確立される。負荷を表わす電流Iabは演算増幅
器72に印加され、線78を経てFET74、76にも
与えられ、ゆえに電流配分回路70は線80、線82を
経て供給制御回路54に負荷を示す電流Iab/2を渡
す。
【0022】第1の制御回路56は応答設定回路84、
電圧設定回路86、電流設定回路88からなる。第1の
基準電流IREF1は電流源90から第1の制御回路56へ
与えられ、かつ電圧設定回路86および電流設定回路8
8によって受取られる。電流設定回路88は複数の出力
端子92を有し、電圧設定回路86は複数の出力端子9
4を有し、応答設定回路84は複数の出力端子96を有
する。電流設定回路88は出力電流ILIM を選択された
出力端子92において、第1の基準電流IREF1に応答し
て発生する。制限電流ILIM は(電流増幅器52による
1の利得を仮定して)図2における低負荷レベルv1 よ
りも少ないすべての負荷電圧に対して電流供給デバイス
50によって供給された電流である。もし電流増幅器5
2が1以外の利得を有するならば、制限電流ILIM (図
3)は電流増幅器52による増幅のための適当な値であ
り、低負荷レベルv1 以下の負荷値に対して、制限電流
I LIM と等しい線66上での出力となるであろう。
電圧設定回路86、電流設定回路88からなる。第1の
基準電流IREF1は電流源90から第1の制御回路56へ
与えられ、かつ電圧設定回路86および電流設定回路8
8によって受取られる。電流設定回路88は複数の出力
端子92を有し、電圧設定回路86は複数の出力端子9
4を有し、応答設定回路84は複数の出力端子96を有
する。電流設定回路88は出力電流ILIM を選択された
出力端子92において、第1の基準電流IREF1に応答し
て発生する。制限電流ILIM は(電流増幅器52による
1の利得を仮定して)図2における低負荷レベルv1 よ
りも少ないすべての負荷電圧に対して電流供給デバイス
50によって供給された電流である。もし電流増幅器5
2が1以外の利得を有するならば、制限電流ILIM (図
3)は電流増幅器52による増幅のための適当な値であ
り、低負荷レベルv1 以下の負荷値に対して、制限電流
I LIM と等しい線66上での出力となるであろう。
【0023】電流設定回路88はユーザが線98上で制
限電流ILIM を発生することとの関わりあいのためにい
ずれかの出力端子92(または出力端子92のいずれか
の組合せ)を示すことを可能にするように構成される。
限電流ILIM を発生することとの関わりあいのためにい
ずれかの出力端子92(または出力端子92のいずれか
の組合せ)を示すことを可能にするように構成される。
【0024】電圧設定回路86は第1の基準電流IREF1
に応答して1つ以上のその出力端子94で出力電流を発
生する。電圧設定回路86は、電圧設定回路86から線
100へ電流出力を渡すこととの関わりあいのためにユ
ーザが1以上の出力端子94をプログラム可能に選択す
ることを可能にするように構成される。線100は、電
圧設定回路86からの電流出力が線82で担われる負荷
を示す電流と逆に動くように、線82に接続される。負
荷を示す電流Iab/2が線100上で担われる電圧設定
回路86からの出力電流より大きいならば、電流は線1
02を流れ、応答設定回路84が線104および線10
6を経て割当供給回路60から追加的電流を引込む結果
となる。割当供給回路60からの結果としての追加され
た電流引込みは線108で割当供給回路60による追加
的な電流引込みを誘起し、その結果電流設定回路88か
ら線98上に与えられた制限電流ILIM から出力電流I
OU T を低くすることを引起こす。(線82上のIab/2
と電圧設定回路86からの線100上の出力電流との間
のより大きい正の差から結果として生じる)線102を
経て応答設定回路84への増大された電流の流れは、応
答設定回路84が割当供給回路60から線106および
線104を経てより大きい電流を引込むことを結果とし
てもたらし、それは割当供給回路60によるより大きい
電流引込みを線108上で誘起する。割当供給回路60
によるそのような増大された電流引込みは、線98上に
現れる制限電流ILIM から出力端子62において出力電
流IOU T をさらに減ずる。応答設定回路84の1以上の
出力端子96はユーザによって選択されてもよく、(図
2の)低負荷レベルv1 および高負荷レベルv2 の間に
ある動作範囲における応答プロファイルの勾配に関し
て、ユーザがプログラム可能な選択を与える。
に応答して1つ以上のその出力端子94で出力電流を発
生する。電圧設定回路86は、電圧設定回路86から線
100へ電流出力を渡すこととの関わりあいのためにユ
ーザが1以上の出力端子94をプログラム可能に選択す
ることを可能にするように構成される。線100は、電
圧設定回路86からの電流出力が線82で担われる負荷
を示す電流と逆に動くように、線82に接続される。負
荷を示す電流Iab/2が線100上で担われる電圧設定
回路86からの出力電流より大きいならば、電流は線1
02を流れ、応答設定回路84が線104および線10
6を経て割当供給回路60から追加的電流を引込む結果
となる。割当供給回路60からの結果としての追加され
た電流引込みは線108で割当供給回路60による追加
的な電流引込みを誘起し、その結果電流設定回路88か
ら線98上に与えられた制限電流ILIM から出力電流I
OU T を低くすることを引起こす。(線82上のIab/2
と電圧設定回路86からの線100上の出力電流との間
のより大きい正の差から結果として生じる)線102を
経て応答設定回路84への増大された電流の流れは、応
答設定回路84が割当供給回路60から線106および
線104を経てより大きい電流を引込むことを結果とし
てもたらし、それは割当供給回路60によるより大きい
電流引込みを線108上で誘起する。割当供給回路60
によるそのような増大された電流引込みは、線98上に
現れる制限電流ILIM から出力端子62において出力電
流IOU T をさらに減ずる。応答設定回路84の1以上の
出力端子96はユーザによって選択されてもよく、(図
2の)低負荷レベルv1 および高負荷レベルv2 の間に
ある動作範囲における応答プロファイルの勾配に関し
て、ユーザがプログラム可能な選択を与える。
【0025】第2の制御回路58は電圧設定回路110
および応答設定回路112からなる。第2の基準電流I
REF2は電圧設定回路110によって線114を経て電流
源116から受取られる。電圧設定回路110は複数の
出力端子118を有し、応答設定回路112は複数の出
力端子120を有する。
および応答設定回路112からなる。第2の基準電流I
REF2は電圧設定回路110によって線114を経て電流
源116から受取られる。電圧設定回路110は複数の
出力端子118を有し、応答設定回路112は複数の出
力端子120を有する。
【0026】電圧設定回路110は基準電流IREF2に応
答して線112に出力電流を発生する。1以上の出力端
子118は、出力電流を電圧設定回路110から線12
2へ渡すこととの関わりあいのためにユーザによってプ
ログラム可能に選択されてもよい。線122は、負荷を
表示する電流Iab/2および線122上に現れる電圧設
定回路110からの出力電流が互いに反対に動くよう
に、線80と接続される。したがって、負荷を示す電流
Iab/2が線122上に現れる電圧設定回路110のた
めの出力電流を超過すると、応答設定回路112は線1
24、線106を経て割当供給回路60から追加の電流
をさらに引込む。割当供給回路60からの電流のそのよ
うな追加的な引込みは、割当供給回路60が線108に
追加の電流を引込み、ゆえに線98上に表われる制限電
流ILIM より低く出力端子62において出力電流IOUT
をさらに減ずるということを引起こす。線124、線1
06を経て割当供給回路60から電流を引込むことへの
関与のためにユーザは1以上の出力端子120を選定し
てもよく、ゆえにユーザが高負荷レベルv2 (図2)よ
り上の反飽和範囲における応答プロファイルの勾配をプ
ログラム的に選択することを可能にする。
答して線112に出力電流を発生する。1以上の出力端
子118は、出力電流を電圧設定回路110から線12
2へ渡すこととの関わりあいのためにユーザによってプ
ログラム可能に選択されてもよい。線122は、負荷を
表示する電流Iab/2および線122上に現れる電圧設
定回路110からの出力電流が互いに反対に動くよう
に、線80と接続される。したがって、負荷を示す電流
Iab/2が線122上に現れる電圧設定回路110のた
めの出力電流を超過すると、応答設定回路112は線1
24、線106を経て割当供給回路60から追加の電流
をさらに引込む。割当供給回路60からの電流のそのよ
うな追加的な引込みは、割当供給回路60が線108に
追加の電流を引込み、ゆえに線98上に表われる制限電
流ILIM より低く出力端子62において出力電流IOUT
をさらに減ずるということを引起こす。線124、線1
06を経て割当供給回路60から電流を引込むことへの
関与のためにユーザは1以上の出力端子120を選定し
てもよく、ゆえにユーザが高負荷レベルv2 (図2)よ
り上の反飽和範囲における応答プロファイルの勾配をプ
ログラム的に選択することを可能にする。
【0027】このように図2に例示される応答プロファ
イルのすべてのパラメータは、電流供給デバイス50に
よる提供のためにプログラム可能に選択されてもよく、
電流設定回路88は制限電流ILIM を設定し、電圧設定
回路86は低負荷レベルv1を設定し、応答設定回路8
4は動作範囲における応答プロファイルの勾配を設定
し、電圧設定回路110は高負荷レベルv2 を設定し、
かつ応答設定回路112は反飽和範囲における応答プロ
ファイルの勾配を設定する。
イルのすべてのパラメータは、電流供給デバイス50に
よる提供のためにプログラム可能に選択されてもよく、
電流設定回路88は制限電流ILIM を設定し、電圧設定
回路86は低負荷レベルv1を設定し、応答設定回路8
4は動作範囲における応答プロファイルの勾配を設定
し、電圧設定回路110は高負荷レベルv2 を設定し、
かつ応答設定回路112は反飽和範囲における応答プロ
ファイルの勾配を設定する。
【0028】図4はこの発明の好ましい実施例を例示す
る詳細な概略ブロック図である。この発明を理解するの
を容易にするために、図3および図4において同様のエ
レメントは同様の参照数字によって同定される。図4は
第1の制御回路56、第2の制御回路58、および割当
供給回路60を含む電流供給デバイス51を例示し、こ
れらの回路56、58、60の各々は1以上の電流ミラ
ー回路からなるということを概略的に示す。したがっ
て、電流設定回路88は入力セル88i および出力セル
88o を有する電流ミラー回路からなり、電圧設定回路
86は入力セル86i および出力セル86o を有する電
流ミラー回路を含み、応答設定回路84は入力セル84
i および出力セル84o を有する電流ミラー回路からな
り、電圧設定回路110は入力セル110i および出力
セル110o を有する電流ミラー回路からなり、応答設
定回路112は入力セル112i および出力セル112
o を有する電流ミラー回路からなり、割当供給回路60
は入力セル60i および出力セル60o を有する電流ミ
ラー回路からなる。
る詳細な概略ブロック図である。この発明を理解するの
を容易にするために、図3および図4において同様のエ
レメントは同様の参照数字によって同定される。図4は
第1の制御回路56、第2の制御回路58、および割当
供給回路60を含む電流供給デバイス51を例示し、こ
れらの回路56、58、60の各々は1以上の電流ミラ
ー回路からなるということを概略的に示す。したがっ
て、電流設定回路88は入力セル88i および出力セル
88o を有する電流ミラー回路からなり、電圧設定回路
86は入力セル86i および出力セル86o を有する電
流ミラー回路を含み、応答設定回路84は入力セル84
i および出力セル84o を有する電流ミラー回路からな
り、電圧設定回路110は入力セル110i および出力
セル110o を有する電流ミラー回路からなり、応答設
定回路112は入力セル112i および出力セル112
o を有する電流ミラー回路からなり、割当供給回路60
は入力セル60i および出力セル60o を有する電流ミ
ラー回路からなる。
【0029】電流設定回路88は電流源90から第1の
基準電流IREF1をその入力セル88 i で受取り、出力セ
ル88o から出力端子92を経て制限電流ILIM を発生
する。出力端子92は図4において単一端子として示さ
れる、なぜなら出力セル88 o から発生可能な種々の出
力からの選択は、出力セル88o において内部で行なわ
れるからである。電圧設定回路86は第1の基準電流I
REF1をその入力セル86i で受取り、出力セル86o か
ら出力端子94で出力電流を発生する。出力端子94は
単一端子として示される、なぜなら出力セル86o によ
って発生可能な種々の出力からの選択は出力セル86o
において内部的に行なわれるからである。応答設定回路
84は線82上の負荷を示す電流Iab/2と電圧設定回
路86の出力セル86o からの出力電流との間の差に応
答し、線104、106を経て割当供給回路60の入力
セル60i からの電流引込みを出力セル84o の出力端
子96を介して確立する。出力端子96は単一の端子と
して示される、なぜなら応答設定回路84に利用可能な
種々の出力端子の中からの選択は出力セル84o におい
て内部的に起こるからである。
基準電流IREF1をその入力セル88 i で受取り、出力セ
ル88o から出力端子92を経て制限電流ILIM を発生
する。出力端子92は図4において単一端子として示さ
れる、なぜなら出力セル88 o から発生可能な種々の出
力からの選択は、出力セル88o において内部で行なわ
れるからである。電圧設定回路86は第1の基準電流I
REF1をその入力セル86i で受取り、出力セル86o か
ら出力端子94で出力電流を発生する。出力端子94は
単一端子として示される、なぜなら出力セル86o によ
って発生可能な種々の出力からの選択は出力セル86o
において内部的に行なわれるからである。応答設定回路
84は線82上の負荷を示す電流Iab/2と電圧設定回
路86の出力セル86o からの出力電流との間の差に応
答し、線104、106を経て割当供給回路60の入力
セル60i からの電流引込みを出力セル84o の出力端
子96を介して確立する。出力端子96は単一の端子と
して示される、なぜなら応答設定回路84に利用可能な
種々の出力端子の中からの選択は出力セル84o におい
て内部的に起こるからである。
【0030】電圧設定回路110は第2の基準電流I
REF2をその入力セル110によって線114を経て電流
源116から受取り、出力セル110o を介して出力端
子118を経て線122上に出力電流を発生する。出力
端子118は図4において単一の端子として例示され
る、なぜなら出力セル110o によって発生可能な種々
の出力の中からの選択は出力セル110o において内部
的に起こるからである。応答設定回路112は線80上
の負荷を表示する電流Iab/2と線122上の電圧設定
回路110の出力セル110o からの出力電流との間の
差に応答し、出力セル112o を介して出力端子120
を経て割当供給回路60から線124、106を経た電
流引込みを増加する。出力端子120は図4において単
一の出力端子として示される、なぜなら出力セル112
o によって発生可能な種々な出力からの選択は出力セル
112o において内部的に起こるからである。
REF2をその入力セル110によって線114を経て電流
源116から受取り、出力セル110o を介して出力端
子118を経て線122上に出力電流を発生する。出力
端子118は図4において単一の端子として例示され
る、なぜなら出力セル110o によって発生可能な種々
の出力の中からの選択は出力セル110o において内部
的に起こるからである。応答設定回路112は線80上
の負荷を表示する電流Iab/2と線122上の電圧設定
回路110の出力セル110o からの出力電流との間の
差に応答し、出力セル112o を介して出力端子120
を経て割当供給回路60から線124、106を経た電
流引込みを増加する。出力端子120は図4において単
一の出力端子として示される、なぜなら出力セル112
o によって発生可能な種々な出力からの選択は出力セル
112o において内部的に起こるからである。
【0031】割当供給回路60は、応答設定回路84の
出力セル84o および応答設定回路112の出力セル1
12o によって決定されるような種々の電流引込みをそ
の入力セル60i を介して経験する。入力セル60i を
介しての種々の電流引込みは出力セル60o を介しての
増大された電流引込みを引起こし、ゆえに出力端子62
を介しての出力電流IOUT を決定する際に線98におけ
る制限電流ILIM を減ずる方向で影響を与え、それは図
3との関連において先に説明されている。
出力セル84o および応答設定回路112の出力セル1
12o によって決定されるような種々の電流引込みをそ
の入力セル60i を介して経験する。入力セル60i を
介しての種々の電流引込みは出力セル60o を介しての
増大された電流引込みを引起こし、ゆえに出力端子62
を介しての出力電流IOUT を決定する際に線98におけ
る制限電流ILIM を減ずる方向で影響を与え、それは図
3との関連において先に説明されている。
【0032】図5はこの発明の好ましい実施例において
使用される電流ミラー回路の構造を例示した概略図であ
る。図5において、図4のいかなる電流ミラー回路6
0、84、86、88、110および112における使
用にも適した典型的電流ミラー回路130、はCMOS
技術において実現されるように例示される。電流ミラー
回路130は、入力セル130i および出力セル130
o からなる。入力セル130i は電界効果トランジスタ
(FET)132からなる。出力セル130o は複数の
出力FET134a 、134b 、134c 、…134n
からなる。出力FET134a の端子136a はCMO
Sスイッチ138a によって切換えられ、それはゲート
線140a に印加された適切な信号が、出力電流IOUT
が端子136a を経て出力FET134a に入ることを
可能にするようにゲート線140aによって制御され
る。同様に、各出力FET134b 、134c 、…、1
34nはそれぞれCMOSスイッチ138b 、13
8c 、…、138n によって制御されたそれぞれ端子1
36b 、136c 、…、136n を有する。さらに、各
それぞれのCMOSスイッチ138は、それぞれゲート
線140に適切な信号を選択的に印加することはそれぞ
れの出力FET134のための出力信号を与えるために
いずれかの端子136の選択を可能にするように、それ
ぞれのゲート線140を有する。
使用される電流ミラー回路の構造を例示した概略図であ
る。図5において、図4のいかなる電流ミラー回路6
0、84、86、88、110および112における使
用にも適した典型的電流ミラー回路130、はCMOS
技術において実現されるように例示される。電流ミラー
回路130は、入力セル130i および出力セル130
o からなる。入力セル130i は電界効果トランジスタ
(FET)132からなる。出力セル130o は複数の
出力FET134a 、134b 、134c 、…134n
からなる。出力FET134a の端子136a はCMO
Sスイッチ138a によって切換えられ、それはゲート
線140a に印加された適切な信号が、出力電流IOUT
が端子136a を経て出力FET134a に入ることを
可能にするようにゲート線140aによって制御され
る。同様に、各出力FET134b 、134c 、…、1
34nはそれぞれCMOSスイッチ138b 、13
8c 、…、138n によって制御されたそれぞれ端子1
36b 、136c 、…、136n を有する。さらに、各
それぞれのCMOSスイッチ138は、それぞれゲート
線140に適切な信号を選択的に印加することはそれぞ
れの出力FET134のための出力信号を与えるために
いずれかの端子136の選択を可能にするように、それ
ぞれのゲート線140を有する。
【0033】それぞれの出力FET134によって映さ
れた各出力電流IOUT は、入力FET132の幅の比率
および出力FET134のそれぞれに従って入力電流I
INに関係する。このように、種々の出力FET134の
間で幅を変えることによって、多様な出力電流IOUT が
提供されるかもしれない。
れた各出力電流IOUT は、入力FET132の幅の比率
および出力FET134のそれぞれに従って入力電流I
INに関係する。このように、種々の出力FET134の
間で幅を変えることによって、多様な出力電流IOUT が
提供されるかもしれない。
【0034】与えられた詳細な図面および特定の例はこ
の発明の好ましい実施例を説明するが、それらは例示の
目的のためであってこの発明の装置は開示された正確な
詳細および条件に限定されずかつ種々の変更が前掲の特
許請求の範囲によって規定される発明の精神から逸脱す
ることなくここでなされてもよいということが理解され
るべきである。
の発明の好ましい実施例を説明するが、それらは例示の
目的のためであってこの発明の装置は開示された正確な
詳細および条件に限定されずかつ種々の変更が前掲の特
許請求の範囲によって規定される発明の精神から逸脱す
ることなくここでなされてもよいということが理解され
るべきである。
【図1】供給電流を負荷に提供するための先行技術の電
流供給デバイスを例示する概略図である。
流供給デバイスを例示する概略図である。
【図2】供給電流を負荷に提供するのに関連した応答プ
ロファイルのグラフ表示の図である。
ロファイルのグラフ表示の図である。
【図3】この発明の好ましい実施例を例示する概略ブロ
ック図である。
ック図である。
【図4】この発明の好ましい実施例を例示する詳細な概
略ブロック図である。
略ブロック図である。
【図5】この発明の好ましい実施例において使用される
電流ミラー回路の構造を例示する概略図である。
電流ミラー回路の構造を例示する概略図である。
51 電流供給デバイス 56 第1の制御回路 58 第2の制御回路 60 割当供給回路 84 応答設定回路 86 電圧設定回路 88 電流設定回路 110 電圧設定回路 112 応答設定回路
Claims (7)
- 【請求項1】 負荷に供給電流を与えるための電流供給
デバイスを制御するための装置であって、その装置は前
記負荷から負荷電流を受取り、前記負荷電流は前記負荷
における変化を表示し、その装置は前記変化に応答して
予め定められた応答プロファイルに従って出力電流を発
生し、前記応答プロファイルは低負荷レベルから高負荷
レベルまで延在する第1の範囲と、高負荷レベルより上
に延在する第2の範囲とを含み、前記応答プロファイル
は複数の演算パラメータによって規定され、その装置
は、 前記複数の演算パラメータの第1のセットの演算パラメ
ータを発生するための第1の制御回路手段を含み、前記
第1のセットの演算パラメータは前記第1の範囲内に前
記応答プロファイルを確立し、さらに前記複数の演算パ
ラメータの第2のセットの演算パラメータを発生するた
めの第2の制御回路手段を含み、前記第2のセットの演
算パラメータは前記第2の範囲内に前記応答プロファイ
ルを確立し、さらに装置内において信号を割当てるため
の割当供給回路手段を含み、前記割当供給回路手段は出
力端子と動作的に接続され、前記出力電流は前記出力端
子で発生され、 前記第1の制御回路手段および前記第2の制御回路手段
は前記負荷電流を受取るために各々動作的に接続され、
かつ前記割当供給回路手段と動作的に接続され、 前記第1の制御回路手段は第1の電流源から第1の基準
電流を受取り、前記低負荷レベルを確立し、前記第1の
制御回路手段および前記割当供給回路手段は協働して前
記第1の範囲内に前記出力電流を発生する際に演算パラ
メータの前記第1のセットを課し、 前記第2の制御回路手段は第2の電流源から第2の基準
電流を受取り、前記高負荷レベルを確立し、前記第2の
制御回路手段、前記第1の制御回路手段、および前記割
当供給回路手段は協働して、前記第2の範囲内に前記出
力電流を発生する際に前記第2のセットの演算パラメー
タを課し、 前記発生された複数の演算パラメータの少なくとも1つ
は複数のノードで複数の値を有し、前記複数のノードの
各々は装置によっての使用のためにプログラム可能に選
択可能である、装置。 - 【請求項2】 前記第1の制御回路手段は、さらに前記
出力端子において制限出力電流を発生し、前記制限出力
電流は前記負荷が前記低負荷レベルのとき、またはそれ
より低いとき、前記出力電流として与えられる、請求項
1に記載の負荷に供給電流を与えるための電流供給デバ
イスを制御するための装置。 - 【請求項3】 前記第1の制御回路手段、前記第2の制
御回路手段、および前記割当供給回路手段は各々少なく
とも1つの電流ミラー回路を含む、請求項1に記載の負
荷に供給電流を与えるための電流供給デバイスを制御す
るための装置。 - 【請求項4】 前記第1の制御回路手段、前記第2の制
御回路手段、および前記割当供給回路手段は各々少なく
とも1つの電流ミラー回路を含む、請求項2に記載の負
荷に供給電流を与えるための電流供給デバイスを制御す
るための装置。 - 【請求項5】 前記第1の制御回路手段は、第1の電圧
設定電流ミラー回路、第1の応答設定電流ミラー回路、
および電流設定電流ミラー回路を含み、前記第1の電圧
設定電流ミラー回路は、前記第1の基準電流に応答し
て、前記低負荷レベルを確立し、前記第1の応答設定電
流ミラー回路は前記割当供給回路手段と協働して前記第
1の範囲内に前記負荷電流に対する前記出力電流の応答
を確立し、前記電流設定電流ミラー回路は前記制限出力
電流を前記第1の基準電流に応答して確立する、請求項
2に記載の負荷に供給電流を与えるための電流供給デバ
イスを制御するための装置。 - 【請求項6】 前記第2の制御回路手段は第2の電圧設
定電流ミラー回路および第2の応答設定電流ミラー回路
を含み、前記第2の電圧設定電流ミラー回路は前記高負
荷レベルを前記第2の基準電流に応答して確立し、前記
第2の応答設定電流ミラー回路は前記第1の制御回路手
段および前記割当供給回路手段と協働して、前記第2の
範囲内に前記負荷電流に対する前記出力電流の応答を確
立する、請求項2に記載の負荷に供給電流を与えるため
の電流供給デバイスを制御するための装置。 - 【請求項7】 前記第2の制御回路手段は、前記第2の
電圧設定電流ミラー回路および第2の応答設定電流ミラ
ー回路を含み、前記第2の電圧設定電流ミラー回路は前
記第2の基準電流に応答して前記高負荷レベルを確立
し、前記第2の応答設定電流ミラー回路は前記第1の応
答設定電流ミラー回路および前記割当供給回路手段と協
働して、前記第2の範囲内に前記負荷電流に対する前記
出力電流の応答を確立する、請求項2に記載の負荷に供
給電流を与えるための電流供給デバイスを制御するため
の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US844482 | 1992-03-02 | ||
US07/844,482 US5249226A (en) | 1992-03-02 | 1992-03-02 | Apparatus for controlling a current supply device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0662154A true JPH0662154A (ja) | 1994-03-04 |
Family
ID=25292835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5039719A Withdrawn JPH0662154A (ja) | 1992-03-02 | 1993-03-01 | 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5249226A (ja) |
EP (1) | EP0559336B1 (ja) |
JP (1) | JPH0662154A (ja) |
DE (1) | DE69307361T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831426A (en) * | 1985-08-13 | 1989-05-16 | Mitsubishi Denki Kabushiki Kaisha | Solid state image sensing device and a method of manufacturing the same |
US4862274A (en) * | 1987-05-26 | 1989-08-29 | Thomson-Csf | Photosensor with frame transfer structure and its use in an image sensor with reduced smearing effect |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1268472B1 (it) * | 1993-10-22 | 1997-03-04 | St Microelectronics Srl | Convertitore buck a modalita' di funzionamento automaticamente determinata dal livello di carico |
EP0663755B1 (de) * | 1994-01-17 | 2003-07-30 | Infineon Technologies AG | Schaltungsanordnung zur Speisung einer Teilnehmeranschlussleitung |
US6212411B1 (en) * | 1996-09-26 | 2001-04-03 | U.S. Philips Corporation | Power supply circuit, telecommunication device and method for multiple DC slope power management |
US6700975B1 (en) | 1996-11-08 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Subscriber line interface circuit |
SE507920C2 (sv) * | 1996-11-08 | 1998-07-27 | Ericsson Telefon Ab L M | Linjekrets |
KR20000022339A (ko) * | 1997-04-29 | 2000-04-25 | 요트.게.아. 롤페즈 | 와이어 바운드 통신 장치 및 전원 회로 |
US6301358B1 (en) * | 1998-05-29 | 2001-10-09 | Avaya Technology Corp. | Dual-slope current battery-feed circuit |
SE9904641L (sv) * | 1999-12-17 | 2001-06-18 | Ericsson Telefon Ab L M | Abonnentlinjekrets |
US6856685B1 (en) * | 2000-09-29 | 2005-02-15 | Nortel Networks Limited | Feed arrangement for a subscriber loop with multi-level current regulation capability |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3639696A (en) * | 1969-04-01 | 1972-02-01 | Lorain Prod Corp | Multistate voltage booster circuit for telephone systems |
US4061883A (en) * | 1975-03-20 | 1977-12-06 | Lorain Products Corporation | Repeater for transmission lines of differing lengths |
US4419542A (en) * | 1982-05-17 | 1983-12-06 | Bell Telephone Laboratories, Incorporated | Battery feed circuit |
US4488006A (en) * | 1982-07-01 | 1984-12-11 | At&T Bell Laboratories | Apparatus for controlling the application of telephone line power in a telephone set |
JPS60253364A (ja) * | 1984-05-30 | 1985-12-14 | Fujitsu Ltd | 内部終端形給電回路 |
US4558272A (en) * | 1984-07-05 | 1985-12-10 | At&T Bell Laboratories | Current characteristic shaper |
CA1291836C (en) * | 1987-06-17 | 1991-11-05 | Kenji Takato | Battery feed circuit |
US4961220A (en) * | 1988-12-21 | 1990-10-02 | Spectrum Concepts, Inc. | Power management in a microprocessor-controlled battery-powered telephone device |
SE465547B (sv) * | 1990-02-01 | 1991-09-23 | Ericsson Telefon Ab L M | Saett och krets foer likstroemsmatning till en telefonlinje |
JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
-
1992
- 1992-03-02 US US07/844,482 patent/US5249226A/en not_active Expired - Lifetime
-
1993
- 1993-02-10 EP EP93300969A patent/EP0559336B1/en not_active Expired - Lifetime
- 1993-02-10 DE DE69307361T patent/DE69307361T2/de not_active Expired - Fee Related
- 1993-03-01 JP JP5039719A patent/JPH0662154A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831426A (en) * | 1985-08-13 | 1989-05-16 | Mitsubishi Denki Kabushiki Kaisha | Solid state image sensing device and a method of manufacturing the same |
US4862274A (en) * | 1987-05-26 | 1989-08-29 | Thomson-Csf | Photosensor with frame transfer structure and its use in an image sensor with reduced smearing effect |
Also Published As
Publication number | Publication date |
---|---|
DE69307361D1 (de) | 1997-02-27 |
US5249226A (en) | 1993-09-28 |
EP0559336A2 (en) | 1993-09-08 |
EP0559336B1 (en) | 1997-01-15 |
DE69307361T2 (de) | 1997-05-15 |
EP0559336A3 (en) | 1993-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0048477B1 (en) | Subscriber line interface circuit utilizing impedance synthesizer and shared voltage source for loop current regulation control | |
JPH0662154A (ja) | 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 | |
EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
JP2908449B2 (ja) | 電流特性整形回路 | |
US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
EP0507388A2 (en) | Differential amplifier with signal-dependent quiescent current control | |
US5140282A (en) | Current amplifier arrangement | |
US2149361A (en) | Discharge tube amplifier | |
JPH0854942A (ja) | 電源電圧発生回路配置 | |
EP0019095A1 (en) | Regulated voltage current supply circuits | |
KR100671591B1 (ko) | 다중 출력 레귤레이터 | |
US20020044002A1 (en) | Mixer circuitry | |
JPH0137884B2 (ja) | ||
US5434499A (en) | Constant current switching circuit provided with a base current compensating circuit | |
US5243431A (en) | Audio bandpass filter adaptive to differing television standards | |
US4012687A (en) | Driver amplifier for adjustable high voltage power supply | |
EP0099464A1 (en) | High frequency amplifier | |
GB2076263A (en) | Switchable signal compressor/signal expander | |
GB2024469A (en) | Regulated voltage supply circuits | |
JPH0160157B2 (ja) | ||
JPH0715250A (ja) | 増幅回路 | |
DE3418191A1 (de) | Schaltung zum umschalten der stromrichtung an eine gleichstromlast | |
JPH035705B2 (ja) | ||
JPH0756610B2 (ja) | 定電流回路 | |
JPH03249878A (ja) | クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |