JPH0662154A - 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 - Google Patents
負荷に供給電流を与えるための電流供給デバイスを制御するための装置Info
- Publication number
- JPH0662154A JPH0662154A JP5039719A JP3971993A JPH0662154A JP H0662154 A JPH0662154 A JP H0662154A JP 5039719 A JP5039719 A JP 5039719A JP 3971993 A JP3971993 A JP 3971993A JP H0662154 A JPH0662154 A JP H0662154A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit means
- load
- supply
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/08—Current supply arrangements for telephone systems with current supply sources at the substations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Devices For Supply Of Signal Current (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Interface Circuits In Exchanges (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 電話加入者線のような負荷への供給電流を制
御するための装置を提供する。 【構成】 その装置は複数のパラメータによって規定さ
れかつ低負荷レベルから高負荷レベルに延在する第１の
範囲と、高負荷レベルよりも上に延在する第２の範囲と
を含む予め定められた応答プロファイルに従って負荷に
おける変化に応答して出力電流を発生する。第１の制御
回路は第１の範囲内の応答プロファイルを確立するパラ
メータの第１のセットを発生し、第２の制御回路は第２
の範囲内の応答プロファイルを確立する第２のセットの
パラメータを発生し、割当供給回路は装置内に信号を割
当てる。
御するための装置を提供する。 【構成】 その装置は複数のパラメータによって規定さ
れかつ低負荷レベルから高負荷レベルに延在する第１の
範囲と、高負荷レベルよりも上に延在する第２の範囲と
を含む予め定められた応答プロファイルに従って負荷に
おける変化に応答して出力電流を発生する。第１の制御
回路は第１の範囲内の応答プロファイルを確立するパラ
メータの第１のセットを発生し、第２の制御回路は第２
の範囲内の応答プロファイルを確立する第２のセットの
パラメータを発生し、割当供給回路は装置内に信号を割
当てる。
Description
【０００１】
【発明の背景】この発明は負荷に供給電流を与える電流
供給デバイスを制御するための装置に関する。より特定
的には、この発明は電話システムにおける加入者線に供
給電流を与える電流供給デバイスを制御するための装置
に関する。
供給デバイスを制御するための装置に関する。より特定
的には、この発明は電話システムにおける加入者線に供
給電流を与える電流供給デバイスを制御するための装置
に関する。
【０００２】（電話運営会社、中央局交換機の供給業者
または構内局交換電話装置の供給業者のような）顧客
が、電話システムに関連する加入者線のようなループに
供給電流を供給する装置において、特定のパラメータを
制御しかつ確立することが可能であることが望ましい。
特に、供給抵抗および制限電流のようなパラメータ、お
よび加入者線における変化する負荷に対するシステムの
応答における反飽和領域を確立するようなパラメータ
は、歪みなく信号の伝送を可能にするために適切に強制
されなければならない。
または構内局交換電話装置の供給業者のような）顧客
が、電話システムに関連する加入者線のようなループに
供給電流を供給する装置において、特定のパラメータを
制御しかつ確立することが可能であることが望ましい。
特に、供給抵抗および制限電流のようなパラメータ、お
よび加入者線における変化する負荷に対するシステムの
応答における反飽和領域を確立するようなパラメータ
は、歪みなく信号の伝送を可能にするために適切に強制
されなければならない。
【０００３】先行技術は、そのようなパラメータ設定を
行ない得るが、パラメータの変更はパラメータの各調整
のためのチップ製造のための新しいマスクを必要とす
る。このようにいかなるパラメータ変更もチップ製造の
間に行なわなければならず、いかなる選択またはプログ
ラム可能性能力もユーザに利用可能ではない。
行ない得るが、パラメータの変更はパラメータの各調整
のためのチップ製造のための新しいマスクを必要とす
る。このようにいかなるパラメータ変更もチップ製造の
間に行なわなければならず、いかなる選択またはプログ
ラム可能性能力もユーザに利用可能ではない。
【０００４】必要とされたパラメータのためのそような
プログラム可能な選択能力を先行技術を使用して提供す
ることは、通常加入者線回路に関連する直流電流（Ｄ
Ｃ）パラメータを調整するためにオン−チップの抵抗器
の使用を必要とする。そのようなオン−チップの抵抗器
は、たとえば、ＣＭＯＳ技術においてチップ基板上のか
なりの場所を占め、通常「土地（real estate ）」と称
される。加入者ループのために適切なパラメータを設定
するのに要求される抵抗の高い値、およびそれらの高い
土地占有は、特定の電話設備に顧客のチップの注文にと
って所望されたプログラム可能性を提供するために、ソ
フトウエア制御によって選択され得る抵抗器のバンクの
提供に不利に作用する。
プログラム可能な選択能力を先行技術を使用して提供す
ることは、通常加入者線回路に関連する直流電流（Ｄ
Ｃ）パラメータを調整するためにオン−チップの抵抗器
の使用を必要とする。そのようなオン−チップの抵抗器
は、たとえば、ＣＭＯＳ技術においてチップ基板上のか
なりの場所を占め、通常「土地（real estate ）」と称
される。加入者ループのために適切なパラメータを設定
するのに要求される抵抗の高い値、およびそれらの高い
土地占有は、特定の電話設備に顧客のチップの注文にと
って所望されたプログラム可能性を提供するために、ソ
フトウエア制御によって選択され得る抵抗器のバンクの
提供に不利に作用する。
【０００５】電話加入者線において負荷に供給電流を提
供するための電流供給デバイスを制御するための制御回
路の必要性があり、それはコンパクトでありかつパラメ
ータ値における各変更のために新しいマスクを要求する
ことなく適切なパラメータを選択するためのソフトウエ
アプログラミングをユーザが使用することを可能にす
る。そのような制御回路はＣＭＯＳ技術を使って実現可
能であることが特に望ましい。
供するための電流供給デバイスを制御するための制御回
路の必要性があり、それはコンパクトでありかつパラメ
ータ値における各変更のために新しいマスクを要求する
ことなく適切なパラメータを選択するためのソフトウエ
アプログラミングをユーザが使用することを可能にす
る。そのような制御回路はＣＭＯＳ技術を使って実現可
能であることが特に望ましい。
【０００６】
【発明の概要】この発明は、電話設備における加入者線
のような負荷に供給電流を与える電流供給デバイスを制
御するための装置である。その装置は負荷電圧における
変化を表示する、負荷からの負荷を表示する電流を受取
り、かつ予め定められた応答プロファイルに従って負荷
電圧における変化に応答して出力電流を発生する。応答
プロファイルは複数の演算パラメータによって規定され
かつ低負荷レベルから高負荷レベルに延在する第１の範
囲と、高負荷レベルより上に延在する第２の範囲とを含
む。
のような負荷に供給電流を与える電流供給デバイスを制
御するための装置である。その装置は負荷電圧における
変化を表示する、負荷からの負荷を表示する電流を受取
り、かつ予め定められた応答プロファイルに従って負荷
電圧における変化に応答して出力電流を発生する。応答
プロファイルは複数の演算パラメータによって規定され
かつ低負荷レベルから高負荷レベルに延在する第１の範
囲と、高負荷レベルより上に延在する第２の範囲とを含
む。
【０００７】この装置は第１の範囲内に応答プロファイ
ルを確立する演算パラメータの第１のセットを発生する
第１の制御回路と、第２の範囲内に応答プロファイルを
確立する第２のセットの演算パラメータを発生する第２
の制御回路と、装置内の信号を割当てるための割当供給
回路とを含む。割当供給回路は装置によって出力電流が
発生される出力端子と動作的に接続される。第１の制御
回路および第２の制御回路は、各々負荷を表示する電流
を受取るように動作的に接続されかつ割当供給回路と動
作的に接続される。第１の制御回路は第１の基準電流源
から第１の基準電流を受取り、低負荷レベルを確立す
る。第１の制御回路および割当供給回路は、第１の範囲
内で出力電流を発生する際に第１のセットの演算パラメ
ータを課するように協働する。第２の制御回路は第２の
電流源から第２の基準電流を受取り、高負荷レベルを確
立する。第２の制御回路、第１の制御回路、および割当
供給回路は第２の範囲内に出力電流を発生する際に第２
のセットの演算パラメータを課するように協働する。装
置によって発生される複数の演算パラメータの少なくと
も１つは、複数のノードで提供される複数の値を有して
発生され、複数のノードの各々は装置によっての使用の
ためにプログラム可能に選択可能である。
ルを確立する演算パラメータの第１のセットを発生する
第１の制御回路と、第２の範囲内に応答プロファイルを
確立する第２のセットの演算パラメータを発生する第２
の制御回路と、装置内の信号を割当てるための割当供給
回路とを含む。割当供給回路は装置によって出力電流が
発生される出力端子と動作的に接続される。第１の制御
回路および第２の制御回路は、各々負荷を表示する電流
を受取るように動作的に接続されかつ割当供給回路と動
作的に接続される。第１の制御回路は第１の基準電流源
から第１の基準電流を受取り、低負荷レベルを確立す
る。第１の制御回路および割当供給回路は、第１の範囲
内で出力電流を発生する際に第１のセットの演算パラメ
ータを課するように協働する。第２の制御回路は第２の
電流源から第２の基準電流を受取り、高負荷レベルを確
立する。第２の制御回路、第１の制御回路、および割当
供給回路は第２の範囲内に出力電流を発生する際に第２
のセットの演算パラメータを課するように協働する。装
置によって発生される複数の演算パラメータの少なくと
も１つは、複数のノードで提供される複数の値を有して
発生され、複数のノードの各々は装置によっての使用の
ためにプログラム可能に選択可能である。
【０００８】好ましい実施例において、第１の制御回
路、第２の制御回路、および割当供給回路の各々は、そ
の動作の間装置によって課されるパラメータをユーザが
選択的に確立することが可能であるように構成される複
数の出力サブ回路を有する電流ミラー回路として構成さ
れる。
路、第２の制御回路、および割当供給回路の各々は、そ
の動作の間装置によって課されるパラメータをユーザが
選択的に確立することが可能であるように構成される複
数の出力サブ回路を有する電流ミラー回路として構成さ
れる。
【０００９】ゆえにこの発明の利点は、装置によって使
用されるべき複数の演算パラメータの中から選択するた
めのプログラム可能な選択能力をコンパクトに提供す
る、負荷に供給電流を与えるための電流供給デバイスを
制御するための装置を提供することである。
用されるべき複数の演算パラメータの中から選択するた
めのプログラム可能な選択能力をコンパクトに提供す
る、負荷に供給電流を与えるための電流供給デバイスを
制御するための装置を提供することである。
【００１０】この発明のさらなる利点は、負荷に供給電
流を与えるための電流供給デバイスを制御するための装
置を提供することであり、それは演算パラメータを選択
するためのプログラム可能な選択能力を提供するため
に、ＣＭＯＳ技術を使用して実現される。
流を与えるための電流供給デバイスを制御するための装
置を提供することであり、それは演算パラメータを選択
するためのプログラム可能な選択能力を提供するため
に、ＣＭＯＳ技術を使用して実現される。
【００１１】この発明のさらなる目的および特徴は、こ
の発明の好ましい実施例を例示する添付の図面とともに
考慮されると、以下の明細書および前掲の特許請求の範
囲から明らかとなるであろう。
の発明の好ましい実施例を例示する添付の図面とともに
考慮されると、以下の明細書および前掲の特許請求の範
囲から明らかとなるであろう。
【００１２】
【詳細な説明】図１は電話加入者線にＤＣ電流を供給す
るのに特に役立つ先行技術の電流供給デバイスの概略図
である。図１において、電流供給デバイス１０は電流増
幅器１２、供給制御回路１４、および加入者線負荷抵抗
器１８によって示される加入者線負荷に接続される供給
抵抗器１６を含む。
るのに特に役立つ先行技術の電流供給デバイスの概略図
である。図１において、電流供給デバイス１０は電流増
幅器１２、供給制御回路１４、および加入者線負荷抵抗
器１８によって示される加入者線負荷に接続される供給
抵抗器１６を含む。
【００１３】供給制御装置１４は線２０を経て加入者線
負荷抵抗器１８をわたって電圧を受取り、線２０の電圧
を電圧増幅器２２に与える。電圧増幅器２２は出力線２
４上で加算ノード２６へ電圧信号を与える。線２０を経
て伝えられた電圧信号は線２８を経て電圧増幅器３０の
入力へも伝えられる。電圧増幅器３０は電圧信号を出力
線３２を通って比較回路３４へ与える。比較回路３４は
線３６を経て基準電圧ｖDCASを受取る。線３２を経て伝
えられた電圧信号が基準電圧ｖDCASよりも大きいとき、
比較回路３４は線３８を経て加算ノード２６に電圧信号
を与える。線３２を経て伝えられた電圧信号がｖDCASよ
り小さいとき、いかなる信号も線３８を経て加算ノード
２６へ伝えられない。基準電圧ｖDCもまた線４０を経て
加算ノード２６に与えられる。結果としての電圧信号は
加算ノード２６から線４２を経て供給抵抗器１６を介し
て伝えられ、出力電流ＩOUT を確立する。供給抵抗器１
６はＲDCの値を有する。出力電流ＩOUT は電流増幅器１
２によって増幅され、ＲLの値を有する抵抗器１８によ
って示される加入者線負荷へ提供するための供給電流Ｉ
L を発生する。
負荷抵抗器１８をわたって電圧を受取り、線２０の電圧
を電圧増幅器２２に与える。電圧増幅器２２は出力線２
４上で加算ノード２６へ電圧信号を与える。線２０を経
て伝えられた電圧信号は線２８を経て電圧増幅器３０の
入力へも伝えられる。電圧増幅器３０は電圧信号を出力
線３２を通って比較回路３４へ与える。比較回路３４は
線３６を経て基準電圧ｖDCASを受取る。線３２を経て伝
えられた電圧信号が基準電圧ｖDCASよりも大きいとき、
比較回路３４は線３８を経て加算ノード２６に電圧信号
を与える。線３２を経て伝えられた電圧信号がｖDCASよ
り小さいとき、いかなる信号も線３８を経て加算ノード
２６へ伝えられない。基準電圧ｖDCもまた線４０を経て
加算ノード２６に与えられる。結果としての電圧信号は
加算ノード２６から線４２を経て供給抵抗器１６を介し
て伝えられ、出力電流ＩOUT を確立する。供給抵抗器１
６はＲDCの値を有する。出力電流ＩOUT は電流増幅器１
２によって増幅され、ＲLの値を有する抵抗器１８によ
って示される加入者線負荷へ提供するための供給電流Ｉ
L を発生する。
【００１４】電流供給デバイス１０は、ゆえに、図２に
例示される応答プロファイルを確立し、それは以下に説
明される。
例示される応答プロファイルを確立し、それは以下に説
明される。
【００１５】図２は供給電流を負荷に与えることに関連
する応答プロファイルのグラフの表示である。図２にお
いて、加入者線回路における負荷（ＲL ）にかかる負荷
電圧（ｖL ）の変化に対する加入者回路における負荷電
流（ＩL ）の応答はｘ−ｙ座標上に記入される。
する応答プロファイルのグラフの表示である。図２にお
いて、加入者線回路における負荷（ＲL ）にかかる負荷
電圧（ｖL ）の変化に対する加入者回路における負荷電
流（ＩL ）の応答はｘ−ｙ座標上に記入される。
【００１６】図１および２を共に考慮すると、低負荷レ
ベルｖ1 （図２）は、出力電流ＩOU T を確立する供給抵
抗器１６を介して線４２を経て伝えられた加算ノード２
６からの結果としての電圧信号によって設定される。出
力電流ＩOUT は電流増幅器１２によって増幅され、供給
電流ＩL を作り出す。供給電流ＩL は線４４を経て加入
者線負荷抵抗器１８に伝えられる。基準電圧ｖDCは電流
供給デバイス１０のための低負荷レベルｖ1 を確立す
る。加算ノード２６への入力として基準電圧ｖDCを与え
ることは、もし負荷ＲL が０に近づくと、関係ｖDC／Ｒ
DCによって確立される電流増幅器１２への最小の電流の
流れが必ず起こるということを確実にする。そのような
態様で、図２に例示される制限電流ＩLIM が確立され
る。
ベルｖ1 （図２）は、出力電流ＩOU T を確立する供給抵
抗器１６を介して線４２を経て伝えられた加算ノード２
６からの結果としての電圧信号によって設定される。出
力電流ＩOUT は電流増幅器１２によって増幅され、供給
電流ＩL を作り出す。供給電流ＩL は線４４を経て加入
者線負荷抵抗器１８に伝えられる。基準電圧ｖDCは電流
供給デバイス１０のための低負荷レベルｖ1 を確立す
る。加算ノード２６への入力として基準電圧ｖDCを与え
ることは、もし負荷ＲL が０に近づくと、関係ｖDC／Ｒ
DCによって確立される電流増幅器１２への最小の電流の
流れが必ず起こるということを確実にする。そのような
態様で、図２に例示される制限電流ＩLIM が確立され
る。
【００１７】（図２の）高負荷レベルｖ2 は（図１の）
比較回路３４に線３２および線３６を経て伝えられた信
号の相互作用、および線３２の信号がｖDCASを超えたと
き線３８を経て加算ノード２６に信号を提供する際の比
較回路３４の動作によって確立される。そのような状況
で線３８を経て加算ノード２６に追加的信号を注入する
ことは、供給制御回路１４および続いて電流供給デバイ
ス１０の利得の変化を引起こし、ゆえに図２に示される
応答電流の勾配は高負荷レベルｖ2 の上の領域において
変化される。図２において高負荷レベルｖ2 の上の区域
は反飽和範囲であって、供給制御回路１４によってもた
らされた高負荷レベルｖ2 より上の勾配の変化は、高負
荷レベルｖ2 より高い負荷レベルが電流増幅器１２およ
び供給制御回路１４の飽和を結果としてもたらさないこ
とを確実にする。
比較回路３４に線３２および線３６を経て伝えられた信
号の相互作用、および線３２の信号がｖDCASを超えたと
き線３８を経て加算ノード２６に信号を提供する際の比
較回路３４の動作によって確立される。そのような状況
で線３８を経て加算ノード２６に追加的信号を注入する
ことは、供給制御回路１４および続いて電流供給デバイ
ス１０の利得の変化を引起こし、ゆえに図２に示される
応答電流の勾配は高負荷レベルｖ2 の上の領域において
変化される。図２において高負荷レベルｖ2 の上の区域
は反飽和範囲であって、供給制御回路１４によってもた
らされた高負荷レベルｖ2 より上の勾配の変化は、高負
荷レベルｖ2 より高い負荷レベルが電流増幅器１２およ
び供給制御回路１４の飽和を結果としてもたらさないこ
とを確実にする。
【００１８】（図１の）供給制御回路１４は、ゆえに電
流を電流増幅器１２に供給する電圧ベースの回路であ
る、なぜなら加算ノード２６からの電圧信号出力は線４
２を経て供給抵抗器１６に与えられるからである。低負
荷レベルｖ1 、高負荷レベルｖ 2 、低負荷レベルｖ1 お
よび高負荷レベルｖ2 の間の動作範囲における応答プロ
ファイルの勾配、または高負荷レベルｖ2 より上の反飽
和範囲内の応答プロファイルの勾配のような、図２に例
示される応答プロファイルに貢献するいずれかのパラメ
ータを変更するために、図１の先行技術の電流供給デバ
イス１０を使用するものは、基準電圧ｖDCおよび供給抵
抗器１６の値ＲDCを変えなければならない。さらに、電
圧増幅器２２および電圧増幅器３０の一方または両方の
利得は応答プロファイルの勾配を変えるために変更され
てもよい。電圧増幅器のゲインまたは抵抗器の値を変え
ることは、電流供給デバイス１０のようなデバイスのた
めのプログラム可能な機能を与えることとして通常公知
である、複数の値の中からソフトウエアが値を選択する
ことを可能にする態様ではたやすく実現されない。その
ような能力がＣＭＯＳ技術において実現されるとき、所
望される電流レベルのために要求される負荷値（つま
り、抵抗値）は、抵抗素子によるチップ上での許容不可
能な程度に大きい量の土地の占有を必要とする。
流を電流増幅器１２に供給する電圧ベースの回路であ
る、なぜなら加算ノード２６からの電圧信号出力は線４
２を経て供給抵抗器１６に与えられるからである。低負
荷レベルｖ1 、高負荷レベルｖ 2 、低負荷レベルｖ1 お
よび高負荷レベルｖ2 の間の動作範囲における応答プロ
ファイルの勾配、または高負荷レベルｖ2 より上の反飽
和範囲内の応答プロファイルの勾配のような、図２に例
示される応答プロファイルに貢献するいずれかのパラメ
ータを変更するために、図１の先行技術の電流供給デバ
イス１０を使用するものは、基準電圧ｖDCおよび供給抵
抗器１６の値ＲDCを変えなければならない。さらに、電
圧増幅器２２および電圧増幅器３０の一方または両方の
利得は応答プロファイルの勾配を変えるために変更され
てもよい。電圧増幅器のゲインまたは抵抗器の値を変え
ることは、電流供給デバイス１０のようなデバイスのた
めのプログラム可能な機能を与えることとして通常公知
である、複数の値の中からソフトウエアが値を選択する
ことを可能にする態様ではたやすく実現されない。その
ような能力がＣＭＯＳ技術において実現されるとき、所
望される電流レベルのために要求される負荷値（つま
り、抵抗値）は、抵抗素子によるチップ上での許容不可
能な程度に大きい量の土地の占有を必要とする。
【００１９】ユーザにチップ内でプログラム可能な機能
を与えることが所望される。そのような方策の経済的意
味は産業界において公知であり、そのような機能を提供
することによって、チップの製造業者は多様な加入者線
条件に適用でき得る単一チップを製造することができ
る。そのような単一チップ製造動作は多重チップ製造の
必要性を排除しかつゆえに追加的な在庫、道具の変更お
よびセットアップにかかる損失時間および１つの製品の
製造から別の製品の製造へ変更することに関する他の費
用を排除する。
を与えることが所望される。そのような方策の経済的意
味は産業界において公知であり、そのような機能を提供
することによって、チップの製造業者は多様な加入者線
条件に適用でき得る単一チップを製造することができ
る。そのような単一チップ製造動作は多重チップ製造の
必要性を排除しかつゆえに追加的な在庫、道具の変更お
よびセットアップにかかる損失時間および１つの製品の
製造から別の製品の製造へ変更することに関する他の費
用を排除する。
【００２０】図３はこの発明の好ましい実施例を例示す
る概略ブロック図である。図３において、電流供給デバ
イス５０は電流増幅器５２および供給制御回路５４を含
んで例示される。供給制御回路５４は第１の制御回路５
６、第２の制御回路５８および割当供給回路６０を含
む。供給制御回路５４は出力端子６２で出力電流ＩOUT
を発生し、出力電流ＩOUT は出力端子６２から線６４を
経て電流増幅器５２に与えられる。出力電流ＩOUT は電
流増幅器５２によって増幅され、線６６を経て加入者線
回路に渡され、これは抵抗の値ＲL を有する抵抗器６８
によって示される。
る概略ブロック図である。図３において、電流供給デバ
イス５０は電流増幅器５２および供給制御回路５４を含
んで例示される。供給制御回路５４は第１の制御回路５
６、第２の制御回路５８および割当供給回路６０を含
む。供給制御回路５４は出力端子６２で出力電流ＩOUT
を発生し、出力電流ＩOUT は出力端子６２から線６４を
経て電流増幅器５２に与えられる。出力電流ＩOUT は電
流増幅器５２によって増幅され、線６６を経て加入者線
回路に渡され、これは抵抗の値ＲL を有する抵抗器６８
によって示される。
【００２１】電流供給デバイス５０は電流配分回路７０
を経て加入者線負荷抵抗器６８にわたる電圧を受取る。
電流配分回路７０は入力バッファ７１、（好ましくはお
およそ＋２．５ボルトの）基準電圧ｖRAILが印加される
演算増幅器７２、および電界効果トランジスタ（ＦＥ
Ｔ）７４、７６を含む。負荷電流ＩL を表わす電流Ｉab
は値Ｒabを有するバイアス抵抗器７３にわたる電圧電位
によって確立される。負荷を表わす電流Ｉabは演算増幅
器７２に印加され、線７８を経てＦＥＴ７４、７６にも
与えられ、ゆえに電流配分回路７０は線８０、線８２を
経て供給制御回路５４に負荷を示す電流Ｉab／２を渡
す。
を経て加入者線負荷抵抗器６８にわたる電圧を受取る。
電流配分回路７０は入力バッファ７１、（好ましくはお
およそ＋２．５ボルトの）基準電圧ｖRAILが印加される
演算増幅器７２、および電界効果トランジスタ（ＦＥ
Ｔ）７４、７６を含む。負荷電流ＩL を表わす電流Ｉab
は値Ｒabを有するバイアス抵抗器７３にわたる電圧電位
によって確立される。負荷を表わす電流Ｉabは演算増幅
器７２に印加され、線７８を経てＦＥＴ７４、７６にも
与えられ、ゆえに電流配分回路７０は線８０、線８２を
経て供給制御回路５４に負荷を示す電流Ｉab／２を渡
す。
【００２２】第１の制御回路５６は応答設定回路８４、
電圧設定回路８６、電流設定回路８８からなる。第１の
基準電流ＩREF1は電流源９０から第１の制御回路５６へ
与えられ、かつ電圧設定回路８６および電流設定回路８
８によって受取られる。電流設定回路８８は複数の出力
端子９２を有し、電圧設定回路８６は複数の出力端子９
４を有し、応答設定回路８４は複数の出力端子９６を有
する。電流設定回路８８は出力電流ＩLIM を選択された
出力端子９２において、第１の基準電流ＩREF1に応答し
て発生する。制限電流ＩLIM は（電流増幅器５２による
１の利得を仮定して）図２における低負荷レベルｖ1 よ
りも少ないすべての負荷電圧に対して電流供給デバイス
５０によって供給された電流である。もし電流増幅器５
２が１以外の利得を有するならば、制限電流ＩLIM （図
３）は電流増幅器５２による増幅のための適当な値であ
り、低負荷レベルｖ1 以下の負荷値に対して、制限電流
Ｉ LIM と等しい線６６上での出力となるであろう。
電圧設定回路８６、電流設定回路８８からなる。第１の
基準電流ＩREF1は電流源９０から第１の制御回路５６へ
与えられ、かつ電圧設定回路８６および電流設定回路８
８によって受取られる。電流設定回路８８は複数の出力
端子９２を有し、電圧設定回路８６は複数の出力端子９
４を有し、応答設定回路８４は複数の出力端子９６を有
する。電流設定回路８８は出力電流ＩLIM を選択された
出力端子９２において、第１の基準電流ＩREF1に応答し
て発生する。制限電流ＩLIM は（電流増幅器５２による
１の利得を仮定して）図２における低負荷レベルｖ1 よ
りも少ないすべての負荷電圧に対して電流供給デバイス
５０によって供給された電流である。もし電流増幅器５
２が１以外の利得を有するならば、制限電流ＩLIM （図
３）は電流増幅器５２による増幅のための適当な値であ
り、低負荷レベルｖ1 以下の負荷値に対して、制限電流
Ｉ LIM と等しい線６６上での出力となるであろう。
【００２３】電流設定回路８８はユーザが線９８上で制
限電流ＩLIM を発生することとの関わりあいのためにい
ずれかの出力端子９２（または出力端子９２のいずれか
の組合せ）を示すことを可能にするように構成される。
限電流ＩLIM を発生することとの関わりあいのためにい
ずれかの出力端子９２（または出力端子９２のいずれか
の組合せ）を示すことを可能にするように構成される。
【００２４】電圧設定回路８６は第１の基準電流ＩREF1
に応答して１つ以上のその出力端子９４で出力電流を発
生する。電圧設定回路８６は、電圧設定回路８６から線
１００へ電流出力を渡すこととの関わりあいのためにユ
ーザが１以上の出力端子９４をプログラム可能に選択す
ることを可能にするように構成される。線１００は、電
圧設定回路８６からの電流出力が線８２で担われる負荷
を示す電流と逆に動くように、線８２に接続される。負
荷を示す電流Ｉab／２が線１００上で担われる電圧設定
回路８６からの出力電流より大きいならば、電流は線１
０２を流れ、応答設定回路８４が線１０４および線１０
６を経て割当供給回路６０から追加的電流を引込む結果
となる。割当供給回路６０からの結果としての追加され
た電流引込みは線１０８で割当供給回路６０による追加
的な電流引込みを誘起し、その結果電流設定回路８８か
ら線９８上に与えられた制限電流ＩLIM から出力電流Ｉ
OU T を低くすることを引起こす。（線８２上のＩab／２
と電圧設定回路８６からの線１００上の出力電流との間
のより大きい正の差から結果として生じる）線１０２を
経て応答設定回路８４への増大された電流の流れは、応
答設定回路８４が割当供給回路６０から線１０６および
線１０４を経てより大きい電流を引込むことを結果とし
てもたらし、それは割当供給回路６０によるより大きい
電流引込みを線１０８上で誘起する。割当供給回路６０
によるそのような増大された電流引込みは、線９８上に
現れる制限電流ＩLIM から出力端子６２において出力電
流ＩOU T をさらに減ずる。応答設定回路８４の１以上の
出力端子９６はユーザによって選択されてもよく、（図
２の）低負荷レベルｖ1 および高負荷レベルｖ2 の間に
ある動作範囲における応答プロファイルの勾配に関し
て、ユーザがプログラム可能な選択を与える。
に応答して１つ以上のその出力端子９４で出力電流を発
生する。電圧設定回路８６は、電圧設定回路８６から線
１００へ電流出力を渡すこととの関わりあいのためにユ
ーザが１以上の出力端子９４をプログラム可能に選択す
ることを可能にするように構成される。線１００は、電
圧設定回路８６からの電流出力が線８２で担われる負荷
を示す電流と逆に動くように、線８２に接続される。負
荷を示す電流Ｉab／２が線１００上で担われる電圧設定
回路８６からの出力電流より大きいならば、電流は線１
０２を流れ、応答設定回路８４が線１０４および線１０
６を経て割当供給回路６０から追加的電流を引込む結果
となる。割当供給回路６０からの結果としての追加され
た電流引込みは線１０８で割当供給回路６０による追加
的な電流引込みを誘起し、その結果電流設定回路８８か
ら線９８上に与えられた制限電流ＩLIM から出力電流Ｉ
OU T を低くすることを引起こす。（線８２上のＩab／２
と電圧設定回路８６からの線１００上の出力電流との間
のより大きい正の差から結果として生じる）線１０２を
経て応答設定回路８４への増大された電流の流れは、応
答設定回路８４が割当供給回路６０から線１０６および
線１０４を経てより大きい電流を引込むことを結果とし
てもたらし、それは割当供給回路６０によるより大きい
電流引込みを線１０８上で誘起する。割当供給回路６０
によるそのような増大された電流引込みは、線９８上に
現れる制限電流ＩLIM から出力端子６２において出力電
流ＩOU T をさらに減ずる。応答設定回路８４の１以上の
出力端子９６はユーザによって選択されてもよく、（図
２の）低負荷レベルｖ1 および高負荷レベルｖ2 の間に
ある動作範囲における応答プロファイルの勾配に関し
て、ユーザがプログラム可能な選択を与える。
【００２５】第２の制御回路５８は電圧設定回路１１０
および応答設定回路１１２からなる。第２の基準電流Ｉ
REF2は電圧設定回路１１０によって線１１４を経て電流
源１１６から受取られる。電圧設定回路１１０は複数の
出力端子１１８を有し、応答設定回路１１２は複数の出
力端子１２０を有する。
および応答設定回路１１２からなる。第２の基準電流Ｉ
REF2は電圧設定回路１１０によって線１１４を経て電流
源１１６から受取られる。電圧設定回路１１０は複数の
出力端子１１８を有し、応答設定回路１１２は複数の出
力端子１２０を有する。
【００２６】電圧設定回路１１０は基準電流ＩREF2に応
答して線１１２に出力電流を発生する。１以上の出力端
子１１８は、出力電流を電圧設定回路１１０から線１２
２へ渡すこととの関わりあいのためにユーザによってプ
ログラム可能に選択されてもよい。線１２２は、負荷を
表示する電流Ｉab／２および線１２２上に現れる電圧設
定回路１１０からの出力電流が互いに反対に動くよう
に、線８０と接続される。したがって、負荷を示す電流
Ｉab／２が線１２２上に現れる電圧設定回路１１０のた
めの出力電流を超過すると、応答設定回路１１２は線１
２４、線１０６を経て割当供給回路６０から追加の電流
をさらに引込む。割当供給回路６０からの電流のそのよ
うな追加的な引込みは、割当供給回路６０が線１０８に
追加の電流を引込み、ゆえに線９８上に表われる制限電
流ＩLIM より低く出力端子６２において出力電流ＩOUT
をさらに減ずるということを引起こす。線１２４、線１
０６を経て割当供給回路６０から電流を引込むことへの
関与のためにユーザは１以上の出力端子１２０を選定し
てもよく、ゆえにユーザが高負荷レベルｖ2 （図２）よ
り上の反飽和範囲における応答プロファイルの勾配をプ
ログラム的に選択することを可能にする。
答して線１１２に出力電流を発生する。１以上の出力端
子１１８は、出力電流を電圧設定回路１１０から線１２
２へ渡すこととの関わりあいのためにユーザによってプ
ログラム可能に選択されてもよい。線１２２は、負荷を
表示する電流Ｉab／２および線１２２上に現れる電圧設
定回路１１０からの出力電流が互いに反対に動くよう
に、線８０と接続される。したがって、負荷を示す電流
Ｉab／２が線１２２上に現れる電圧設定回路１１０のた
めの出力電流を超過すると、応答設定回路１１２は線１
２４、線１０６を経て割当供給回路６０から追加の電流
をさらに引込む。割当供給回路６０からの電流のそのよ
うな追加的な引込みは、割当供給回路６０が線１０８に
追加の電流を引込み、ゆえに線９８上に表われる制限電
流ＩLIM より低く出力端子６２において出力電流ＩOUT
をさらに減ずるということを引起こす。線１２４、線１
０６を経て割当供給回路６０から電流を引込むことへの
関与のためにユーザは１以上の出力端子１２０を選定し
てもよく、ゆえにユーザが高負荷レベルｖ2 （図２）よ
り上の反飽和範囲における応答プロファイルの勾配をプ
ログラム的に選択することを可能にする。
【００２７】このように図２に例示される応答プロファ
イルのすべてのパラメータは、電流供給デバイス５０に
よる提供のためにプログラム可能に選択されてもよく、
電流設定回路８８は制限電流ＩLIM を設定し、電圧設定
回路８６は低負荷レベルｖ1を設定し、応答設定回路８
４は動作範囲における応答プロファイルの勾配を設定
し、電圧設定回路１１０は高負荷レベルｖ2 を設定し、
かつ応答設定回路１１２は反飽和範囲における応答プロ
ファイルの勾配を設定する。
イルのすべてのパラメータは、電流供給デバイス５０に
よる提供のためにプログラム可能に選択されてもよく、
電流設定回路８８は制限電流ＩLIM を設定し、電圧設定
回路８６は低負荷レベルｖ1を設定し、応答設定回路８
４は動作範囲における応答プロファイルの勾配を設定
し、電圧設定回路１１０は高負荷レベルｖ2 を設定し、
かつ応答設定回路１１２は反飽和範囲における応答プロ
ファイルの勾配を設定する。
【００２８】図４はこの発明の好ましい実施例を例示す
る詳細な概略ブロック図である。この発明を理解するの
を容易にするために、図３および図４において同様のエ
レメントは同様の参照数字によって同定される。図４は
第１の制御回路５６、第２の制御回路５８、および割当
供給回路６０を含む電流供給デバイス５１を例示し、こ
れらの回路５６、５８、６０の各々は１以上の電流ミラ
ー回路からなるということを概略的に示す。したがっ
て、電流設定回路８８は入力セル８８i および出力セル
８８o を有する電流ミラー回路からなり、電圧設定回路
８６は入力セル８６i および出力セル８６o を有する電
流ミラー回路を含み、応答設定回路８４は入力セル８４
i および出力セル８４o を有する電流ミラー回路からな
り、電圧設定回路１１０は入力セル１１０i および出力
セル１１０o を有する電流ミラー回路からなり、応答設
定回路１１２は入力セル１１２i および出力セル１１２
o を有する電流ミラー回路からなり、割当供給回路６０
は入力セル６０i および出力セル６０o を有する電流ミ
ラー回路からなる。
る詳細な概略ブロック図である。この発明を理解するの
を容易にするために、図３および図４において同様のエ
レメントは同様の参照数字によって同定される。図４は
第１の制御回路５６、第２の制御回路５８、および割当
供給回路６０を含む電流供給デバイス５１を例示し、こ
れらの回路５６、５８、６０の各々は１以上の電流ミラ
ー回路からなるということを概略的に示す。したがっ
て、電流設定回路８８は入力セル８８i および出力セル
８８o を有する電流ミラー回路からなり、電圧設定回路
８６は入力セル８６i および出力セル８６o を有する電
流ミラー回路を含み、応答設定回路８４は入力セル８４
i および出力セル８４o を有する電流ミラー回路からな
り、電圧設定回路１１０は入力セル１１０i および出力
セル１１０o を有する電流ミラー回路からなり、応答設
定回路１１２は入力セル１１２i および出力セル１１２
o を有する電流ミラー回路からなり、割当供給回路６０
は入力セル６０i および出力セル６０o を有する電流ミ
ラー回路からなる。
【００２９】電流設定回路８８は電流源９０から第１の
基準電流ＩREF1をその入力セル８８ i で受取り、出力セ
ル８８o から出力端子９２を経て制限電流ＩLIM を発生
する。出力端子９２は図４において単一端子として示さ
れる、なぜなら出力セル８８ o から発生可能な種々の出
力からの選択は、出力セル８８o において内部で行なわ
れるからである。電圧設定回路８６は第１の基準電流Ｉ
REF1をその入力セル８６i で受取り、出力セル８６o か
ら出力端子９４で出力電流を発生する。出力端子９４は
単一端子として示される、なぜなら出力セル８６o によ
って発生可能な種々の出力からの選択は出力セル８６o
において内部的に行なわれるからである。応答設定回路
８４は線８２上の負荷を示す電流Ｉab／２と電圧設定回
路８６の出力セル８６o からの出力電流との間の差に応
答し、線１０４、１０６を経て割当供給回路６０の入力
セル６０i からの電流引込みを出力セル８４o の出力端
子９６を介して確立する。出力端子９６は単一の端子と
して示される、なぜなら応答設定回路８４に利用可能な
種々の出力端子の中からの選択は出力セル８４o におい
て内部的に起こるからである。
基準電流ＩREF1をその入力セル８８ i で受取り、出力セ
ル８８o から出力端子９２を経て制限電流ＩLIM を発生
する。出力端子９２は図４において単一端子として示さ
れる、なぜなら出力セル８８ o から発生可能な種々の出
力からの選択は、出力セル８８o において内部で行なわ
れるからである。電圧設定回路８６は第１の基準電流Ｉ
REF1をその入力セル８６i で受取り、出力セル８６o か
ら出力端子９４で出力電流を発生する。出力端子９４は
単一端子として示される、なぜなら出力セル８６o によ
って発生可能な種々の出力からの選択は出力セル８６o
において内部的に行なわれるからである。応答設定回路
８４は線８２上の負荷を示す電流Ｉab／２と電圧設定回
路８６の出力セル８６o からの出力電流との間の差に応
答し、線１０４、１０６を経て割当供給回路６０の入力
セル６０i からの電流引込みを出力セル８４o の出力端
子９６を介して確立する。出力端子９６は単一の端子と
して示される、なぜなら応答設定回路８４に利用可能な
種々の出力端子の中からの選択は出力セル８４o におい
て内部的に起こるからである。
【００３０】電圧設定回路１１０は第２の基準電流Ｉ
REF2をその入力セル１１０によって線１１４を経て電流
源１１６から受取り、出力セル１１０o を介して出力端
子１１８を経て線１２２上に出力電流を発生する。出力
端子１１８は図４において単一の端子として例示され
る、なぜなら出力セル１１０o によって発生可能な種々
の出力の中からの選択は出力セル１１０o において内部
的に起こるからである。応答設定回路１１２は線８０上
の負荷を表示する電流Ｉab／２と線１２２上の電圧設定
回路１１０の出力セル１１０o からの出力電流との間の
差に応答し、出力セル１１２o を介して出力端子１２０
を経て割当供給回路６０から線１２４、１０６を経た電
流引込みを増加する。出力端子１２０は図４において単
一の出力端子として示される、なぜなら出力セル１１２
o によって発生可能な種々な出力からの選択は出力セル
１１２o において内部的に起こるからである。
REF2をその入力セル１１０によって線１１４を経て電流
源１１６から受取り、出力セル１１０o を介して出力端
子１１８を経て線１２２上に出力電流を発生する。出力
端子１１８は図４において単一の端子として例示され
る、なぜなら出力セル１１０o によって発生可能な種々
の出力の中からの選択は出力セル１１０o において内部
的に起こるからである。応答設定回路１１２は線８０上
の負荷を表示する電流Ｉab／２と線１２２上の電圧設定
回路１１０の出力セル１１０o からの出力電流との間の
差に応答し、出力セル１１２o を介して出力端子１２０
を経て割当供給回路６０から線１２４、１０６を経た電
流引込みを増加する。出力端子１２０は図４において単
一の出力端子として示される、なぜなら出力セル１１２
o によって発生可能な種々な出力からの選択は出力セル
１１２o において内部的に起こるからである。
【００３１】割当供給回路６０は、応答設定回路８４の
出力セル８４o および応答設定回路１１２の出力セル１
１２o によって決定されるような種々の電流引込みをそ
の入力セル６０i を介して経験する。入力セル６０i を
介しての種々の電流引込みは出力セル６０o を介しての
増大された電流引込みを引起こし、ゆえに出力端子６２
を介しての出力電流ＩOUT を決定する際に線９８におけ
る制限電流ＩLIM を減ずる方向で影響を与え、それは図
３との関連において先に説明されている。
出力セル８４o および応答設定回路１１２の出力セル１
１２o によって決定されるような種々の電流引込みをそ
の入力セル６０i を介して経験する。入力セル６０i を
介しての種々の電流引込みは出力セル６０o を介しての
増大された電流引込みを引起こし、ゆえに出力端子６２
を介しての出力電流ＩOUT を決定する際に線９８におけ
る制限電流ＩLIM を減ずる方向で影響を与え、それは図
３との関連において先に説明されている。
【００３２】図５はこの発明の好ましい実施例において
使用される電流ミラー回路の構造を例示した概略図であ
る。図５において、図４のいかなる電流ミラー回路６
０、８４、８６、８８、１１０および１１２における使
用にも適した典型的電流ミラー回路１３０、はＣＭＯＳ
技術において実現されるように例示される。電流ミラー
回路１３０は、入力セル１３０i および出力セル１３０
o からなる。入力セル１３０i は電界効果トランジスタ
（ＦＥＴ）１３２からなる。出力セル１３０o は複数の
出力ＦＥＴ１３４a 、１３４b 、１３４c 、…１３４n
からなる。出力ＦＥＴ１３４a の端子１３６a はＣＭＯ
Ｓスイッチ１３８a によって切換えられ、それはゲート
線１４０a に印加された適切な信号が、出力電流ＩOUT
が端子１３６a を経て出力ＦＥＴ１３４a に入ることを
可能にするようにゲート線１４０aによって制御され
る。同様に、各出力ＦＥＴ１３４b 、１３４c 、…、１
３４nはそれぞれＣＭＯＳスイッチ１３８b 、１３
８c 、…、１３８n によって制御されたそれぞれ端子１
３６b 、１３６c 、…、１３６n を有する。さらに、各
それぞれのＣＭＯＳスイッチ１３８は、それぞれゲート
線１４０に適切な信号を選択的に印加することはそれぞ
れの出力ＦＥＴ１３４のための出力信号を与えるために
いずれかの端子１３６の選択を可能にするように、それ
ぞれのゲート線１４０を有する。
使用される電流ミラー回路の構造を例示した概略図であ
る。図５において、図４のいかなる電流ミラー回路６
０、８４、８６、８８、１１０および１１２における使
用にも適した典型的電流ミラー回路１３０、はＣＭＯＳ
技術において実現されるように例示される。電流ミラー
回路１３０は、入力セル１３０i および出力セル１３０
o からなる。入力セル１３０i は電界効果トランジスタ
（ＦＥＴ）１３２からなる。出力セル１３０o は複数の
出力ＦＥＴ１３４a 、１３４b 、１３４c 、…１３４n
からなる。出力ＦＥＴ１３４a の端子１３６a はＣＭＯ
Ｓスイッチ１３８a によって切換えられ、それはゲート
線１４０a に印加された適切な信号が、出力電流ＩOUT
が端子１３６a を経て出力ＦＥＴ１３４a に入ることを
可能にするようにゲート線１４０aによって制御され
る。同様に、各出力ＦＥＴ１３４b 、１３４c 、…、１
３４nはそれぞれＣＭＯＳスイッチ１３８b 、１３
８c 、…、１３８n によって制御されたそれぞれ端子１
３６b 、１３６c 、…、１３６n を有する。さらに、各
それぞれのＣＭＯＳスイッチ１３８は、それぞれゲート
線１４０に適切な信号を選択的に印加することはそれぞ
れの出力ＦＥＴ１３４のための出力信号を与えるために
いずれかの端子１３６の選択を可能にするように、それ
ぞれのゲート線１４０を有する。
【００３３】それぞれの出力ＦＥＴ１３４によって映さ
れた各出力電流ＩOUT は、入力ＦＥＴ１３２の幅の比率
および出力ＦＥＴ１３４のそれぞれに従って入力電流Ｉ
INに関係する。このように、種々の出力ＦＥＴ１３４の
間で幅を変えることによって、多様な出力電流ＩOUT が
提供されるかもしれない。
れた各出力電流ＩOUT は、入力ＦＥＴ１３２の幅の比率
および出力ＦＥＴ１３４のそれぞれに従って入力電流Ｉ
INに関係する。このように、種々の出力ＦＥＴ１３４の
間で幅を変えることによって、多様な出力電流ＩOUT が
提供されるかもしれない。
【００３４】与えられた詳細な図面および特定の例はこ
の発明の好ましい実施例を説明するが、それらは例示の
目的のためであってこの発明の装置は開示された正確な
詳細および条件に限定されずかつ種々の変更が前掲の特
許請求の範囲によって規定される発明の精神から逸脱す
ることなくここでなされてもよいということが理解され
るべきである。
の発明の好ましい実施例を説明するが、それらは例示の
目的のためであってこの発明の装置は開示された正確な
詳細および条件に限定されずかつ種々の変更が前掲の特
許請求の範囲によって規定される発明の精神から逸脱す
ることなくここでなされてもよいということが理解され
るべきである。
【図１】供給電流を負荷に提供するための先行技術の電
流供給デバイスを例示する概略図である。
流供給デバイスを例示する概略図である。
【図２】供給電流を負荷に提供するのに関連した応答プ
ロファイルのグラフ表示の図である。
ロファイルのグラフ表示の図である。
【図３】この発明の好ましい実施例を例示する概略ブロ
ック図である。
ック図である。
【図４】この発明の好ましい実施例を例示する詳細な概
略ブロック図である。
略ブロック図である。
【図５】この発明の好ましい実施例において使用される
電流ミラー回路の構造を例示する概略図である。
電流ミラー回路の構造を例示する概略図である。
５１ 電流供給デバイス ５６ 第１の制御回路 ５８ 第２の制御回路 ６０ 割当供給回路 ８４ 応答設定回路 ８６ 電圧設定回路 ８８ 電流設定回路 １１０ 電圧設定回路 １１２ 応答設定回路
Claims (7)
- 【請求項１】 負荷に供給電流を与えるための電流供給
デバイスを制御するための装置であって、その装置は前
記負荷から負荷電流を受取り、前記負荷電流は前記負荷
における変化を表示し、その装置は前記変化に応答して
予め定められた応答プロファイルに従って出力電流を発
生し、前記応答プロファイルは低負荷レベルから高負荷
レベルまで延在する第１の範囲と、高負荷レベルより上
に延在する第２の範囲とを含み、前記応答プロファイル
は複数の演算パラメータによって規定され、その装置
は、 前記複数の演算パラメータの第１のセットの演算パラメ
ータを発生するための第１の制御回路手段を含み、前記
第１のセットの演算パラメータは前記第１の範囲内に前
記応答プロファイルを確立し、さらに前記複数の演算パ
ラメータの第２のセットの演算パラメータを発生するた
めの第２の制御回路手段を含み、前記第２のセットの演
算パラメータは前記第２の範囲内に前記応答プロファイ
ルを確立し、さらに装置内において信号を割当てるため
の割当供給回路手段を含み、前記割当供給回路手段は出
力端子と動作的に接続され、前記出力電流は前記出力端
子で発生され、 前記第１の制御回路手段および前記第２の制御回路手段
は前記負荷電流を受取るために各々動作的に接続され、
かつ前記割当供給回路手段と動作的に接続され、 前記第１の制御回路手段は第１の電流源から第１の基準
電流を受取り、前記低負荷レベルを確立し、前記第１の
制御回路手段および前記割当供給回路手段は協働して前
記第１の範囲内に前記出力電流を発生する際に演算パラ
メータの前記第１のセットを課し、 前記第２の制御回路手段は第２の電流源から第２の基準
電流を受取り、前記高負荷レベルを確立し、前記第２の
制御回路手段、前記第１の制御回路手段、および前記割
当供給回路手段は協働して、前記第２の範囲内に前記出
力電流を発生する際に前記第２のセットの演算パラメー
タを課し、 前記発生された複数の演算パラメータの少なくとも１つ
は複数のノードで複数の値を有し、前記複数のノードの
各々は装置によっての使用のためにプログラム可能に選
択可能である、装置。 - 【請求項２】 前記第１の制御回路手段は、さらに前記
出力端子において制限出力電流を発生し、前記制限出力
電流は前記負荷が前記低負荷レベルのとき、またはそれ
より低いとき、前記出力電流として与えられる、請求項
１に記載の負荷に供給電流を与えるための電流供給デバ
イスを制御するための装置。 - 【請求項３】 前記第１の制御回路手段、前記第２の制
御回路手段、および前記割当供給回路手段は各々少なく
とも１つの電流ミラー回路を含む、請求項１に記載の負
荷に供給電流を与えるための電流供給デバイスを制御す
るための装置。 - 【請求項４】 前記第１の制御回路手段、前記第２の制
御回路手段、および前記割当供給回路手段は各々少なく
とも１つの電流ミラー回路を含む、請求項２に記載の負
荷に供給電流を与えるための電流供給デバイスを制御す
るための装置。 - 【請求項５】 前記第１の制御回路手段は、第１の電圧
設定電流ミラー回路、第１の応答設定電流ミラー回路、
および電流設定電流ミラー回路を含み、前記第１の電圧
設定電流ミラー回路は、前記第１の基準電流に応答し
て、前記低負荷レベルを確立し、前記第１の応答設定電
流ミラー回路は前記割当供給回路手段と協働して前記第
１の範囲内に前記負荷電流に対する前記出力電流の応答
を確立し、前記電流設定電流ミラー回路は前記制限出力
電流を前記第１の基準電流に応答して確立する、請求項
２に記載の負荷に供給電流を与えるための電流供給デバ
イスを制御するための装置。 - 【請求項６】 前記第２の制御回路手段は第２の電圧設
定電流ミラー回路および第２の応答設定電流ミラー回路
を含み、前記第２の電圧設定電流ミラー回路は前記高負
荷レベルを前記第２の基準電流に応答して確立し、前記
第２の応答設定電流ミラー回路は前記第１の制御回路手
段および前記割当供給回路手段と協働して、前記第２の
範囲内に前記負荷電流に対する前記出力電流の応答を確
立する、請求項２に記載の負荷に供給電流を与えるため
の電流供給デバイスを制御するための装置。 - 【請求項７】 前記第２の制御回路手段は、前記第２の
電圧設定電流ミラー回路および第２の応答設定電流ミラ
ー回路を含み、前記第２の電圧設定電流ミラー回路は前
記第２の基準電流に応答して前記高負荷レベルを確立
し、前記第２の応答設定電流ミラー回路は前記第１の応
答設定電流ミラー回路および前記割当供給回路手段と協
働して、前記第２の範囲内に前記負荷電流に対する前記
出力電流の応答を確立する、請求項２に記載の負荷に供
給電流を与えるための電流供給デバイスを制御するため
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US844482 | 1992-03-02 | ||
| US07/844,482 US5249226A (en) | 1992-03-02 | 1992-03-02 | Apparatus for controlling a current supply device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662154A true JPH0662154A (ja) | 1994-03-04 |
Family
ID=25292835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5039719A Withdrawn JPH0662154A (ja) | 1992-03-02 | 1993-03-01 | 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5249226A (ja) |
| EP (1) | EP0559336B1 (ja) |
| JP (1) | JPH0662154A (ja) |
| DE (1) | DE69307361T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4831426A (en) * | 1985-08-13 | 1989-05-16 | Mitsubishi Denki Kabushiki Kaisha | Solid state image sensing device and a method of manufacturing the same |
| US4862274A (en) * | 1987-05-26 | 1989-08-29 | Thomson-Csf | Photosensor with frame transfer structure and its use in an image sensor with reduced smearing effect |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1268472B1 (it) * | 1993-10-22 | 1997-03-04 | St Microelectronics Srl | Convertitore buck a modalita' di funzionamento automaticamente determinata dal livello di carico |
| EP0663755B1 (de) * | 1994-01-17 | 2003-07-30 | Infineon Technologies AG | Schaltungsanordnung zur Speisung einer Teilnehmeranschlussleitung |
| US6212411B1 (en) * | 1996-09-26 | 2001-04-03 | U.S. Philips Corporation | Power supply circuit, telecommunication device and method for multiple DC slope power management |
| US6700975B1 (en) | 1996-11-08 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Subscriber line interface circuit |
| SE507920C2 (sv) * | 1996-11-08 | 1998-07-27 | Ericsson Telefon Ab L M | Linjekrets |
| KR20000022339A (ko) * | 1997-04-29 | 2000-04-25 | 요트.게.아. 롤페즈 | 와이어 바운드 통신 장치 및 전원 회로 |
| US6301358B1 (en) * | 1998-05-29 | 2001-10-09 | Avaya Technology Corp. | Dual-slope current battery-feed circuit |
| SE9904641L (sv) * | 1999-12-17 | 2001-06-18 | Ericsson Telefon Ab L M | Abonnentlinjekrets |
| US6856685B1 (en) * | 2000-09-29 | 2005-02-15 | Nortel Networks Limited | Feed arrangement for a subscriber loop with multi-level current regulation capability |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3639696A (en) * | 1969-04-01 | 1972-02-01 | Lorain Prod Corp | Multistate voltage booster circuit for telephone systems |
| US4061883A (en) * | 1975-03-20 | 1977-12-06 | Lorain Products Corporation | Repeater for transmission lines of differing lengths |
| US4419542A (en) * | 1982-05-17 | 1983-12-06 | Bell Telephone Laboratories, Incorporated | Battery feed circuit |
| US4488006A (en) * | 1982-07-01 | 1984-12-11 | At&T Bell Laboratories | Apparatus for controlling the application of telephone line power in a telephone set |
| JPS60253364A (ja) * | 1984-05-30 | 1985-12-14 | Fujitsu Ltd | 内部終端形給電回路 |
| US4558272A (en) * | 1984-07-05 | 1985-12-10 | At&T Bell Laboratories | Current characteristic shaper |
| CA1291836C (en) * | 1987-06-17 | 1991-11-05 | Kenji Takato | Battery feed circuit |
| US4961220A (en) * | 1988-12-21 | 1990-10-02 | Spectrum Concepts, Inc. | Power management in a microprocessor-controlled battery-powered telephone device |
| SE465547B (sv) * | 1990-02-01 | 1991-09-23 | Ericsson Telefon Ab L M | Saett och krets foer likstroemsmatning till en telefonlinje |
| JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
-
1992
- 1992-03-02 US US07/844,482 patent/US5249226A/en not_active Expired - Lifetime
-
1993
- 1993-02-10 EP EP93300969A patent/EP0559336B1/en not_active Expired - Lifetime
- 1993-02-10 DE DE69307361T patent/DE69307361T2/de not_active Expired - Fee Related
- 1993-03-01 JP JP5039719A patent/JPH0662154A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4831426A (en) * | 1985-08-13 | 1989-05-16 | Mitsubishi Denki Kabushiki Kaisha | Solid state image sensing device and a method of manufacturing the same |
| US4862274A (en) * | 1987-05-26 | 1989-08-29 | Thomson-Csf | Photosensor with frame transfer structure and its use in an image sensor with reduced smearing effect |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69307361D1 (de) | 1997-02-27 |
| US5249226A (en) | 1993-09-28 |
| EP0559336A2 (en) | 1993-09-08 |
| EP0559336B1 (en) | 1997-01-15 |
| DE69307361T2 (de) | 1997-05-15 |
| EP0559336A3 (en) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0048477B1 (en) | Subscriber line interface circuit utilizing impedance synthesizer and shared voltage source for loop current regulation control | |
| JPH0662154A (ja) | 負荷に供給電流を与えるための電流供給デバイスを制御するための装置 | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP2908449B2 (ja) | 電流特性整形回路 | |
| US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
| EP0507388A2 (en) | Differential amplifier with signal-dependent quiescent current control | |
| US5140282A (en) | Current amplifier arrangement | |
| US2149361A (en) | Discharge tube amplifier | |
| JPH0854942A (ja) | 電源電圧発生回路配置 | |
| EP0019095A1 (en) | Regulated voltage current supply circuits | |
| KR100671591B1 (ko) | 다중 출력 레귤레이터 | |
| US20020044002A1 (en) | Mixer circuitry | |
| JPH0137884B2 (ja) | ||
| US5434499A (en) | Constant current switching circuit provided with a base current compensating circuit | |
| US5243431A (en) | Audio bandpass filter adaptive to differing television standards | |
| US4012687A (en) | Driver amplifier for adjustable high voltage power supply | |
| EP0099464A1 (en) | High frequency amplifier | |
| GB2076263A (en) | Switchable signal compressor/signal expander | |
| GB2024469A (en) | Regulated voltage supply circuits | |
| JPH0160157B2 (ja) | ||
| JPH0715250A (ja) | 増幅回路 | |
| DE3418191A1 (de) | Schaltung zum umschalten der stromrichtung an eine gleichstromlast | |
| JPH035705B2 (ja) | ||
| JPH0756610B2 (ja) | 定電流回路 | |
| JPH03249878A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |