JPH03249878A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH03249878A JPH03249878A JP2047011A JP4701190A JPH03249878A JP H03249878 A JPH03249878 A JP H03249878A JP 2047011 A JP2047011 A JP 2047011A JP 4701190 A JP4701190 A JP 4701190A JP H03249878 A JPH03249878 A JP H03249878A
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- signal
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばＶＴＲに配設されるクシ型フィルタ
を構成する場合に用いて好適なりランプ回路に関する。
を構成する場合に用いて好適なりランプ回路に関する。
この発明は、ゲイン特性の異なる複数の信号経路にそれ
ぞれ直流レベル設定回路を配設し、複数の信号経路のう
ちの少なくとも１つの信号経路を介された信号の直流レ
ベルとリファレンスレベルとを比較し、この比較出力に
応じて各直流レベル設定回路を制御することにより、回
路規模の縮小をはかるようにしたものである。
ぞれ直流レベル設定回路を配設し、複数の信号経路のう
ちの少なくとも１つの信号経路を介された信号の直流レ
ベルとリファレンスレベルとを比較し、この比較出力に
応じて各直流レベル設定回路を制御することにより、回
路規模の縮小をはかるようにしたものである。
例えばＶＴＲに配設するクシ型フィルタを構成する場合
に、第３図に示すように、入力端子５０からの輝度信号
ＹをＩＨ遅延回路５１を介して１ライン遅延させ、この
ＩＨ遅延回路５１の出力を２つの信号経路ＳｌｌとＳ＋
Ｚとに分け、一方の信号経路Ｓ、を介された信号はトラ
ップ回路５２を介して周波数ｆ ｓｃ （’ｆ ｓｃ
：カラーサブキャリア周波数）成分を除去して出力端子
５５から取り出し、他方の信号経路Ｓ＋Ｚを介された信
号はそのまま出力端子５６から取り出したい場合がある
。このような場合、各信号経路Ｓｌｌ及び５ｉｌｌに、
それぞれ信号の直流レベルを所定レベルに設定するクラ
ンプ回路５３及び５４を配設する必要がある。従来では
、このような場合、各信号経路Ｓ、及びＳ＋Ｚに、入力
信号レベルとリファレンスレベルとを比較し、この比較
出力に応じて入力信号の直流レベルを制御するフィード
バッククランプ回路の構成のクランプ回路５３及び５４
がそれぞれ配設される。
に、第３図に示すように、入力端子５０からの輝度信号
ＹをＩＨ遅延回路５１を介して１ライン遅延させ、この
ＩＨ遅延回路５１の出力を２つの信号経路ＳｌｌとＳ＋
Ｚとに分け、一方の信号経路Ｓ、を介された信号はトラ
ップ回路５２を介して周波数ｆ ｓｃ （’ｆ ｓｃ
：カラーサブキャリア周波数）成分を除去して出力端子
５５から取り出し、他方の信号経路Ｓ＋Ｚを介された信
号はそのまま出力端子５６から取り出したい場合がある
。このような場合、各信号経路Ｓｌｌ及び５ｉｌｌに、
それぞれ信号の直流レベルを所定レベルに設定するクラ
ンプ回路５３及び５４を配設する必要がある。従来では
、このような場合、各信号経路Ｓ、及びＳ＋Ｚに、入力
信号レベルとリファレンスレベルとを比較し、この比較
出力に応じて入力信号の直流レベルを制御するフィード
バッククランプ回路の構成のクランプ回路５３及び５４
がそれぞれ配設される。
ところが、このように各信号経路Ｓｌｌ及びＳｌ、にフ
ィードバッククランプ回路５３．５４を配設すると、フ
ィードバッククランプ回路は入力信号レベルとリファレ
ンスレベルとを比較するコンパレータが必要であるから
、回路規模が非常に大きくなるという問題が生じる。
ィードバッククランプ回路５３．５４を配設すると、フ
ィードバッククランプ回路は入力信号レベルとリファレ
ンスレベルとを比較するコンパレータが必要であるから
、回路規模が非常に大きくなるという問題が生じる。
したがって、この発明の目的は、複数の信号経路にクラ
ンプ回路を配設する場合に、回路規模を縮小できるクラ
ンプ回路を提供することにある。
ンプ回路を配設する場合に、回路規模を縮小できるクラ
ンプ回路を提供することにある。
この発明は、ゲイン特性の異なる複数の信号経路Ｓ１及
びＳ２にそれぞれ配設された直流レベル設定回路４Ａ、
４Ｂと、 複数の信号経路Ｓ、及びＳ２のうちの少なくとも１つの
信号経路を介された信号の直流レベルとリファレンスレ
ベルとを比較するコンパレータ６とを備え、 コンパレータ６の出力に応じて、各直流レベル設定回路
４Ａ、４Ｂを制御するようにしたクランプ回路である。
びＳ２にそれぞれ配設された直流レベル設定回路４Ａ、
４Ｂと、 複数の信号経路Ｓ、及びＳ２のうちの少なくとも１つの
信号経路を介された信号の直流レベルとリファレンスレ
ベルとを比較するコンパレータ６とを備え、 コンパレータ６の出力に応じて、各直流レベル設定回路
４Ａ、４Ｂを制御するようにしたクランプ回路である。
［作用〕
信号経路Ｓ＋に配設されているトラップ回路３は、直流
レベルがそのまま転送される構成とされる。このため、
信号経路Ｓ、の直流レベルと信号経路Ｓ２の直流レベル
とは等しい。したがって、信号経路Ｓ１のレベルとリフ
ァレンスレベルとを比較して形成された出力をクランプ
レベル設定回路４Ａ及び４Ｂに供給すると、信号経路Ｓ
１の直流レベルのみならず、信号経路Ｓ２の直流レベル
がリファレンスレベルと等しくなるように制御される。
レベルがそのまま転送される構成とされる。このため、
信号経路Ｓ、の直流レベルと信号経路Ｓ２の直流レベル
とは等しい。したがって、信号経路Ｓ１のレベルとリフ
ァレンスレベルとを比較して形成された出力をクランプ
レベル設定回路４Ａ及び４Ｂに供給すると、信号経路Ｓ
１の直流レベルのみならず、信号経路Ｓ２の直流レベル
がリファレンスレベルと等しくなるように制御される。
このように、１つのコンパレータ６で複数の信号経路の
クランプレベル設定回路の制御電流を形成できるので、
回路規模を縮小できる。
クランプレベル設定回路の制御電流を形成できるので、
回路規模を縮小できる。
以下、この発明の一実施例について、図面を参照して説
明する。
明する。
第１図は、この発明の一実施例を示すものである。この
実施例は、ＶＴＲのクシ型フィルタを構成する場合にこ
の発明を適用したものである。第１図において、入力端
子１からの信号（例えば輝度信号）がＣＣＤからなるＩ
Ｈ遅延回路２を介して１ライン遅延される。ＩＨ遅延回
路２の出力が２つの信号経路Ｓ、及びＳ３に分割される
。
実施例は、ＶＴＲのクシ型フィルタを構成する場合にこ
の発明を適用したものである。第１図において、入力端
子１からの信号（例えば輝度信号）がＣＣＤからなるＩ
Ｈ遅延回路２を介して１ライン遅延される。ＩＨ遅延回
路２の出力が２つの信号経路Ｓ、及びＳ３に分割される
。
信号経路ＳＩを介された信号は、例えば周波数ｒｓｃ成
分を除去するトラップ回路３に供給される。
分を除去するトラップ回路３に供給される。
なお、このトラップ回路３は、直流レベルがそのまま転
送される構成とする必要がある。トラップ回路３の出力
がクランプレベル設定回路４Ａに供給される。クランプ
レベル設定回路４Ａの出力が出力端子９Ａから取り出さ
れるとともに、スイッチ回路５のａ個入力端に供給され
る。
送される構成とする必要がある。トラップ回路３の出力
がクランプレベル設定回路４Ａに供給される。クランプ
レベル設定回路４Ａの出力が出力端子９Ａから取り出さ
れるとともに、スイッチ回路５のａ個入力端に供給され
る。
信号経路Ｓ２を介された信号は、クランプレベル設定回
路４Ｂに供給される。クランプレベル設定回路４Ｂの出
力が出力端子９Ｂから取り出されるとともに、スイッチ
回路５のｂ個入力端に供給される。
路４Ｂに供給される。クランプレベル設定回路４Ｂの出
力が出力端子９Ｂから取り出されるとともに、スイッチ
回路５のｂ個入力端に供給される。
スイッチ回路５の出力がコンパレータ６の非反転入力端
に供給される。コンパレータ６の反転入力端には、入力
端子８からリファレンスレベルが供給される。
に供給される。コンパレータ６の反転入力端には、入力
端子８からリファレンスレベルが供給される。
コンパレータ６の出力端と接地間に、クランプコンデン
サ７が配設される。コンパレータ６の出力がクランプレ
ベル設定回路４Ａ及び４Ｂに供給され、このコンパレー
タ６の出力により、クランプレベル設定回路４Ａ及び４
Ｂの各電流源が制御される。
サ７が配設される。コンパレータ６の出力がクランプレ
ベル設定回路４Ａ及び４Ｂに供給され、このコンパレー
タ６の出力により、クランプレベル設定回路４Ａ及び４
Ｂの各電流源が制御される。
スイッチ回路５は、信号経路ＳＩ及びＳ、のうち、重視
すべき信号経路を選択するためのものである。重視すべ
き信号経路が予め決められていれば、このスイッチ回！
５は省略できる。
すべき信号経路を選択するためのものである。重視すべ
き信号経路が予め決められていれば、このスイッチ回！
５は省略できる。
スイッチ回路５がａ側に切替えられている時には、信号
経路Ｓ、を介された信号レベルとリファレンスレベルと
がコンパレータ６で比較される。
経路Ｓ、を介された信号レベルとリファレンスレベルと
がコンパレータ６で比較される。
この比較出力により、クランプレベル設定回路４Ａを構
成する電流源が制御される。これにより、信号経路Ｓ、
を介された信号の直流レベルがリファレンスレベルと等
しくなるように制御される。
成する電流源が制御される。これにより、信号経路Ｓ、
を介された信号の直流レベルがリファレンスレベルと等
しくなるように制御される。
この時、このコンパレータ６の出力が他方の信号経路Ｓ
２に配されたクランプレベル設定回路４Ｂに供給され、
クランプレベル設定回！４Ｂを構成する電流源が制御さ
れる。信号経路Ｓ、に配設されているトラップ回路３は
、直流レベルがそのまま転送される構成とされるので、
信号経路Ｓｌの直流レベルと信号経路Ｓ８の直流レベル
とは等しい。したがって、このように、信号経路Ｓ１の
レベルとリファレンスレベルとを比較して形成されたコ
ンパレータ６の出力を用いると、信号経路ＳＩの直流レ
ベルのみならず、信号経路Ｓ２の直流レベルがリファレ
ンスレベルと等しくなるように制御できる。
２に配されたクランプレベル設定回路４Ｂに供給され、
クランプレベル設定回！４Ｂを構成する電流源が制御さ
れる。信号経路Ｓ、に配設されているトラップ回路３は
、直流レベルがそのまま転送される構成とされるので、
信号経路Ｓｌの直流レベルと信号経路Ｓ８の直流レベル
とは等しい。したがって、このように、信号経路Ｓ１の
レベルとリファレンスレベルとを比較して形成されたコ
ンパレータ６の出力を用いると、信号経路ＳＩの直流レ
ベルのみならず、信号経路Ｓ２の直流レベルがリファレ
ンスレベルと等しくなるように制御できる。
なお、スイッチ回路５をｂ側に切替えると、信号経ｌｓ
ｚの直流レベルとリファレンスレベルとがコンパレータ
６で比較され、この比較出力により信号経路Ｓ２の直流
レベルが制御されるとともに、信号経路Ｓ、の直流レベ
ルが制御される。この場合にも、信号経路Ｓ１の直流レ
ベル及び信号経路ｓ ｚの直流レベルをともにリファレ
ンスレベルに設定できる。
ｚの直流レベルとリファレンスレベルとがコンパレータ
６で比較され、この比較出力により信号経路Ｓ２の直流
レベルが制御されるとともに、信号経路Ｓ、の直流レベ
ルが制御される。この場合にも、信号経路Ｓ１の直流レ
ベル及び信号経路ｓ ｚの直流レベルをともにリファレ
ンスレベルに設定できる。
このように、この発明の一実施例では、１つのコンパレ
ータ６で、２つの信号経路Ｓ１及びＳ２を介された信号
の直流レベルを設定できる。
ータ６で、２つの信号経路Ｓ１及びＳ２を介された信号
の直流レベルを設定できる。
第２図は、この発明の一実施例の具体構成を示すもので
ある。第２図において、入力端子１１Ａが抵抗１２Ａを
介してＰＮＰ型トランジスタ１３Ａのベースに接続され
るとともに、トランジスタ１３Ａのベースと接地間に、
トランジスタ１４Ａが接続される。トランジスタ１３Ａ
のコレクタが接地される。トランジスタ１３Ａのエミッ
タが電流源１５Ａを介して電源端子１０に接続される。
ある。第２図において、入力端子１１Ａが抵抗１２Ａを
介してＰＮＰ型トランジスタ１３Ａのベースに接続され
るとともに、トランジスタ１３Ａのベースと接地間に、
トランジスタ１４Ａが接続される。トランジスタ１３Ａ
のコレクタが接地される。トランジスタ１３Ａのエミッ
タが電流源１５Ａを介して電源端子１０に接続される。
これとともに、トランジスタ１３Ａのエミッタが出力端
子９Ａに接続されるとともに、トランジスタ１６のベー
スに接続される。
子９Ａに接続されるとともに、トランジスタ１６のベー
スに接続される。
入力端子１１Ｂが抵抗１２Ｂを介してＰＮＰ型トランジ
スタ１３Ｂのベースに接続されるとともに、トランジス
タ１３Ｂのベースと接地間に、トランジスタ１４Ｂが接
続される。トランジスタ１３Ｂのコレクタが接地される
。トランジスタ１３Ｂのエミッタが電流源１５Ｂを介し
て電源端子１０に接続される。これとともに、トランジ
スタ１３Ｂのエミッタが出力端子９Ｂに接続されるとと
もに、トランジスタ１８のベースに接続される。
スタ１３Ｂのベースに接続されるとともに、トランジス
タ１３Ｂのベースと接地間に、トランジスタ１４Ｂが接
続される。トランジスタ１３Ｂのコレクタが接地される
。トランジスタ１３Ｂのエミッタが電流源１５Ｂを介し
て電源端子１０に接続される。これとともに、トランジ
スタ１３Ｂのエミッタが出力端子９Ｂに接続されるとと
もに、トランジスタ１８のベースに接続される。
トランジスタ１６及び１７のエミッタが共通接続され、
この接続点がトランジスタ２０のコレクタに接続される
。トランジスタ１６のコレクタが電源端子１０に接続さ
れる。トランジスタ１７のコレクタがトランジスタ１９
のコレクタ及びトランジスタ２２のベースに接続される
。トランジスタ１７のベースがトランジスタ２２のエミ
ッタに接続される。
この接続点がトランジスタ２０のコレクタに接続される
。トランジスタ１６のコレクタが電源端子１０に接続さ
れる。トランジスタ１７のコレクタがトランジスタ１９
のコレクタ及びトランジスタ２２のベースに接続される
。トランジスタ１７のベースがトランジスタ２２のエミ
ッタに接続される。
トランジスタ１８及び１９のエミッタが共通接続され、
この接続点がトランジスタ２１のコレクタに接続される
。トランジスタ１８のコレクタが電源端子ｌＯに接続さ
れる。トランジスタ１９のコレクタが電流源２３を介し
て電源端子１０に接続されるとともに、トランジスタ１
７のコレクタ、トランジスタ２２のベースに接続される
。
この接続点がトランジスタ２１のコレクタに接続される
。トランジスタ１８のコレクタが電源端子ｌＯに接続さ
れる。トランジスタ１９のコレクタが電流源２３を介し
て電源端子１０に接続されるとともに、トランジスタ１
７のコレクタ、トランジスタ２２のベースに接続される
。
トランジスタ２０及び２１の互いのエミッタが共通接続
され、このトランジスタ２０及び２１のエミッタが抵抗
３９を介して接地される。トランジスタ２０のベースが
スイッチ制御信号の入力端子２５に接続される。トラン
ジスタ２１のベースがスイッチ制御信号の入力端子２６
に接続される。
され、このトランジスタ２０及び２１のエミッタが抵抗
３９を介して接地される。トランジスタ２０のベースが
スイッチ制御信号の入力端子２５に接続される。トラン
ジスタ２１のベースがスイッチ制御信号の入力端子２６
に接続される。
トランジスタ２２のコレクタが電源端子１０に接続され
る。トランジスタ２２のエミッタが電流源２４を介して
接地されるとともに、トランジスタ１７のベース、トラ
ンジスタ１９のベース及びトランジスタ２７０ベースに
接続される。
る。トランジスタ２２のエミッタが電流源２４を介して
接地されるとともに、トランジスタ１７のベース、トラ
ンジスタ１９のベース及びトランジスタ２７０ベースに
接続される。
トランジスタ２７及び２８の互いのエミッタが共通接続
され、この接続点が電流２９を介して接地される。トラ
ンジスタ２７のコレクタ及びトランジスタ２８のコレク
タと電源端子１０との間に、トランジスタ３０及び３１
．３２及び３３、抵抗３４及び３５からなる負荷回路が
接続される。トランジスタ２８のベースがリファレンス
レベルの入力端子８に接続される。
され、この接続点が電流２９を介して接地される。トラ
ンジスタ２７のコレクタ及びトランジスタ２８のコレク
タと電源端子１０との間に、トランジスタ３０及び３１
．３２及び３３、抵抗３４及び３５からなる負荷回路が
接続される。トランジスタ２８のベースがリファレンス
レベルの入力端子８に接続される。
トランジスタ２８のコレクタと接地間に、クランプコン
デンサ７が接続されるとともに、トランジスタ２８のコ
レクタがトランジスタ３６のベースに接続される。
デンサ７が接続されるとともに、トランジスタ２８のコ
レクタがトランジスタ３６のベースに接続される。
トランジスタ３６のコレクタが電源端子１０に接続され
る。トランジスタ３６のエミッタが抵抗３７を介してト
ランジスタ３８のコレクタ及びベースに接続される。ト
ランジスタ３８のエミッタが接地される。トランジスタ
３８のコレクタ及びベースがトランジスタ１４Ａ及び１
４Ｂのベースに接続される。
る。トランジスタ３６のエミッタが抵抗３７を介してト
ランジスタ３８のコレクタ及びベースに接続される。ト
ランジスタ３８のエミッタが接地される。トランジスタ
３８のコレクタ及びベースがトランジスタ１４Ａ及び１
４Ｂのベースに接続される。
入力端子１１Ａにトラップ回路３を介された信号経路Ｓ
ｌの信号が供給される。この信号が抵抗１２Ａを介して
エミッタフォロワトランジスタ１３Ａのベースに供給さ
れる。トランジスタ１３Ａのベースと接地間には、電流
源としてのトランジスタ１４Ａが配設される。これら、
トランジスタ１３Ａ及び１４Ａとから、クランプレベル
設定回路４Ａが構成される。
ｌの信号が供給される。この信号が抵抗１２Ａを介して
エミッタフォロワトランジスタ１３Ａのベースに供給さ
れる。トランジスタ１３Ａのベースと接地間には、電流
源としてのトランジスタ１４Ａが配設される。これら、
トランジスタ１３Ａ及び１４Ａとから、クランプレベル
設定回路４Ａが構成される。
入力端子１１Ｂに、ＩＨ遅延回路２からの信号経路Ｓ２
の信号が供給される。この信号が抵抗１２Ｂを介してエ
ミッタフォロワトランジスタ１３Ｂのベースに供給され
る。トランジスタ１３Ｂのベースと接地間には、電流源
としてのトランジスタ１４Ｂが配設される。これら、ト
ランジスタ１３Ｂ及び１４Ｂとから、クランプレベル設
定回路４Ｂが構成される。
の信号が供給される。この信号が抵抗１２Ｂを介してエ
ミッタフォロワトランジスタ１３Ｂのベースに供給され
る。トランジスタ１３Ｂのベースと接地間には、電流源
としてのトランジスタ１４Ｂが配設される。これら、ト
ランジスタ１３Ｂ及び１４Ｂとから、クランプレベル設
定回路４Ｂが構成される。
トランジスタ１６及び１７からなる差動回路と、トラン
ジスタ１８及び１９からなる差動回路と、トランジスタ
２０及び２１からなる差動回路により、スイッチ回路５
が構成される。このスイッチ回路５は、入力端子２５及
び２６からトランジスタ２０及び２１のベースに供給さ
れるスイッチ制御信号に応じて切替えられる。
ジスタ１８及び１９からなる差動回路と、トランジスタ
２０及び２１からなる差動回路により、スイッチ回路５
が構成される。このスイッチ回路５は、入力端子２５及
び２６からトランジスタ２０及び２１のベースに供給さ
れるスイッチ制御信号に応じて切替えられる。
このスイッチ回路５の出力がトランジスタ２７ノヘース
に供給される。トランジスタ２８のベースには、端子８
からリファレンスレベルが供給される。トランジスタ２
７及び２８により、コンパレータ６が構成される。
に供給される。トランジスタ２８のベースには、端子８
からリファレンスレベルが供給される。トランジスタ２
７及び２８により、コンパレータ６が構成される。
コンパレータ７の出力がトランジスタ２８のコレクタか
ら得られる。このコンパレータ７の出力に応じて、トラ
ンジスタ３８を流れる電流が制御される。そして、トラ
ンジスタ３８とカレントミラー接続されているトランジ
スタ１４Ａ及び１４Ｂの電流が制御される。トランジス
タ１４Ａ及び１４Ｂの電流値が制御されると、これに応
じて入力端子１１Ａ及び入力端子１１Ｂに供給される信
号の直流レベルが設定される。
ら得られる。このコンパレータ７の出力に応じて、トラ
ンジスタ３８を流れる電流が制御される。そして、トラ
ンジスタ３８とカレントミラー接続されているトランジ
スタ１４Ａ及び１４Ｂの電流が制御される。トランジス
タ１４Ａ及び１４Ｂの電流値が制御されると、これに応
じて入力端子１１Ａ及び入力端子１１Ｂに供給される信
号の直流レベルが設定される。
この発明によれば、１つのコンパレータ６で複数の信号
経路のクランプレベル設定回路の制御電流を形成できる
。このため、複数の信号経路のそれぞれにコンパレータ
を配設する必要がなく、回路規模を縮小できる。
経路のクランプレベル設定回路の制御電流を形成できる
。このため、複数の信号経路のそれぞれにコンパレータ
を配設する必要がなく、回路規模を縮小できる。
第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の接続図、第３図は従来のクランプ回
路の説明に用いるブロック図である。 図面における主要な符号の説明 ４Ａ、４Ｂ：クランプレベル設定回路。 ６：コンパレータ。
の発明の一実施例の接続図、第３図は従来のクランプ回
路の説明に用いるブロック図である。 図面における主要な符号の説明 ４Ａ、４Ｂ：クランプレベル設定回路。 ６：コンパレータ。
Claims (1)
- 【特許請求の範囲】 ゲイン特性の異なる複数の信号経路にそれぞれ配設され
た直流レベル設定回路と、 上記複数の信号経路のうちの少なくとも１つの信号経路
を介された信号の直流レベルとリファレンスレベルとを
比較するコンパレータとを備え、上記コンパレータの出
力に応じて、上記各直流レベル設定回路を制御するよう
にしたクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047011A JPH03249878A (ja) | 1990-02-27 | 1990-02-27 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047011A JPH03249878A (ja) | 1990-02-27 | 1990-02-27 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03249878A true JPH03249878A (ja) | 1991-11-07 |
Family
ID=12763230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047011A Pending JPH03249878A (ja) | 1990-02-27 | 1990-02-27 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03249878A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086978A (ja) * | 2009-10-13 | 2011-04-28 | Nec Corp | 受信回路、信号伝送回路、集積回路、及び信号伝送方法 |
-
1990
- 1990-02-27 JP JP2047011A patent/JPH03249878A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086978A (ja) * | 2009-10-13 | 2011-04-28 | Nec Corp | 受信回路、信号伝送回路、集積回路、及び信号伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3758885A (en) | Gyrator comprising voltage-controlled differential current sources | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JPH0621756A (ja) | 相互コンダクタ段の相互コンダクタンスの温度および製造工程変数抑制回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JPH03249878A (ja) | クランプ回路 | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| US4791325A (en) | Class B clamp circuit | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH03179904A (ja) | 緩衝増幅装置 | |
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPH035705B2 (ja) | ||
| JPH03154479A (ja) | クランプ回路 | |
| JPH0227635Y2 (ja) | ||
| JPH0137884B2 (ja) | ||
| JPH02291708A (ja) | 差動増幅器 | |
| JPS63263808A (ja) | 双方向性増幅器 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH02207607A (ja) | ゲイン切換回路を有する差動増幅器 | |
| JPS58172006A (ja) | 演算増幅器回路 | |
| JPH05268497A (ja) | クランプ回路 | |
| JPH0470112A (ja) | インピーダンス選択回路 | |
| JPS6229308A (ja) | 入力切換増幅回路 | |
| JPH04159867A (ja) | ビデオ信号処理回路 |