JPH0661008A - サーミスタ素子の製造方法 - Google Patents
サーミスタ素子の製造方法Info
- Publication number
- JPH0661008A JPH0661008A JP31784191A JP31784191A JPH0661008A JP H0661008 A JPH0661008 A JP H0661008A JP 31784191 A JP31784191 A JP 31784191A JP 31784191 A JP31784191 A JP 31784191A JP H0661008 A JPH0661008 A JP H0661008A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor element
- electrode film
- film
- glass
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 表層電極膜を電気メッキによって形成しうる
ようにし、サーミスタ素子の特性劣化を防止することが
できる製造方法を提供する。 【構成】 本発明にかかるサーミスタ素子の製造方法
は、サーミスタ素体１の表面にガラスコーティングする
工程と、ガラスコーティングされたサーミスタ素体１の
両端それぞれにはディッピングによってＡｇ電極膜２ａ
を形成する工程と、Ａｇ電極膜２ａそれぞれの表面上に
は電気メッキによって表層電極膜２ｂを形成する工程と
を含むことを特徴としている。
ようにし、サーミスタ素子の特性劣化を防止することが
できる製造方法を提供する。 【構成】 本発明にかかるサーミスタ素子の製造方法
は、サーミスタ素体１の表面にガラスコーティングする
工程と、ガラスコーティングされたサーミスタ素体１の
両端それぞれにはディッピングによってＡｇ電極膜２ａ
を形成する工程と、Ａｇ電極膜２ａそれぞれの表面上に
は電気メッキによって表層電極膜２ｂを形成する工程と
を含むことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明はサーミスタ素子の製造方
法にかかり、詳しくは、サーミスタ素体の両端それぞれ
に外部電極を形成する方法に関する。
法にかかり、詳しくは、サーミスタ素体の両端それぞれ
に外部電極を形成する方法に関する。
【０００２】
【従来の技術】従来から、表面実装されるチップ型のサ
ーミスタ素子においては、図３で示すように、短冊状と
されたサーミスタ素体２１の両端それぞれに２層構造と
された外部電極２２，２２を設けた構造が採用されてお
り、各外部電極２２はサーミスタ素体２１の表面上に形
成されたＡｇ電極膜２２ａとその表面上に形成された半
田膜２２ｂとから構成されている。なお、この表層電極
膜としての半田膜２２ｂは、Ａｇマイグレーションの防
止と実装時における半田濡れ性の向上とを図る目的で形
成されるものである。
ーミスタ素子においては、図３で示すように、短冊状と
されたサーミスタ素体２１の両端それぞれに２層構造と
された外部電極２２，２２を設けた構造が採用されてお
り、各外部電極２２はサーミスタ素体２１の表面上に形
成されたＡｇ電極膜２２ａとその表面上に形成された半
田膜２２ｂとから構成されている。なお、この表層電極
膜としての半田膜２２ｂは、Ａｇマイグレーションの防
止と実装時における半田濡れ性の向上とを図る目的で形
成されるものである。
【０００３】そして、これらの外部電極２２を形成する
にあたっては、図４の（Ａ）〜（Ｃ）で示すように、ま
ず、サーミスタ素体２１の両端それぞれにディッピング
によってＡｇ電極膜２２ａを形成した後、図４の
（Ｄ），（Ｅ）で示すように、このＡｇ電極膜２２ａが
形成されてなるサーミスタ素体２１の全体を溶融した半
田中にディッピングすることによって半田膜２２ｂを形
成することが行われている。
にあたっては、図４の（Ａ）〜（Ｃ）で示すように、ま
ず、サーミスタ素体２１の両端それぞれにディッピング
によってＡｇ電極膜２２ａを形成した後、図４の
（Ｄ），（Ｅ）で示すように、このＡｇ電極膜２２ａが
形成されてなるサーミスタ素体２１の全体を溶融した半
田中にディッピングすることによって半田膜２２ｂを形
成することが行われている。
【０００４】
【発明が解決しようとする課題】ところで、チップコン
デンサのようなチップ型電子部品においては、Ａｇ電極
膜の表層電極膜としてＳｎなどからなるメッキ膜を電気
メッキによって形成することが行われるのであるが、サ
ーミスタ素子の場合は、常温での固有抵抗値が低いた
め、これに対して電気メッキを施すと、サーミスタ素体
２１の全面にわたってＳｎが付着してしまうことにな
る。したがって、サーミスタ素子の電極形成に際しては
電気メッキを採用することができず、上記のような半田
のディッピングに頼らざるを得ないのが現状である。
デンサのようなチップ型電子部品においては、Ａｇ電極
膜の表層電極膜としてＳｎなどからなるメッキ膜を電気
メッキによって形成することが行われるのであるが、サ
ーミスタ素子の場合は、常温での固有抵抗値が低いた
め、これに対して電気メッキを施すと、サーミスタ素体
２１の全面にわたってＳｎが付着してしまうことにな
る。したがって、サーミスタ素子の電極形成に際しては
電気メッキを採用することができず、上記のような半田
のディッピングに頼らざるを得ないのが現状である。
【０００５】しかしながら、半田のディッピングでは、
サーミスタ素体２１の全体を溶融した高温の半田中に浸
漬することになるのであるから、このサーミスタ素体２
１が突然のごとく高温にさらされることになり、急激な
熱ストレスを受けることになる結果、静耐圧特性などの
劣化が生じることがあり、決して好ましい方法ではなか
った。
サーミスタ素体２１の全体を溶融した高温の半田中に浸
漬することになるのであるから、このサーミスタ素体２
１が突然のごとく高温にさらされることになり、急激な
熱ストレスを受けることになる結果、静耐圧特性などの
劣化が生じることがあり、決して好ましい方法ではなか
った。
【０００６】本発明は、このような不都合に鑑みて創案
されたものであって、表層電極膜を電気メッキによって
形成しうるようにし、サーミスタ素子の特性劣化を防止
することができる製造方法の提供を目的としている。
されたものであって、表層電極膜を電気メッキによって
形成しうるようにし、サーミスタ素子の特性劣化を防止
することができる製造方法の提供を目的としている。
【０００７】
【課題を解決するための手段】本発明にかかるサーミス
タ素子の製造方法は、このような目的を達成するため
に、サーミスタ素体の表面にガラスコーティングを施す
工程と、ガラスコーティングされたサーミスタ素体の両
端それぞれにはディッピングによってＡｇ電極膜を形成
する工程と、Ａｇ電極膜それぞれの表面上には電気メッ
キによって表層電極膜としてのメッキ膜を形成する工程
とを含むことを特徴とするものである。
タ素子の製造方法は、このような目的を達成するため
に、サーミスタ素体の表面にガラスコーティングを施す
工程と、ガラスコーティングされたサーミスタ素体の両
端それぞれにはディッピングによってＡｇ電極膜を形成
する工程と、Ａｇ電極膜それぞれの表面上には電気メッ
キによって表層電極膜としてのメッキ膜を形成する工程
とを含むことを特徴とするものである。
【０００８】
【作用】上記方法によれば、サーミスタ素体に対しては
予めガラスコーティングが施されているのであるから、
このガラスコーティングされたサーミスタ素体に対して
電気メッキを行ったとしてもＡｇ電極膜の表面上以外の
部分にはメッキ膜が形成されないことになる。なお、こ
のような電気メッキが半田の溶融温度よりもはるかに低
い温度条件下で行われる処理であることは勿論である。
予めガラスコーティングが施されているのであるから、
このガラスコーティングされたサーミスタ素体に対して
電気メッキを行ったとしてもＡｇ電極膜の表面上以外の
部分にはメッキ膜が形成されないことになる。なお、こ
のような電気メッキが半田の溶融温度よりもはるかに低
い温度条件下で行われる処理であることは勿論である。
【０００９】
【実施例】以下、本発明方法の実施例を図面に基づいて
説明する。
説明する。
【００１０】図１は本発明方法によって得られるサーミ
スタ素子の概略構造を示す一部破断側面図であり、図２
の（Ａ）〜（Ｇ）はサーミスタ素子の製造手順を示す工
程説明図である。
スタ素子の概略構造を示す一部破断側面図であり、図２
の（Ａ）〜（Ｇ）はサーミスタ素子の製造手順を示す工
程説明図である。
【００１１】まず、本発明方法によって製造されるサー
ミスタ素子が、図１で示すように、短冊状とされたサー
ミスタ素体１の両端それぞれに２層構造とされた外部電
極２，２を設けてなるものであることは、従来例と同じ
である。しかしながら、このサーミスタ素体１の表面上
には、その全体にわたるガラス膜３が形成されている点
で従来例とは異なる。また、各外部電極２が、その内層
に位置するＡｇ電極膜２ａと、その表面上に形成された
表層電極膜２ｂとからなるものである点は従来例と同じ
であるが、この表層電極膜２ｂが電気メッキによって形
成されたＳｎからなるメッキ膜である点が従来例とは異
なる。
ミスタ素子が、図１で示すように、短冊状とされたサー
ミスタ素体１の両端それぞれに２層構造とされた外部電
極２，２を設けてなるものであることは、従来例と同じ
である。しかしながら、このサーミスタ素体１の表面上
には、その全体にわたるガラス膜３が形成されている点
で従来例とは異なる。また、各外部電極２が、その内層
に位置するＡｇ電極膜２ａと、その表面上に形成された
表層電極膜２ｂとからなるものである点は従来例と同じ
であるが、この表層電極膜２ｂが電気メッキによって形
成されたＳｎからなるメッキ膜である点が従来例とは異
なる。
【００１２】つぎに、本発明方法を図２の（Ａ）〜
（Ｇ）に基づいて工程順に説明する。
（Ｇ）に基づいて工程順に説明する。
【００１３】まず、図２の（Ａ）で示すように、短冊状
とされたサーミスタ素体１を用意し、同図の（Ｂ），
（Ｃ）で示すように、このサーミスタ素体１に対してガ
ラスコーティングを施すことにより、サーミスタ素体１
の表面上の全面にわたって所定厚みのガラス膜３を形成
する。すなわち、このガラスコーティングは、図示して
いないが、例えば、予め用意したアルミナ磁器製のるつ
ぼ中に所定成分からなるガラス粉末を収納しておき、さ
らに、これらのガラス粉末中にサーミスタ素体１を没入
したうえで加熱することによって行われることになる。
なお、このガラスコーティングを行うに際しては、サー
ミスタ素体１の特性劣化を招くことがないよう徐々に加
熱することとし、昇温上限を６５０℃程度以下としてお
くことが望ましい。そして、ガラス粉末としては、Ｐｂ
−Ｂ−ＳｉＯ2系などの低融点ガラスからなるものを用
いるのがよい。
とされたサーミスタ素体１を用意し、同図の（Ｂ），
（Ｃ）で示すように、このサーミスタ素体１に対してガ
ラスコーティングを施すことにより、サーミスタ素体１
の表面上の全面にわたって所定厚みのガラス膜３を形成
する。すなわち、このガラスコーティングは、図示して
いないが、例えば、予め用意したアルミナ磁器製のるつ
ぼ中に所定成分からなるガラス粉末を収納しておき、さ
らに、これらのガラス粉末中にサーミスタ素体１を没入
したうえで加熱することによって行われることになる。
なお、このガラスコーティングを行うに際しては、サー
ミスタ素体１の特性劣化を招くことがないよう徐々に加
熱することとし、昇温上限を６５０℃程度以下としてお
くことが望ましい。そして、ガラス粉末としては、Ｐｂ
−Ｂ−ＳｉＯ2系などの低融点ガラスからなるものを用
いるのがよい。
【００１４】次いで、図２の（Ｄ），（Ｅ）で示すよう
に、ガラスコーティングされたサーミスタ素体１の両端
それぞれに、ディッピングによってＡｇ電極膜２ａを形
成する。この場合、Ａｇ電極膜２ａはガラス成分を含ん
でいるので、Ａｇ電極膜２ａ中のガラス成分がガラス膜
３中に拡散すると同時にＡｇ成分がガラス膜３中に拡散
して浸透することが起こることになり、このＡｇ電極膜
２ａとサーミスタ素体１との接続は確保されることにな
る。すなわち、サーミスタ素体１の表面上にはガラス膜
３が形成されているのであるが、このサーミスタ素体１
とＡｇ電極膜２ａとの導通には支障がない。
に、ガラスコーティングされたサーミスタ素体１の両端
それぞれに、ディッピングによってＡｇ電極膜２ａを形
成する。この場合、Ａｇ電極膜２ａはガラス成分を含ん
でいるので、Ａｇ電極膜２ａ中のガラス成分がガラス膜
３中に拡散すると同時にＡｇ成分がガラス膜３中に拡散
して浸透することが起こることになり、このＡｇ電極膜
２ａとサーミスタ素体１との接続は確保されることにな
る。すなわち、サーミスタ素体１の表面上にはガラス膜
３が形成されているのであるが、このサーミスタ素体１
とＡｇ電極膜２ａとの導通には支障がない。
【００１５】この後、図２の（Ｆ）で示すように、Ａｇ
電極膜２ａが形成されたサーミスタ素体１に対して電気
メッキ、例えば、Ｓｎメッキを施すと、同図の（Ｇ）に
示すように、このサーミスタ素体１の両端それぞれに形
成されたＡｇ電極膜２ａの表面上にはＳｎからなるメッ
キ膜が表層電極膜２ｂとして形成されることになる。そ
して、このことにより、Ａｇ電極膜２ａと表層電極膜２
ｂとからなる外部電極２が完成することになる。なお、
このとき、サーミスタ素体１は予めガラス膜３によって
覆われているのであるから、Ａｇ電極膜２ａの表面上以
外の部分にはメッキ膜が形成されないことになる。そし
て、このような電気メッキは半田の溶融温度よりもはる
かに低い温度条件下で行われる処理であるから、この電
気メッキに際してサーミスタ素体１が高温にさらされる
ことはなく、急激な熱ストレスを受けることもない。
電極膜２ａが形成されたサーミスタ素体１に対して電気
メッキ、例えば、Ｓｎメッキを施すと、同図の（Ｇ）に
示すように、このサーミスタ素体１の両端それぞれに形
成されたＡｇ電極膜２ａの表面上にはＳｎからなるメッ
キ膜が表層電極膜２ｂとして形成されることになる。そ
して、このことにより、Ａｇ電極膜２ａと表層電極膜２
ｂとからなる外部電極２が完成することになる。なお、
このとき、サーミスタ素体１は予めガラス膜３によって
覆われているのであるから、Ａｇ電極膜２ａの表面上以
外の部分にはメッキ膜が形成されないことになる。そし
て、このような電気メッキは半田の溶融温度よりもはる
かに低い温度条件下で行われる処理であるから、この電
気メッキに際してサーミスタ素体１が高温にさらされる
ことはなく、急激な熱ストレスを受けることもない。
【００１６】なお、以上説明した実施例では、表層電極
膜がＳｎメッキによって形成されるとしているが、これ
に限定されるものではなく、例えば、Ａｇマイグレーシ
ョンの防止と実装時における半田濡れ性の向上とを図り
うる半田メッキなどを適宜に採用することが可能である
ことはいうまでもない。また、Ａｇ電極膜の銀くわれを
防止するため、表層電極膜を、例えば、Ｎｉメッキ−Ｓ
ｎメッキ、Ｎｉメッキ−半田メッキなどの２層構造とし
てもよいことは勿論である。
膜がＳｎメッキによって形成されるとしているが、これ
に限定されるものではなく、例えば、Ａｇマイグレーシ
ョンの防止と実装時における半田濡れ性の向上とを図り
うる半田メッキなどを適宜に採用することが可能である
ことはいうまでもない。また、Ａｇ電極膜の銀くわれを
防止するため、表層電極膜を、例えば、Ｎｉメッキ−Ｓ
ｎメッキ、Ｎｉメッキ−半田メッキなどの２層構造とし
てもよいことは勿論である。
【００１７】
【発明の効果】以上説明したように、本発明方法によれ
ば、低温処理である電気メッキによって表層電極膜を形
成することが可能となるから、サーミスタ素体が半田の
ディッピング時のように突然、高温にさらされることが
なくなる結果、急激な熱ストレスによる特性の劣化を有
効に防止できるという効果が得られる。また、外部電極
間に露出したサーミスタ素体の表面がガラス膜によって
覆われているのであるから、それだけで耐環境性が向上
することになり、外装被膜を省略しうるという付随的な
効果も得られる。
ば、低温処理である電気メッキによって表層電極膜を形
成することが可能となるから、サーミスタ素体が半田の
ディッピング時のように突然、高温にさらされることが
なくなる結果、急激な熱ストレスによる特性の劣化を有
効に防止できるという効果が得られる。また、外部電極
間に露出したサーミスタ素体の表面がガラス膜によって
覆われているのであるから、それだけで耐環境性が向上
することになり、外装被膜を省略しうるという付随的な
効果も得られる。
【図１】本発明方法によって得られるサーミスタ素子の
概略構造を示す一部破断側面図である。
概略構造を示す一部破断側面図である。
【図２】本発明方法によるサーミスタ素子の製造手順を
示す工程説明図である。
示す工程説明図である。
【図３】従来例方法によって得られるサーミスタ素子の
概略構造を示す一部破断側面図である。
概略構造を示す一部破断側面図である。
【図４】従来例方法によるサーミスタ素子の製造手順を
示す工程説明図である。
示す工程説明図である。
１ サーミスタ素体 ２ａ Ａｇ電極膜 ２ｂ 表層電極膜 ３ ガラス膜
Claims (1)
- 【請求項１】 サーミスタ素体（１）の表面にガラスコ
ーティングを施す工程と、 ガラスコーティングされたサーミスタ素体（１）の両端
それぞれにはディッピングによってＡｇ電極膜（２ａ）
を形成する工程と、 Ａｇ電極膜（２ａ）それぞれの表面上には電気メッキに
よって表層電極膜（２ｂ）を形成する工程とを含むこと
を特徴とするサーミスタ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31784191A JPH0661008A (ja) | 1991-12-02 | 1991-12-02 | サーミスタ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31784191A JPH0661008A (ja) | 1991-12-02 | 1991-12-02 | サーミスタ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661008A true JPH0661008A (ja) | 1994-03-04 |
Family
ID=18092656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31784191A Pending JPH0661008A (ja) | 1991-12-02 | 1991-12-02 | サーミスタ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316013A (ja) * | 1995-05-15 | 1996-11-29 | Matsushita Electric Ind Co Ltd | チップ型電子部品の製造方法 |
| CN105244130A (zh) * | 2015-11-03 | 2016-01-13 | 深圳市美隆电子有限公司 | 一种超微型合金电阻器的制作方法 |
-
1991
- 1991-12-02 JP JP31784191A patent/JPH0661008A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316013A (ja) * | 1995-05-15 | 1996-11-29 | Matsushita Electric Ind Co Ltd | チップ型電子部品の製造方法 |
| CN105244130A (zh) * | 2015-11-03 | 2016-01-13 | 深圳市美隆电子有限公司 | 一种超微型合金电阻器的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680092A (en) | Chip resistor and method for producing the same | |
| JPH09180957A (ja) | 積層型セラミックコンデンサ | |
| US4109292A (en) | Ceramic capacitor with nickel-solder electrodes | |
| US5508562A (en) | Outer electrode structure for a chip type electronic part appropriate for reflow soldering | |
| JP2633387B2 (ja) | 誘電体共振器の製造方法 | |
| JPH0661008A (ja) | サーミスタ素子の製造方法 | |
| JPS5969907A (ja) | 温度補償用積層セラミツクコンデンサ | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPS6350010A (ja) | 充填層構成素子 | |
| JPH08330105A (ja) | 電子部品 | |
| JP3614179B2 (ja) | 高電圧用厚膜抵抗器の製造方法 | |
| JPS5931018A (ja) | 金属化プラスチツクフイルムコンデンサの製造方法 | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP2000021607A (ja) | チップサーミスタの製造方法 | |
| JPH0529115A (ja) | チツプ型半導体部品の製造方法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JPS61234519A (ja) | 電子部品 | |
| JPH02265202A (ja) | チップ部品 | |
| JPH0217603A (ja) | チップ部品及びその製造方法 | |
| JP3031024B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH04208510A (ja) | チップ型電子部品 | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH04188801A (ja) | チップ型正特性サーミスタ | |
| JPS59220901A (ja) | セラミツク電子部品の電極形成方法 | |
| JPH0246025Y2 (ja) |