JPH0659644A - 液晶電気光学装置の駆動方法 - Google Patents

液晶電気光学装置の駆動方法

Info

Publication number
JPH0659644A
JPH0659644A JP15732693A JP15732693A JPH0659644A JP H0659644 A JPH0659644 A JP H0659644A JP 15732693 A JP15732693 A JP 15732693A JP 15732693 A JP15732693 A JP 15732693A JP H0659644 A JPH0659644 A JP H0659644A
Authority
JP
Japan
Prior art keywords
liquid crystal
period
scanning period
display
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15732693A
Other languages
English (en)
Other versions
JP2605584B2 (ja
Inventor
Tomio Sonehara
富雄 曽根原
Masami Murata
雅巳 村田
Sunao Ota
直 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5157326A priority Critical patent/JP2605584B2/ja
Publication of JPH0659644A publication Critical patent/JPH0659644A/ja
Application granted granted Critical
Publication of JP2605584B2 publication Critical patent/JP2605584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】表示信号による実効電圧の変動を抑制すること
により、階調表示への応用、コントラストのバラツキ防
止、マージンの増加を図ることにある。 【構成】液晶表示パネルを構成する少なくとも一方の基
板に、非線型特性を有する素子を設置した液晶表示装置
を2フレーム交流方式で駆動する場合において、1フレ
ーム周期内の非選択期間の画素印加電圧の平均値の絶対
値が、全画素あるいは一部の画素についてほぼ等しいこ
とを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】液晶電気光学装置は、近年、光学
スイッチ、電卓や電子時計の表示装置として著しく普及
している。さらに、小型のパーソナルコンピュータ等の
表示装置として使用するという要求も生まれて来てい
る。ところが、現在の液晶物質では、マルチプレス駆動
可能なデューティ数は高々1/30程度であり、多量の
情報表示能力に欠けている。この様な背景から考え出さ
れた表示方式として (1)非線型素子をスイッチング素子として用いたアド
レス方式 ・バリスタアドレス ・金属−絶縁体−金属−(MIM)素子アドレス ・ダイオードアドレス ・放電管アドレス (2)能動素子をスイッチング素子として用いたアドレ
ス方式 ・薄膜トランジスタアドレス ・MOSトランジスタアドレス ・トライアックアドレス (3)光・熱・書き込み方式 ・レーザー熱書き込み ・光導電体書き込み (4)二周波アドレス方式 等、表示情報量の大きな液晶表示装置の開発が鋭意なさ
れている。
【0002】本発明は(1)の非線型特性素子とスイッ
チング素子として用いた液晶電気光学装置と(2)の能
動素子をスイッチング素子として用いた液晶電気光学装
置の駆動方法に関するものである。
【0003】さらに詳しくは、該液晶電気光学装置の画
素に印加される実効電圧の変動を抑制するマチプレック
ス駆動に関するものである。
【0004】
【従来の技術】図1は、非線型素子のうちの代表的なM
IM素子の電流−電圧特性を示している。パリスタ、P
Nの接合の降伏電圧を利用した逆方向直列接続ダイオー
ドの場合等も、図1と類似した非線型な電流−電圧特性
をもっている。また図1のような、低電圧領域で高抵
抗、高電圧領域で低抵抗となる非線型特性を持つ素子な
らばどれでも、スイッチング素子として採用することが
できる。
【0005】これらの非線型素子を用いて液晶電気光学
装置を構成すると、一般のマルチプレス駆動よりも多桁
のマルチプレクス駆動が可能となることが知られてい
る。これは次のように理解される。
【0006】図2は1画素電極分の等価回路図であり、
液晶の容量CLC (1)、抵抗RL C(2)、非線型素子
の等価容量CNL (3)、等価抵抗RNL(4) から構成
されている。RNL (4)は、非線型素子に印加される
電圧により、高電圧では低抵抗、低電圧では高抵抗とな
る。今、該等価回路の端子に液晶駆動信号を加えること
を考える。
【0007】図3(A)〜(C)は1/50デューテ
ィ、1/5バイアス法の例である。図3(A)は走査電
極5−1〜5−10、信号電極6−1〜6−50からな
るマトリクス状の表示画素を示している。各走査電極5
−1〜5−50には、各々走査信号SCAN1〜SCA
N50が印加される。又、各信号電極6−1〜6−50
には、各々、表示信号SIG1〜SIG50が印加され
る。ここで、走査電極5−M、信号電極6−Nに対応す
る表示画素(M,N)が点燈し、信号電極6−Nの列上
の他の表示画素(複数)が非点燈である場合を考える。
この場合の走査信号の波形は図3(B)に示され、表示
信号の波形は同図(C)に示されている。これらの図に
おいて、tsは表示画素全体に信号が印加される走査期
間であり、同図(B)のtselは、走査電極5−Mが
選択される走査信号SCANMの選択期間である。同図
(C)によれば、この選択期間tselの間に信号電極
6−Nは点燈レベルVONをとり、SCANMを除く他
の走査信号の期間では非点燈レベルVOFFをもってい
る。従って、表示画素(M,N)に印加される電圧は同
図(D)に示される如く、V(M,N)=SCANM−
SIGNで与えられる。図4(a)の実線は、このよう
に表示画素(M,N)が点燈レベルにある時の、印加電
圧の波形V(M,N)であり、同図(b)の実線は、非
線型素子の電圧波形VNLであり、又、同図(c)の実
線は液晶層に加わる電圧波形VLCを示す。即ち、次の
関係にある。
【0008】V(M,N)=VNL+VLC 又、同図(a)、(b)、(c)に示す破線は、表示画
素(M,N)が非点燈レベルにある場合を示している。
【0009】次に、図5(a)、(b)、(c)に基づ
き、非線型素子と液晶層との動作概念を模式的に説明す
る。図5(a)は非線型素子の印加電圧VNL対電流±
の関係を示し、7の領域で非線形素子は低抵抗となり、
8の領域で非線型素子は高抵抗となる。
【0010】同図(b)は、非線型素子の抵抗RNL4
が低抵抗(ほぼ0とする)の場合の電流の流れiを示
し、同図(c)は、同抵抗4が高抵抗(ほぼ無限大とす
る)の場合の電流の流れを示す。
【0011】まず、同図(b)に示す如く、非線型素子
が低抵抗領域に入ると、駆動電圧がほとんど液晶層にか
かり液晶層が充電される。
【0012】この時の時定数は、図2の等価回路から次
式で示される。
【0013】
【数1】
【0014】上記式において、非線型素子の抵抗RNL
がほぼ0であれば、過度的に電流iが流れ、CLe1を
充電する。このとき電圧はすべて液晶層にかかってい
る。
【0015】次に、表示画素V(M,N)が非選択期間
に入ると、領域抵抗7から高抵抗領域(8)に移行す
る。従ってRLC<<RNLとなり、過度的に流れる電
流iのほとんどは、図5(b)のようにRLCを通じて
流れるようになる。近似的に時定数は τ=(CLC+CNL)RLC・・・(2) で与えられる。一般に、電界効果型の液晶表示パネルに
使用されていることは十分可能である。
【0016】図4(a)、(b)、(c)に於て破線で
示した表示画素が非点燈レベル時は、GPF電圧VNL
がピーク時でも点燈領域に入らないため、液晶層の充電
が行なわれず、VCLが低レベルのままである。
【0017】従って、液晶層の非点燈レベルに対する点
燈レベルの実効値比は、従来の非線型素子を有しない電
圧平均化法による駆動方式よりも大きい。故に、非線型
素子を用いた液晶の駆動方式は、より高い桁数のマルチ
プレクス駆動が可能であり、液晶表示装置の大容量化が
実現できる。
【0018】
【発明が解決しようとする課題】しかしながら、上記で
説明してきたようなマルチプレクス駆動では、以下に述
べる如く非選択期間の表示信号の状態に依存して液晶層
にかかる実効電圧が変動してしまうという欠点がある。
図6(a)、(b)、(c)に基づき、この欠点を説明
する。
【0019】このように、表示の大容量化が可能となる
非線型素子液晶表示装置であるが、マルチプレクス駆動
では、非選択期間の表示信号によって液晶層にかかる実
効電圧が変動してしまうという欠点がある。(a)は、
信号電極列6−Nのうち、表示信号電極5−Mのみが点
燈の場合の電圧波形VLC、(b)は列6−Nのうち、
各行おきに点燈の場合の電圧波形VLe、(c)は列6
−nのすべてが点燈の場合の電圧波形VLCである。破
線は表示画素M,Nに印加される電圧V(M,N)であ
り実線は液晶層に印加される電圧VLeである。
(a)、(b)、(c)を見ると同信号電極(SIG)
上の他の画素の点燈−非点燈によって、著しくVLcが
変動することが解る。同様なことは表示画素(M,N)
が非点燈の場合でもあてはまる。
【0020】このため、従来は点燈波形の実効電圧の最
小値 E ONminを液晶の飽和電圧 Vsat よりも
大きく、非点燈波形の実効値の最大値 E OFFmax
を液晶のしきい値Vthよりも小さくとって、二値表示と
していた。この理由から非線型素子液晶表示装置は、二
値表示のみのしか応用されず、階調表示は不可能とされ
ていた。また前記の E ONmin、E OFFmax
をマージンとする場合、要求とされる非線型素子の特性
が厳しく、製作上の難点となっている。さらに、ゲスト
−ホスト効果のように飽和電圧が明確でない場合など
は、実効値のバラツキがコントラストのバラツキとして
表示されてしまうという表示品質上の問題もあった。
【0021】本発明は、かかる欠点に鑑みてなされたも
のであり、表示信号による実効電圧の変動を抑制するこ
とにより、階調表示への応用、コントラストのバラツキ
防止、マージンの増加を目的として発明されたものであ
り、E ONmin とE OFFmaxを中間的なレベ
ルに近づけなければ、実効電圧のバラツキを抑えられる
というものである。又、本発明の他の目的は、1走査期
間を細分化して複数の選択レベル及び非選択レベルをと
ることにより、スイッチング素子がOFF状態にある
時、液晶のdischargeを一定するというもので
ある。従って、スイッチング素子としては、非線型素子
だけなく能動スイッチング素子(TFT,MOSトラン
ジスタ)に対しても、本発明の駆動方式が対応できる。
【0022】
【課題を解決するための手段】本発明は、液晶表示パネ
ルを構成する少なくとも一方の基板に、非線型特性を有
する素子を設置した液晶表示装置を2フレーム交流方式
で駆動する場合において、1フレーム周期内の非選択期
間の画素印加電圧の平均値の絶対値が、全画素あるいは
一部の画素についてほぼ等しいことを特徴とする。
【0023】
【実施例】以下、実施例にもとづき本発明を説明する。
【0024】図7は、マトリクス状の表示画素からなる
表示パネル(A)を駆動する従来例の駆動方法(B)、
本発明の駆動方法(C)とを比較したものである。同図
(A)において、表示画素列6−0は画素行5−Mのみ
が点燈する場合であり、表示画素列6−Nは各画素行が
1列おきに点燈する場合であり、表示画素列6−Pは全
画素行が点燈する場合である。
【0025】図7は従来例の説明と同じく1/50デュ
ーティ、1/5バイアス法で考える。同図(B)に示す
通常の電圧平均化法では、走査周期Tsを交流駆動のた
めに半分に分け、さらに桁数50で分割して、合計10
0分割(この1単位期間を1走査期間9と呼ぶ)する。
そして各走査信号SCANは、各半走査周期毎に1回ず
つ、1走査期間Tselだけ選択レベルをとり、他の走
査期間は非選択レベルをとる。
【0026】これに対し、同図(C)に示す本発明の駆
動方法では、各半走査周期選択レベルをとる1走査期間
Tselをさらに複数の期間(これを細走査期間(1
0)と呼ぶ)に分割し、その一部の細走査期間だけ選択
レベルとし、他は非選択レベルとする走査信号を作って
いる。1走査期間を細走査期間に分割るする仕方は、種
々の比、不等間隔、等間隔に選べるが、簡単のために1
/2に等分する場合について説明する。
【0027】図7(c)は。この1/2等分割の場合同
図(c)の本発明の駆動方法において、SCANMはM
番目の走査信号であり、見かけ上デューティが半分の1
/100デューティの走査信号と同じになている。又、
表示画素列6−0、6−N、6−PにGP加される表示
信号を各々SIGO,SIGN,SIGPとして示し
た。各表示信号は走査信号SCANMと同様に、走査信
号と同様に1走査期間(9)を複数に分け(この場合は
半分)、一部の細走査期間(10)(この場合は前半の
半走査周期)のみを通常の電圧平均化法と同レベルにと
り、残りの細走査期間を逆のレベル、即ち選択レベルに
対し非選択レベル、非選択レベルに対し選択レベルをと
るようにして作られている。結果として、表示画素列6
−0,6−N,6−Pの各々に印加される表示信号波形
はSIGO,SIGN,SIGPである。本発明の駆動
方式(C)において、波形は基準レベルを中心に、1/
100デューティの場合と見かけ上は同じ波形変化をす
るが、半走査周期内の非選択期間の平均値を考えると、
いずれの場合も、もぼ等しい平均値であることがわか
る。
【0028】図8(a)、(b)、(c)は、本発明の
駆動方式において、各々、表示画素(M,O)(M,
N)(M,P)の各々に印加される電圧(破線で示され
ている)に対する液晶層にかかる電圧VLC(実線で示
されている)を示したものである。ここで図6に示した
従来の駆動方式の場合と比較してみると、図8の本発明
によるVLC波形は、表示信号による微少な変化を除く
とほぼ等しい放電波形を描いていることがわかる。この
ことは、本発明によって表示信号による液晶層の実効電
圧の変動が抑制されたことに他ならない。
【0029】このように、同一信号電極上のON−OF
Fに影響されることなく画素印加実効電圧が決まるた
め、選択期間のピークレベル、選択レベルをとる時間、
ピークレベルを変調することにより、従来の非線型素子
液晶表示装置では不可能とされていた階調表示が可能と
なり、さらに従来の非線型素子液晶表示装置の電圧マー
ジンであったOFF波形での最大実効電圧と、ON波形
での最小実効電圧が、本発明によるとOFF波形、ON
波形の特定レベル間で与えられ、マージンが拡大される
利点を有している。しかるに本発明は、N桁のマルチプ
レクス駆動時にも、実際には2N桁のマルチプレクス駆
動となる。桁数の増加は、従来のマトリクスパネルにお
いては、マージンの低下を招き行われなかったが、非線
型素子液晶表示装置の場合は、ON波形のピーク電圧が
印加される細走査期間内に十分なレベルにまで液晶層の
等価容量CLCが充電される時間があれば、駆動桁数が
多くなっても問題とはならない。実際、この充電期間は
相当短くでき、非線型素子の特性によっては、数千文分
の一デューティも可能な位である。
【0030】以上の実施例は、1走査期間を1/2等分
した例をあげたが、本発明は、1/2等分に限定される
ものではない。要は、CLCがピーク電圧値をとる細走
査期間内に十分なレベルにまで充電する時間があればよ
いのであって、1走査期間内にピーク電圧値をとる複数
の細走査期間があっても良く、不等間隔に走査期間を分
割した細走査期間であっても良い。しかし駆動回路の容
易さ、及び実効電圧の変動の少なさから考えて、1/2
等分割が最上と考えられる。
【0031】また、走査信号を選択レベルとする時間が
ON波形の選択期間内でCLCが十分まで充電される時
間だけあれば良いから、1走査期間は必ずしも1走査周
期tsを2N等分した期間である必要はない。即ち、1
走査周期tsより少ない期間xts(0<x≦1)を2
等分した期間を1走査期間とすることもできる。
【0032】図9は、1/5バイアス法,N=8、x=
0.8とした時の走査信号SCAN1とSCAN8、表
示信号SIG1を示したものである。図9で表示期間t
Dは8つの走査期間の集合であり、休止器期間tpはど
の走査期間も属さない時間であり、全信号電極もこのt
pの間は非選択レベルにある。この場合、tpの期間に
表示信号は常に、本発明でいう非選択波形となっている
が、選択波形であってもかなわない。
【0033】また本発明で述べる選択レベル、非選択レ
ベルは、従来例の駆動方式の選択レベル、非選択レベル
に限定されるものではない。
【0034】次に、本発明の駆動信号を作る回路につい
て述べる。
【0035】図10は、本発明の液晶表示装置のパネル
及びパネル駆動回路図であり、非線型素子ドットマトリ
ックス液晶パネル11、表示電極ドライバー部12、走
査電極ドライバー部13、駆動信号発生部14から構成
されている。液晶パネル11は、走査電極15及び表示
電極16から構成されている。表示電極ドライバー部1
2は、表示電極数をJとすると、J段のシフトレジスタ
ー17及び該シフトレジスターの各出力に継がるJケの
ラッチ回路18、回路のロジックレベルを液晶表示レベ
ルに変換するレベルシフター19、該レベルシフター1
9からの信号により表示信号の点灯レベル、非点灯レベ
ルを換えるMケのデマルチブレクサー20から構成され
ている。走査電極ドライバ部13は、走査電極数をkケ
とすると、2N段のシフトレジスター21、レベルシフ
ター22、該レベルシフターからの信号により走査信号
の選択、非選択を切り換えるkケのデマルチブレクサー
23から構成されている。駆動信号発生部14は、デマ
ルチブレクサー24〜29、駆動電圧発生抵抗30〜3
4から構成されている。
【0036】図11、図12(a)、(b)のタイミン
グチャートを使い、図10を詳しく説明する。
【0037】図11のφsはシフトレジスター17の転
送クロックであり、φsにより、表示データDATA
が、左から右へ転送される。1ライン分のJケのデータ
が転送されると、ラッチ回路18のクロックパルスCL
lがhighレベルとなり、シフトレジスター17から
ラッチ回路18へデータがラッチされる。該データは1
9でレベルシフトされ、マルチブレクサー20の制御端
子に入力される駆動信号発生部マルチブレクサー20に
おいては、表示データDATA信号によって、駆動信号
発生部14からの表示信号DON,DOFFが切り換え
られる。走査電極ドライバー13のシフトレジスター2
1は図11のごとく、ラッチクロックパルスCLlと同
期したパルスと表示データDATAの転送がJ/2ケ
(J奇数の場合は、J/2を越えない最大の整数又はJ
/2より大きい最小の整数)終了した時に発生するパル
スの論理和の走査クロックCLscをクロックパルスと
し、1周期に1回だけhighとなるデータDscan
がデータ入力される。シフトレジスター21は、2N段
の出力のうち奇数段のみがレベルシフター22と結ばれ
ている。従って、シフトレジスター21の各奇数段の出
力SC1,SC2,SC,等は節12−a図のようにな
る。該信号はレベルシスター22を通って、デマルチブ
レクサー23に供給される。デマルチブレクサー23に
おいては、信号DSCANにより走査信号の選択信号S
CON、非選択信号SCOFFが切り換えられる。
【0038】抵抗30〜34は、−5V値から−V〜5
V値を分圧して作る。デマルチブレクサー24、25
は、走査信号のレベルを液晶の交流駆動の周波数信号φ
fに合わせて切り換え、走査電極の選択SCON、非選
択SCOFF信号を作る。デナルチプレクサー26、2
7は、φfに合わせて表示電極の充利あの駆動方式にお
けるでいう選択信号DSEL、非選択信号DNSELを
作る。28、29は、本発明で必要となるデマルチプレ
クサーであり、マルチプレクサー28、29においてC
Lscを1/2分周した信号CLsc/2によってDS
EL、DNSELが切り換えられる。こういて、表示電
極の信号DON、DOFF(図12b)が形成される。
【0039】図13は、本発明の駆動回路の必要なクロ
ックパルスを発生する制御回路の一例である。本実施例
では、J=160,K=120としてあり、6ビットの
2進カウンター30、NORゲート31、RSフリップ
フロックプ32、インバータ33、D型フリップフロッ
プ34、35、39、41、NORゲート36、40、
6ビット2進カウンタ37,ANDゲート38から構成
されている。表示電極ドライバー12のシフトレジスタ
ー17に供給されるクロックパルスφsは、6ビットの
2進カウンター30でカウントされ、J/2=80カウ
ントすると、これをゲート31が検出し、SR−FF3
2をSETする。RE−FF32は、すぐにφsの立ち
上がりに同期して、RESETされる。32の出力CL
scはカウンタ30のRESET端子に入力し、かつ、
D型FF43の入力となる。Dフリップフロップ34は
CLscを1/2分周し、信号CLsc/2を作り、D
型FF35)D入力へ供給する。信号CLsc/2はD
型FF35、NORゲート36により微分され、1走査
期間を周期とする信号CLeとなり、ラッチ回路18の
クロックパルス入力端子に供給される。カウンタ37は
クロックをCLscとしRSフリップフロップ32から
のクロックパルスCLscをカウントし、239発カウ
ントするとANDゲート38の出力はhighとなり、
このfigh信号はD型FF39により遅延され、ゲー
ト40で微分される。D型FF39により遅延される信
号は遅延信号DSCANとなり、走査電極ドライバーの
シフトレジスター21へ供給される。また、ゲート40
で微分されたパルスはD型FF41のクロックパルスと
なり、判周期ごとにhigh,lowが変わる交流駆動
の信号φfとして、駆動信号発生不のデマルチプレクサ
24〜26に供給される。
【0040】
【発明の効果】以上の如く、比較的簡単な回路で本発明
の駆動は実現できる。表示画素の点燈、非点燈に依存し
た実効値のバラツキが小さくなるので、前述のような効
果とともにEONの最小値があがり、EOFFの最大値
が下がることによって、駆動マージンが改善される効果
が期待できる。従って、本発明を非線型素子液晶表示装
置に用いると、パネル画像全体にわたってムラのない階
調表示も可能となる、という効果が得られる。
【図面の簡単な説明】
【図1】典型的な非線形型素子のV−I特性でを示す
図。
【図2】非線型素子液晶表示装置の等価回路を示す図。
【図3】従来の非線形素子を要いた液晶パネル駆動波形
例を示す図。
【図4】非線型素子液晶表示装置の動作を示した図であ
って、aは印加波形の例、bは非線形素子にかかる電圧
波形、cは液晶層にかかる電圧波形を示す図。
【図5】非線型素子液晶表示装置の動作概念を模し模式
的に示した図であって、aは非線形素子のON領域、O
FF領域を示す、bは非線形素子がONした時、cはO
FFした時を示す図。
【図6】非線形素子液晶表示装置の画素印加電圧波形
(破線)と液晶層印加波形(実線)を示した図であっ
て、aは当時画素ON、同一信号電極上の他画素OFF
の時、bは交互にON、OFFの時、cは全画素ONの
時を示す図。
【図7】本発明による駆動波形の一例と従来の駆動波形
を比較し描いた図であって、Aは液晶パネルの表示例、
Bは従来例、Cは本発明の例(カッコ内は走査電極と信
号電極の交点にあたる画素にかかる電圧波形)(SIG
Oは当画素画素ON、同一信号電極上の他の画素OFF
の場合の信号波形、SIGNは交互にON,OFFの場
合に信号波形、SIGPは同一信号電極上の全画素ON
の場合の信号波形)を示す図。
【図8】本発明を適用した際の液晶層にかかる電圧波形
を示す図であって、aは当該画素ON、尾づいつ信号電
極上の他画素OFFの場合、bは交互にON,OFFの
場合、cは全画素ONの時を示す図。
【図9】本発明による休止期間tpを設置した場合の駆
動波形例を示す図。
【図10】本発明の液晶表示装置の駆動回路図。
【図11】a,bは図10のタイミングチャート。
【図12】a,bは図10のタイミングチャート。
【図13】本発明の駆動回路の制御回路の一例を示す
図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年7月28日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】
【課題を解決するための手段】一対の透明絶縁基板間に
液晶が挟持され、一方の該透明絶縁基板に複数の非線型
素子若しくは複数の能動素子からなるスイッチング素
子、該スイッチング素子の一端に電気的に各々接続され
た複数の画素電極が形成され、他方の該透明絶縁基板に
対向電極が形成されてなる液晶表示パネルの画素を駆動
する液晶電気光学装置の駆動方法において、1フレーム
周期内の非選択期間に、前記画素の前記スイッチング素
子の他端と前記対向電柵との間に印加される電圧の平均
値の絶対値が、各画素について実質的に等しいことを特
徴とする液晶電気光学装置の駆動方法。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】液晶表示パネルを構成する少なくとも一方
    の基板に、非線型特性を有する素子を設置した液晶表示
    装置を2フレーム交流方式で駆動する場合において、1
    フレーム周期内の非選択期間の画素印加電圧の平均値の
    絶対値が、全画素あるいは一部の画素についてほぼ等し
    いことを特徴とする液晶電気光学装置の駆動方法。
  2. 【請求項2】該非線型素子設置液晶表示装置の駆動方法
    において、各半走査周期の全部あるいは一部を走査線数
    で等分割して成る1走査期間を、更に複数の期間に分割
    して成る細走査期間のうち、走査信号が選択期間内の一
    部の細走査期間で選択レベル、残りの細走査期間は非選
    択レベルをとることを特徴とする請求項1記載の液晶電
    気光学装置の駆動方法。
  3. 【請求項3】走査信号が選択レベルをとる該細走査期間
    に同期した期間に、表示信号が画素のON,OFFに対
    応して、それぞれ点燈レベル、非点燈レベルをとり、1
    走査期間の残りの細走査期間にはそれぞれ反対に、非点
    燈レベル、点灯レベルをとることを特徴とする請求項1
    または請求項2記載の液晶電気光学装置の駆動方法。
  4. 【請求項4】前記1走査期間を複数に分けた細走査期間
    のうち、一部の細走査期間を選択レベル、残りを非選択
    レベルとする時、選択レベルにある時間と、非選択レベ
    ルにある時間が等しいことを特徴とする請求項1ないし
    請求項3のいずれかに記載の液晶電気光学装置の駆動方
    法。
  5. 【請求項5】前記1走査期間を2等分して細走査期間と
    したことを特徴とする請求項1乃至請求項4のいずれか
    に記載の液晶電気光学装置の駆動方法。
JP5157326A 1993-06-28 1993-06-28 液晶電気光学装置 Expired - Lifetime JP2605584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5157326A JP2605584B2 (ja) 1993-06-28 1993-06-28 液晶電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157326A JP2605584B2 (ja) 1993-06-28 1993-06-28 液晶電気光学装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15609782A Division JPS5945493A (ja) 1982-09-08 1982-09-08 液晶電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH0659644A true JPH0659644A (ja) 1994-03-04
JP2605584B2 JP2605584B2 (ja) 1997-04-30

Family

ID=15647256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157326A Expired - Lifetime JP2605584B2 (ja) 1993-06-28 1993-06-28 液晶電気光学装置

Country Status (1)

Country Link
JP (1) JP2605584B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55161273A (en) * 1979-05-30 1980-12-15 Northern Telecom Ltd Liquid crystal display unit and producing same
JPS626210A (ja) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd 光分波器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55161273A (en) * 1979-05-30 1980-12-15 Northern Telecom Ltd Liquid crystal display unit and producing same
JPS626210A (ja) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd 光分波器

Also Published As

Publication number Publication date
JP2605584B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
JPH0364875B2 (ja)
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
KR100223622B1 (ko) 표시장치의 구동장치
KR0171938B1 (ko) 액정표시장치
US6784866B2 (en) Dot-inversion data driver for liquid crystal display device
US5790092A (en) Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same
US5598180A (en) Active matrix type display apparatus
US4702560A (en) Liquid crystal display device
JPH09212129A (ja) El表示装置
JP2962985B2 (ja) 液晶表示装置
EP0597117A1 (en) Liquid crystal display and electronic equipment using the liquid crystal display
KR20090002994A (ko) 표시 장치의 구동 장치 및 구동 방법과 표시 장치
EP0697690A1 (en) Method for driving active matrix type liquid crystal display device
US6597335B2 (en) Liquid crystal display device and method for driving the same
KR100825094B1 (ko) 액정 표시 장치 및 그 구동 방법
JPH0659645A (ja) 液晶電気光学装置の駆動方法
JP2000003159A (ja) 液晶ディスプレイの階調駆動回路
JPH0449712B2 (ja)
JP3783561B2 (ja) マトリクス型表示装置、その駆動方法および電子機器
JPH0659644A (ja) 液晶電気光学装置の駆動方法
JP3385910B2 (ja) アクティブマトリクス液晶表示装置
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
JPH1010497A (ja) マトリクス型表示装置の駆動回路
KR20000010461A (ko) 공통전극의 단계적 충전 및 방전을 이용한 액정표시장치 및 그구동방법
JP2000122619A (ja) 液晶表示素子の駆動方法